JPWO2010050397A1 - 多ピース基板及びその製造方法 - Google Patents

多ピース基板及びその製造方法 Download PDF

Info

Publication number
JPWO2010050397A1
JPWO2010050397A1 JP2010535764A JP2010535764A JPWO2010050397A1 JP WO2010050397 A1 JPWO2010050397 A1 JP WO2010050397A1 JP 2010535764 A JP2010535764 A JP 2010535764A JP 2010535764 A JP2010535764 A JP 2010535764A JP WO2010050397 A1 JPWO2010050397 A1 JP WO2010050397A1
Authority
JP
Japan
Prior art keywords
piece
substrate
frame
recess
good
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010535764A
Other languages
English (en)
Inventor
泰之 長谷川
泰之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2010050397A1 publication Critical patent/JPWO2010050397A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10598Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

多ピース基板の製造方法が、不良ピースの継ぎ目に第1の凹部を形成することと、前記不良ピースを切り離すことにより、フレームに第1の嵌合部を形成することと(S13)、他の基板の良ピースの継ぎ目に、第2の凹部を形成することと、前記他の基板から、第2の嵌合部を有する良ピースを切り出すことと(S14)、前記第1の凹部に前記第2の凹部を合わせて、前記第1の嵌合部に、前記第2の嵌合部を嵌め込むことと(S15)、前記第1の凹部と、前記第2の凹部とからなる第3の凹部に接着材を充填し、前記フレームと前記良ピースとを接着することと(S19、S20)、を含む。

Description

本発明は、フレーム部と、配線基板からなる複数のピース部と、を有する多ピース基板及びその製造方法に関する。
例えば特許文献1〜3に、多ピース基板が開示されている。これらの多ピース基板は、フレーム部と、フレーム部に接続された複数のピース部と、を備える。多ピース基板が不良ピースを含む場合には、ユーザは、その不良ピースをフレームから切り離して、代わりに良ピースを取り付ける。
特開平1−48489号公報 特開2002−48702号公報 特開2002−232089号公報
特許文献1に記載の多ピース基板は、凹凸部の嵌め合わせのみでフレーム部とピース部とが接合されている。このため、継ぎ目部分の接着力が弱い。また、特許文献2に記載の多ピース基板は、接着剤のみでフレーム部とピース部とが接合されている。このため、接着剤の硬化収縮により、ピース部の位置精度が悪化することが懸念される。また、特許文献3に記載の多ピース基板の継ぎ目部分は、上層によって覆われている。これにより、継ぎ目部分が補強されると考えられる。しかし、基板の仕様は製品ごとに異なるため、この手法では、補強のための作業(設計、製造工程等)が複雑になると考えられる。
本発明は、こうした実情に鑑みてなされたものであり、簡易な工程で、フレーム部とピース部との継ぎ目部分において高い接続強度を得ることができ、電子部品の実装信頼性が高い多ピース基板及びその製造方法を提供することを目的とする。
本発明の第1の観点に係る多ピース基板の製造方法は、フレームと、配線基板からなり前記フレームに接続された複数のピースと、を有する多ピース基板の製造方法であって、不良ピースの継ぎ目に第1の凹部を形成することと、前記不良ピースを切り離すことにより、前記フレームに第1の嵌合部を形成することと、他の基板の良ピースの継ぎ目に、第2の凹部を形成することと、前記他の基板から、第2の嵌合部を有する良ピースを切り出すことと、前記第1の凹部に前記第2の凹部を合わせて、前記第1の嵌合部に、前記第2の嵌合部を嵌め込むことと、前記第1の凹部と、前記第2の凹部とからなる第3の凹部に接着材を充填し、前記フレームと前記良ピースとを接着することと、を含む。
本発明の第2の観点に係る多ピース基板は、フレーム部と、前記フレーム部に接着剤により接着されたピース部と、からなる多ピース基板であって、前記フレーム部と前記ピース部との継ぎ目部分は平坦化され、前記フレーム部の、前記ピース部との継ぎ目部分に形成された第1の開口部と、前記ピース部の、前記フレーム部との継ぎ目部分に形成された第2の開口部とが、前記接着剤が充填される第3の開口部を形成している。
電子部品の実装信頼性が高い多ピース基板及びその製造方法を提供することができる。
本発明の一実施形態に係る多ピース基板の平面図である。 図1の一部拡大図である。 本発明の一実施形態に係る多ピース基板の製造方法、特に不良ピースの交換処理の手順を示すフローチャートである。 ピンで固定された多ピース基板(第1基板)を示す図である。 不良ピースとフレーム部との継ぎ目部分に、開口部を形成する工程を説明するための図である。 図5AのA−A断面図である。 不良ピースとフレーム部との継ぎ目部分に切り目を入れる工程を説明するための図である。 不良ピースから切り離されたフレーム部を示す図である。 図6BのA−A断面図である。 他の多ピース基板(第2基板)を示す図である。 ピンで固定された多ピース基板(第2基板)を示す図である。 良ピースとフレーム部との継ぎ目部分に、開口部を形成する工程を説明するための図である。 図9AのA−A断面図である。 良ピースとフレーム部との継ぎ目部分に切り目を入れる工程を説明するための図である。 フレーム部から切り離された良ピースを示す図である。 図10BのA−A断面図である。 多ピース基板(第1基板)に良ピースを嵌め込む工程を説明するための図である。 良ピースを嵌め込んだ後の多ピース基板(第1基板)を示す図である。 図12の一部拡大図である。 図13AのA−A断面図である。 フレーム部と良ピースとの継ぎ目部分を平坦化する工程を説明するための図である。 平坦化工程の別例を示す図である。 平坦化工程の別例を示す図である。 平坦度を検査する工程を説明するための図である。 接着剤を充填する工程を説明するための図である。 接着剤を硬化させる工程を説明するための図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 接着剤を充填する開口部の形状の別例を示す図である。 嵌合部の形状の別例を示す図である。 嵌合部の形状の別例を示す図である。 嵌合部の形状の別例を示す図である。
以下、本発明を具体化した一実施形態について、図面を参照しつつ詳細に説明する。
本実施形態に係る多ピース基板の製造方法について説明する。
作業者は、まず、図1に示すように、ワーク100に、所定の数の多ピース基板を製造する。図2に、その1つの多ピース基板10を示す。
多ピース基板10は、フレーム部11a及び11bと、ピース部12a、12b、12c、12dと、を有する。
フレーム部11a及び11bは、連なるピース部12a〜12dを挟む2本の細長い棒状の部分である。ただし、フレーム部11a及び11bの形状は、これに限定されない。フレーム部11a及び11bの形状は任意であり、例えばピース部12a〜12dを囲む平行四辺形、円形、又は楕円形状の枠であってもよい。フレーム部11a及び11bは、例えばピース部12a〜12dと同質の材料からなる。ただし、これは必須ではなく、ピース部12a〜12dとは異なる材料で製造してもよい。例えば絶縁材料のみで製造してもよい。フレーム部11a及び11bは、例えば周知のフォトリソグラフィ技術等で製造される。
ピース部12a〜12dは、配線基板からなる。詳しくは、ピース部12a〜12dは、矩形状のリジッド配線基板からなる。このリジッド配線基板は、例えば電子機器の回路を含む。ピース部12a〜12dは、例えば積層配線基板の一般的な製造方法により、例えばガラス布、アラミド繊維の不織布、又は紙等の基材に、未硬化のエポキシ樹脂、ポリイミド樹脂、又はフェノール系樹脂等を含浸させたプリプレグを積層させることで、製造することができる。ただし、ピース部12a〜12dの構造は、これに限定されない。ピース部12a〜12dは、例えばセラミック基材に、配線層及び絶縁層を交互に積層した配線基板であってもよい。また、ピース部12a〜12dは、リジッド配線基板に限定されず、フレキシブル配線基板又はフレックスリジッド配線基板等であってもよい。また、ピース部12a〜12dの形状も任意であり、例えば平行四辺形、円形、楕円形等であってもよい。
フレーム部11a、11bとピース部12a〜12dとの間には、ブリッジ121a〜121d、122a〜122dの部分を除き、スリット13a及び13bが形成されている。すなわち、フレーム部11aとピース部12a、12b、12c、12dとは、それぞれブリッジ121a、121b、121c、121dにより接続されている。また、フレーム部11bとピース部12a、12b、12c、12dとは、それぞれブリッジ122a、122b、122c、122dにより接続されている。
上記構造を有する複数の多ピース基板が、単一のワーク100に製造される。そして、ワーク100に製造された複数の多ピース基板を、それぞれアライメントルータにより外形加工することにより、ワーク100から各多ピース基板を取り出すことができる。
続けて、作業者は、多ピース基板10について、図3に示す一連の処理を実行する。
作業者は、まず、ステップS11で、多ピース基板10(第1基板)のピース部12a、12b、12c、12dについて、それぞれ通電検査をする。そして、ステップS12で、ピース部12a〜12dの中に不良ピースがあったか否かを判断する。通電検査で、全てのピース部が良ピースである旨判断された場合(ステップS12:NO)には、図3の処理を終了して、組立工程等の後工程に進む。一方、いずれかのピース部が不良ピースである旨判断された場合(ステップS12:YES)には、その不良ピースを良ピースに交換するため、ステップS13に進む。ここでは、ピース部12cが不良ピースである旨判断された場合を例に、説明を続ける。
続くステップS13において、作業者は、図4に示すように、フレーム部11a、11b及びピース部12cにそれぞれピン31、32を立てて、多ピース基板10を固定する。そして、アライメントルータマシンにより、ピース部12cのアライメント位置を読み取る。これにより、幾何学的な重心位置33を求める。そして、重心位置33を基準にして、すなわち重心位置33からの距離によって、図5A及び図5B(図5AのA−A断面図)に示すように、例えばルータービット、ドリル又はレーザ等により、ピース部12cとフレーム部11a、11bとの継ぎ目部分14a、14bに、それぞれ基板表面に対して窪む所定の数の非貫通の凹部141c(開口部)を形成する。なお、説明の便宜上、図5A及び図5Bには、フレーム部11b側のみを示しているが、フレーム部11a側も同様である。
続けて、作業者は、アライメントルータにより、継ぎ目部分14a、14b(図4)に切り目を入れる。アライメントルータの切削は、切り代(余長)を必要とする。すなわち、図6Aに示すように、アライメントルータの切削により、切り目部分111bの材料が失われる。ピース部12c(不良ピース)は後で使用しないため、作業者は、この切削により、フレーム部11a、11bを優先して所定の外形寸法(設計値)に仕上げる。そして、ピース部12cとフレーム部11a、11bとを切り離す。これにより、図6Bに示すように、フレーム部11a、11bの継ぎ目部分14a、14bに、フレーム部11a、11bの側面、より詳しくはピース部に対向する側の面に対して窪む凹部142c(爪受け部)が形成される。凹部142cは、ピース部12c側からフレーム部11a、11b側へ広がる台形形状からなる。また、凹部142cの隣接部分には、図6C(図6BのA−A断面図)に示すように、4分の1球状の凹部141cが、所定の数、例えば凹部142cにつき2つ残存する。なお、説明の便宜上、図6A〜図6Cには、フレーム部11b側のみを示しているが、フレーム部11a側も同様である。
続けて、ステップS14(図3)で、作業者は、例えば図7に示すような他の多ピース基板20(第2基板)を用意する。この多ピース基板20も、多ピース基板10と同様の構造を持つ。すなわち、多ピース基板20は、フレーム部21a及び21bと、ピース部22a、22b、22c、22dと、を有する。そして、フレーム部21a、21bとピース部22a〜22dとの間には、ブリッジ221a〜221d、222a〜222dの部分を除き、スリット23a及び23bが形成されている。なお、多ピース基板20は、多ピース基板10と同一のワークで製造されたものでも、別のワークで製造されたものでもよい。
本実施形態では、通電検査により、不良ピースと良ピースとの両方を含む旨判断された多ピース基板を、多ピース基板20とする。例えば図7に示す例では、ピース部22a、22cが不良ピース、ピース部22b、22dが良ピースである。
続けて、作業者は、図8に示すように、フレーム部21a、21b及びピース部22dにそれぞれピン41、42を立てて、多ピース基板20を固定する。そして、アライメントルータマシンにより、ピース部22dのアライメント位置を読み取る。これにより、幾何学的な重心位置43を求める。そして、重心位置43を基準にして、すなわち重心位置43からの距離によって、図9A及び図9B(図9AのA−A断面図)に示すように、例えばルータービット、ドリル又はレーザ等により、ピース部22dとフレーム部21a、21bとの継ぎ目部分24a、24bに、それぞれ基板表面に対して窪む所定の数の非貫通の凹部241d(開口部)を形成する。なお、説明の便宜上、図9A及び図9Bには、フレーム部21b側のみを示しているが、フレーム部21a側も同様である。
続けて、作業者は、アライメントルータにより、継ぎ目部分24a、24b(図8)に切り目を入れる。図10Aに示すように、アライメントルータの切削により、切り目部分211bの材料が失われる。フレーム部21a、21bは後で使用しないため、作業者は、この切削により、ピース部22d(良ピース)を優先して所定の外形寸法(設計値)に仕上げる。そして、ピース部22dとフレーム部21a、21bとを切り離す。これにより、図10Bに示すように、ピース部22dの継ぎ目部分24a、24bに、ブリッジ222dとつながってフレーム部21a、21b側へ突出する凸部242d(嵌合爪)が形成される。凸部242dは、ピース部22d側からフレーム部21a、21b側へ広がる台形形状からなり、多ピース基板10の凹部142cと嵌合する。凸部242dは、例えばピース部22dの4箇所に形成される。また、各凸部242dの突端には、図10C(図10BのA−A断面図)に示すように、4分の1球状の凹部241dが、所定の数、例えば凸部242dにつき2つ残存する。凹部241dは、凹部141cと対称的な形状を有する。なお、説明の便宜上、図10A〜図10Cには、フレーム部21b側のみを示しているが、フレーム部21a側も同様である。
続けて、ステップS15(図3)で、作業者は、図11に示すように、多ピース基板10のピース部12c(不良ピース)を除去した部分に、多ピース基板20のピース部22d(良ピース)を挿入する。詳しくは、図12に示すように、フレーム部11a、11bの凹部142cに、ピース部22dの凸部242dを、作業者が手で嵌め込む。この際、図13A及び図13B(図13AのA−A断面図)に示すように、凹部141cと凹部241dとを突き合わせるように、多ピース基板10及びピース部22dを位置決めする。こうして、凹部141cと凹部241dとを突き合わせることで、半球状の凹部341(開口部)が形成される。そして、凹部142cと凸部242dとの間の摩擦力により、嵌め込み後も、この位置関係が維持される。
続けて、ステップS16(図3)で、作業者は、図14Aに示すように、例えば手動プレス機301aにより、基板を押さえて平坦にする。特に、フレーム部11a、11bとピース部22dとの継ぎ目部分を平坦化する。平坦化の手段は任意である。例えば図14Bに示す自動プレス機301b、又は図14Cに示すローラープレス機301cなどを使って平坦化しても良い。自動プレス機301bやローラープレス機301cを使って平坦化した場合には、作業性が向上するという効果がある。
続けて、ステップS17(図3)で、作業者は、図15に示すように、レーザ変位計302で、基板の平坦度を検査する。さらに続けて、ステップS18で、平坦度が良好であるか否かを判断する。そして、ステップS18で平坦度が良好でない旨判断された場合(ステップS18:NO)には、ステップS16に戻り、再度、プレスを実行する。
ステップS18で平坦度が良好である旨判断された場合(ステップS18:YES)には、ステップS19(図3)で、作業者は、図16に示すように、凹部341に、樹脂からなるUV硬化型接着剤342を充填する。UV硬化型接着剤342は、凹部341を通じて、フレーム部11a、11bとピース部22dとの隙間(接合部)に充填される。
続けて、ステップS20(図3)で、作業者は、図17に示すように、紫外線をスポット照射して、UV硬化型接着剤342を硬化させる。これにより、多ピース基板10のフレーム部11a、11bとピース部22d(良ピース)とが接着される。そして、ピース部22dがフレーム部11a、11bに固定される。
続けて、ステップS11に戻り、再度、通電検査する。通電検査で、全てのピース部が良ピースである旨判断された場合(ステップS12:NO)には、図3の処理を終了して、組立工程等の後工程に進む。一方、いずれかのピース部が不良ピースである旨判断された場合(ステップS12:YES)には、その不良ピースを良ピースに交換するため、ステップS13に進み、再度、上述の処理を実行する。
上記処理により、良ピースばかりを集めた、いわゆるジグソー基板が形成される。不良ピースを含む場合には、不良ピースと良ピースとを交換することで、多ピース基板を修復することができる。こうした修復をすることで、多ピース基板の一部に不良が生じた場合に、基板全部を廃棄しなくても済み、他の良ピースが無駄にならない。したがって、歩留まりや製品取り数を向上することができる。
上記製造方法は、フレーム部11a、11bの凹部142cとピース部22d(良ピース)の凸部242dとを嵌め合わせることにより仮止めするため、仮止め用のテープ等を必要としない。したがって、テープ固定の工程も必要としない。このため、製造コストを削減することができる。なお、凹部142cに凸部242dを嵌め込むだけでも、摩擦力により両者を接続することは可能である。しかし、摩擦力だけでは、両者の接着力は弱く、信頼性が低い。この点、上記製造方法は、凹部341にUV硬化型接着剤342を充填し、UV硬化型接着剤342により両者を接着する。このため、フレーム部11a、11bと良ピースとの接続強度が大きい。また、フレーム部11a、11bと良ピースとがしっかり固定されることで、接着後の両者の位置精度も高い。
上記製造方法は、非貫通の凹部341にUV硬化型接着剤342を充填する。こうすることで、UV硬化型接着剤342は、貫通孔の場合よりも確実に、フレーム部11a、11bと良ピースとの隙間(接合部)に充填される。このため、フレーム部11a、11bと良ピースとは、UV硬化型接着剤342によって、より確実に接着される。また、非貫通の凹部341の場合、貫通孔の場合に比べて、フレーム部11a、11bと良ピースとの接触する面積が大きくなる。このため、両者間の摩擦力も大きい。したがって、接着剤によっても、摩擦力によっても、フレーム部11a、11bと良ピースとの間に、大きな接続強度が得られる。これにより、切り貼りした良ピースの脱落が抑制される。そして、後工程などで、ハンドリングが容易になる。
上記製造方法は、アライメントルータにより、ピース部12cとフレーム部11a、11bとの継ぎ目部分14a、14bに切り目を入れる。また、アライメントルータにより、多ピース基板20から、ピース部22d(良ピース)を切り出す。このため、フレーム部11a、11bの凹部142c、及びピース部22dの凸部242dの寸法精度は高い。アライメントルータによれば、例えば±20μmの誤差レベルで、外形加工が可能になる。また、継ぎ目部分の寸法精度が向上することで、接続後のフレーム部11a、11bと良ピースとのアラメイメントの精度も向上する。
上記製造方法は、良ピースを嵌め込んだ後、且つ、UV硬化型接着剤342を充填する前に、フレーム部11a、11bと良ピースとの継ぎ目部分を平坦化する。これにより、嵌め換えた部分(良ピース)と他の部分との高さの位置精度も向上する。このため、配線基板からなるピース部に電子部品を実装する際に、実装不良が少なく、良好な実装基板を高い歩留まりで製造することができる。
上記製造方法は、凹部341に、UV硬化型接着剤342を充填する。UV硬化型接着剤は、熱硬化型接着剤とは異なり、熱処理を必要としない。このため、UV硬化型接着剤によれば、温度変化に伴う基板形状の変化(硬化収縮等)を抑制することができる。なお、光硬化型接着剤であれば、通常、熱処理を必要としないため、UV硬化型接着剤以外の光硬化型接着剤を用いるようにしてもよい。光硬化型接着剤は、紫外線や可視光等の電磁波の照射により硬化する接着剤である。また、例えばエネルギー照射型又は2液硬化型のアクリル系接着剤なども有効である。アクリル系接着剤も、熱処理を必要としないため、基板形状の変化(硬化収縮等)を抑制することができる。
上記製造方法は、不良ピースと良ピースとの両方を含む他の多ピース基板20から、良ピースを切り出し、多ピース基板10の不良ピースと交換する。こうすることで、本来廃棄していた多ピース基板20を有効に利用して、歩留まりや製品取り数を向上することができる。
このように、上記製造方法によれば、簡易な工程で、フレーム部とピース部との継ぎ目部分において高い接続強度を得ることができる。
以上、本発明の一実施形態に係る多ピース基板及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
上記実施形態では、アライメントルータにより、継ぎ目部分14a、14bに切り目を入れ、ピース部22d(良ピース)を切り出したが、作業者は、アライメントルータに代えて、他の手段を用いてもよい。例えば用途等に応じて、通常のルータビット(アライメント機能を備えないルータ)やレーザ等を用いてもよい。
上記実施形態では、凹部341が半球状に形成されるが、凹部341の形状は、他の形状であってもよい。例えば図18A、図18B(それぞれ図13Aに対応する図)に示すように、凹部341の平面形状は、フレーム部に平行な又は傾いた方形状であってもよい。また、例えば図19A、図19B(それぞれ図13Bに対応する図)に示すように、凹部341の断面形状は、三角形状又は方形状であってもよい。
上記実施形態では、凹部141cと凹部241dとが対称的な形状を有するが、例えば図20A(図13Aに対応する図)又は図20B(図13Bに対応する図)に示すように、両者は非対称の形状であってもよい。
上記実施形態では、凹部341が非貫通であるが、例えば図21(図13Bに対応する図)に示すように、貫通していてもよい。この場合、貫通穴を形成する際に複数の基板を重ねて加工することが可能になるため、生産能力が向上するという効果がある。
上記実施形態では、凹部142c(爪受け部)及び凸部242d(嵌合爪)を、フレーム部又は良ピースの4箇所に形成したが、嵌合爪及び爪受け部の数は任意である。嵌合爪及び爪受け部の数を増やすほど、良ピースの固定は強くなるが、製造は困難になる。
光硬化型接着剤やアクリル系接着剤以外の接着剤を用いてもよい。例えば熱硬化型接着剤なども用いることができる。ただし、熱硬化型接着剤の場合、接着強度は高いが、温度変化に伴う基板形状の変化が懸念される。
2種類以上の接着剤を使用してもよい。例えば光硬化型接着剤又はアクリル系接着剤で接着(仮止め)した後、熱硬化型接着剤で補強するようにしてもよい。
凹部142c(爪受け部)及び凸部242d(嵌合爪)の形状は、台形状に限られない。例えば図22A又は図22B(それぞれ図10Bの一部拡大図)に示すように、凸部242dを、T字状又はL字状にしてもよい。また、凹部142cとの接触面積を大きくするため、例えば図22C(図10Bの一部拡大図)に示すように、凸部242dの辺を、ジグザグ状にしてもよい。嵌合部の形状は、基本的に任意である。ただし、良ピースを基板主面に平行に引っ張った場合に、嵌合部がフレーム部に引っ掛かって、良ピースがフレーム部から抜けない形状であることが好ましい。
上記実施形態では、フレーム部に爪受け部を、良ピースに嵌合爪を、それぞれ形成したが、逆に、フレーム部に嵌合爪を、良ピースに爪受け部を、それぞれ形成してもよい。
上記実施形態では、多ピース基板20から良ピースを切り取ったが、他の基板から、良ピースを切り取るようにしてもよい。例えばフレームを持たず、ピース部だけを単独で有する基板から、良ピースを切り取るようにしてもよい。
上記実施形態の工程は、フローチャートに示した順序に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。例えば上記実施形態では、多ピース基板10から不良ピースを切り離す前に凹部141cを形成したが、多ピース基板10から不良ピースを切り離した後に、凹部141cを形成してもよい。また同様に、多ピース基板20から良ピースを切り離した後に、凹部241dを形成してもよい。また、平坦度を検査する工程も、厳しい平坦度が要求されない場合などには、割愛することができる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明の実施の形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の多ピース基板は、電気回路の形成に適している。また、本発明の多ピース基板の製造方法は、多ピース基板の製造に適している。
10 多ピース基板
11a、11b、21a、21b フレーム部
12a〜12d、22a〜22d ピース部
13a、13b、23a、23b スリット
14a、14b、24a、24b 継ぎ目部分
20 多ピース基板(他の基板)
100 ワーク
111b、211b 切り目部分
121a〜121d、122a〜122d ブリッジ
141c 凹部(第1の開口部)
142c 凹部(第1の嵌合部)
221a〜221d、222a〜222d ブリッジ
241d 凹部(第2の開口部)
242d 凸部(第2の嵌合部)
301a 手動プレス機
301b 自動プレス機
301c ローラープレス機
302 レーザ変位計
341 凹部(第3の開口部)
342 UV硬化型接着剤
特開平1−48489号公報 特開2002−43702号公報 特開2002−232089号公報

Claims (12)

  1. フレームと、配線基板からなり前記フレームに接続された複数のピースと、を有する多ピース基板の製造方法であって、
    不良ピースの継ぎ目に第1の凹部を形成することと、
    前記不良ピースを切り離すことにより、前記フレームに第1の嵌合部を形成することと、
    他の基板の良ピースの継ぎ目に、第2の凹部を形成することと、
    前記他の基板から、第2の嵌合部を有する良ピースを切り出すことと、
    前記第1の凹部に前記第2の凹部を合わせて、前記第1の嵌合部に、前記第2の嵌合部を嵌め込むことと、
    前記第1の凹部と、前記第2の凹部とからなる第3の凹部に接着材を充填し、前記フレームと前記良ピースとを接着することと、
    を含む、
    ことを特徴とする多ピース基板の製造方法。
  2. 前記フレームと前記良ピースとの継ぎ目を平坦化すること、
    を更に含む、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  3. 前記第3の凹部は、非貫通の凹部である、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  4. 前記他の基板は、不良ピースと良ピースとの両方を含む多ピース基板である、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  5. アライメントルータにより、前記フレームに切り目を入れる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  6. アライメントルータにより、前記良ピースを切り出す、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  7. 前記第3の凹部に充填された光硬化型接着剤により、前記フレームと良ピースを接着する、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  8. 前記第3の凹部に充填されたアクリル系接着剤により、
    前記フレームと良ピースとを接着する、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  9. フレーム部と、
    前記フレーム部に接着剤により接着されたピース部と、
    からなる多ピース基板であって、
    前記フレーム部と前記ピース部との継ぎ目部分は平坦化され、前記フレーム部の、前記ピース部との継ぎ目部分に形成された第1の開口部と、前記ピース部の、前記フレーム部との継ぎ目部分に形成された第2の開口部とが、前記接着剤が充填される第3の開口部を形成している、
    ことを特徴とする多ピース基板。
  10. 前記第3の開口部は、非貫通の凹部である、
    ことを特徴とする請求項9に記載の多ピース基板。
  11. 前記接着剤は、光硬化型接着剤である、
    ことを特徴とする請求項9に記載の多ピース基板。
  12. 前記接着剤は、アクリル系接着剤である、
    ことを特徴とする請求項9に記載の多ピース基板。
JP2010535764A 2008-10-27 2009-10-22 多ピース基板及びその製造方法 Pending JPWO2010050397A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008276169 2008-10-27
JP2008276169 2008-10-27
PCT/JP2009/068170 WO2010050397A1 (ja) 2008-10-27 2009-10-22 多ピース基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010050397A1 true JPWO2010050397A1 (ja) 2012-03-29

Family

ID=42116402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010535764A Pending JPWO2010050397A1 (ja) 2008-10-27 2009-10-22 多ピース基板及びその製造方法

Country Status (7)

Country Link
US (2) US8698004B2 (ja)
JP (1) JPWO2010050397A1 (ja)
KR (1) KR101195648B1 (ja)
CN (2) CN102413635B (ja)
MY (1) MY169426A (ja)
TW (1) TW201031289A (ja)
WO (1) WO2010050397A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010011944A2 (en) 2008-07-25 2010-01-28 Wagner Richard W Protein screeing methods
AT12320U1 (de) * 2009-09-03 2012-03-15 Austria Tech & System Tech Verfahren zum verbinden einer mehrzahl von elementen einer leiterplatte, leiterplatte sowie verwendung eines derartigen verfahrens
US8547702B2 (en) * 2009-10-26 2013-10-01 Ibiden Co., Ltd. Multi-piece board and method for manufacturing the same
JP5399456B2 (ja) * 2011-09-30 2014-01-29 イビデン株式会社 多ピース基板の製造方法及び多ピース基板
CN102711376B (zh) * 2012-05-30 2015-07-08 深圳市景旺电子股份有限公司 一种印刷电路板的连片结构
KR101518693B1 (ko) * 2012-08-30 2015-05-08 이비덴 가부시키가이샤 기판 교체 공법, 다피스 기판의 제조 방법, 및 다피스 기판
JP5291230B1 (ja) * 2012-08-31 2013-09-18 イビデン株式会社 基板嵌め換え工法、多ピース基板の製造方法、及び多ピース基板
JP5672283B2 (ja) * 2012-09-20 2015-02-18 株式会社豊田自動織機 配線基板および配線基板の製造方法
KR102002982B1 (ko) 2013-01-17 2019-07-24 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
TWI565383B (zh) * 2013-03-13 2017-01-01 Microcraft K K Production method and production device of multi - chip substrate
CN103517552B (zh) * 2013-09-22 2016-08-10 深圳市精益盛电子有限公司 连片式印制线路板及切割移植工艺方法
CN104619130B (zh) * 2013-11-05 2018-06-19 健鼎(无锡)电子有限公司 电路板移植结构以及移植电路板的方法
CN103607852A (zh) * 2013-12-06 2014-02-26 柏承科技(昆山)股份有限公司 印刷电路板芯层移植方法
JP2015170631A (ja) * 2014-03-05 2015-09-28 イビデン株式会社 複合配線板
CN106465542B (zh) * 2014-05-22 2019-07-05 飞利浦照明控股有限公司 印刷电路板装置和用于将产品安装至主印刷电路板的方法
CN104780708B (zh) * 2015-05-06 2017-10-27 昆山信隆川电子有限公司 Pcb移植中的注胶固化方法及使用该方法的pcb移植方法
JP6873732B2 (ja) * 2017-02-15 2021-05-19 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造システム
CN108601221A (zh) * 2018-04-17 2018-09-28 深圳市宝明科技股份有限公司 一种pcb板上贴胶的方法
US11189610B2 (en) * 2018-06-27 2021-11-30 Advanced Semiconductor Engineering, Inc. Substrate structure and manufacturing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043702A (ja) * 2000-07-28 2002-02-08 Ibiden Denshi Kogyo Kk 多ピース基板およびその製造方法
JP2005038953A (ja) * 2003-07-17 2005-02-10 Horiuchi Denki Seisakusho:Kk プリント基板における不良単位基板の付け替え方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765076A (en) * 1971-11-16 1973-10-16 Western Electric Co Printed circuit board and a method of repairing contacts on a printed circuit board
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPS6448489A (en) 1987-08-18 1989-02-22 Fujitsu Ltd Replacement of mutipieced printed board
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5196652A (en) * 1990-12-26 1993-03-23 Xerox Corporation Wireless electrical connections of abutting tiled arrays
US5263868A (en) * 1993-03-08 1993-11-23 The Whitaker Corporation Flexible circuit interface for coplanar printed circuit boards
DE19600928A1 (de) * 1996-01-12 1997-07-24 Ibm Vorrichtung zur Handhabung von Leiterplatten und deren Herstellung
KR100236633B1 (ko) 1996-10-19 2000-01-15 김규현 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US6574862B1 (en) * 1999-02-23 2003-06-10 Samsung Electro-Mechanics Co., Ltd. Method for coupling PCB sheet
KR100444641B1 (ko) * 1999-03-31 2004-08-16 세이코 엡슨 가부시키가이샤 반도체 장치
US6611050B1 (en) * 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP2002232089A (ja) 2001-01-30 2002-08-16 Ibiden Denshi Kogyo Kk 多ピース基板およびその製造方法
EP1313357A4 (en) * 2001-03-26 2005-04-06 Ibiden Co Ltd MULTI-ELEMENT SUBSTRATE AND METHOD FOR PRODUCING THE SAME
US6481098B1 (en) * 2001-07-05 2002-11-19 Shou-Chih Lin Chen Method of manufacturing circuit boards
WO2004023859A1 (en) * 2002-09-03 2004-03-18 Pcb Plus, Inc. Apparatus and method for replacing defective pcb of pcb panel
PL200759B1 (pl) * 2003-04-25 2009-02-27 Adb Polska Sp Zestaw płytek z obwodami drukowanymi
KR100536897B1 (ko) * 2003-07-22 2005-12-16 삼성전자주식회사 배선기판의 연결 구조 및 연결 방법
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
US7143492B2 (en) * 2004-04-27 2006-12-05 Shiou Shenq Technology Co., Ltd. Printed circuit board defective area transplant repair method
JP2005340385A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造
JP4515276B2 (ja) * 2005-01-31 2010-07-28 日東電工株式会社 配線回路基板集合体
JP4923510B2 (ja) 2005-10-19 2012-04-25 大日本印刷株式会社 リジッド−フレキシブル基板及びその製造方法
TWM292869U (en) 2005-11-25 2006-06-21 Yihyung Technology Co Ltd Replacement structure of printed circuit board
US8572839B2 (en) * 2008-11-07 2013-11-05 Ibiden Co., Ltd. Fabrication method for multi-piece board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043702A (ja) * 2000-07-28 2002-02-08 Ibiden Denshi Kogyo Kk 多ピース基板およびその製造方法
JP2005038953A (ja) * 2003-07-17 2005-02-10 Horiuchi Denki Seisakusho:Kk プリント基板における不良単位基板の付け替え方法

Also Published As

Publication number Publication date
CN102413635B (zh) 2015-03-18
KR101195648B1 (ko) 2012-10-30
CN102413635A (zh) 2012-04-11
KR20110036856A (ko) 2011-04-11
US9055668B2 (en) 2015-06-09
TW201031289A (en) 2010-08-16
US20120047728A1 (en) 2012-03-01
CN101843180A (zh) 2010-09-22
US8698004B2 (en) 2014-04-15
CN101843180B (zh) 2011-12-07
WO2010050397A1 (ja) 2010-05-06
MY169426A (en) 2019-04-08
US20100101844A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
WO2010050397A1 (ja) 多ピース基板及びその製造方法
US8741411B2 (en) Multi-piece board and method for manufacturing the same
JP5079099B2 (ja) 多ピース基板の製造方法
JPWO2011052493A1 (ja) 多ピース基板及びその製造方法
KR101236032B1 (ko) 다피스 기판 및 그의 제조 방법
US9215811B2 (en) Method for manufacturing multi-piece substrate and multi-piece substrate
KR101204634B1 (ko) 다피스 기판 및 그의 제조 방법
JP2005051167A (ja) 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
KR101365769B1 (ko) 연성 회로기판을 이용한 프로브카드 제조방법
KR20180127711A (ko) 어레이기판 pcb 쪽접합방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212