JPWO2008078426A1

JPWO2008078426A1 - アクティブマトリクス基板及びそれを備えた表示パネル

Info

Publication number: JPWO2008078426A1
Application number: JP2008550972A
Authority: JP
Inventors: 昌和佐藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-12-22
Filing date: 2007-07-23
Publication date: 2010-04-15
Anticipated expiration: 2027-07-23
Also published as: US8330893B2; EP2096619A1; US20100073587A1; EP2096619B1; CN101568950A; JP4723654B2; EP2096619A4; CN101568950B; WO2008078426A1

Abstract

表示に寄与する表示領域（Ｄ）、及び表示領域（Ｄ）の外側に設けられ表示に寄与しない額縁領域（Ｆ）が規定され、額縁領域（Ｆ）の外周に沿って額縁領域（Ｆ）に延びるように設けられた接地用配線（２３）を備えたアクティブマトリクス基板（２０ａ）であって、額縁領域（Ｆ）において、接地用配線（２３）の外側には、接地用配線（２３）と重畳する部分に静電保護素子（２５）を構成するためのゲート電極線（１４ｂ）が設けられている。

Description

本発明は、アクティブマトリクス基板及びそれを備えた表示パネルに関し、特に、アクティブマトリクス駆動方式の液晶表示パネルの製造技術に関するものである。

アクティブマトリクス駆動方式の液晶表示パネルは、複数の画素電極がマトリクス状にに配設されたアクティブマトリクス基板と、そのアクティブマトリクス基板に対向して配置され共通電極を有する対向基板と、それらのアクティブマトリクス基板及び対向基板の間に設けられた液晶層とを備えている。

上記アクティブマトリクス基板を製造する際には、配線や電極を形成するために導電膜をエッチングする時のチャージアップ（帯電）、及び配向膜をラビング処理する時の静電気など、製造工程中に発生するＥＳＤ（electro-static discharge：静電気放電）の対策として、例えば、対向基板の共通電極に共通信号を入力するためにアクティブマトリクス基板の外周部に設けられた対向配線に放電突起や静電保護素子を形成することが広く知られている（例えば、特許文献１〜３参照）。これによれば、パネル内部に静電気が発生しても、上記放電突起の避雷針的な作用などにより、液晶表示パネルを駆動するための駆動回路（ドライバ）や各画素毎に設けられた種々の導電素子に対して静電気の影響が及ばないようにすることができる。
特公平４−６７１６８号公報特開昭６３−２１６２３号公報特開平１１−９５２５３号公報

図８は、ＥＳＤ対策が講じられた従来のアクティブマトリクス基板１２０を部分的に示す平面図である。

このアクティブマトリクス基板１２０では、図８の右側に矩形状の表示領域Ｄが拡がっており、その表示領域Ｄの外周部に額縁領域Ｆが枠状に設けられている。そして、額縁領域Ｆには、図８に示すように、表示領域Ｄ側（右側）から、モノリシック化されたドライバ回路１２１、外部入力端子に接続するための信号配線１２１ａ、静電保護素子１２５を構成するゲート電極線１１４ｂ、及び対向基板の共通電極に接続するためのコモン転位部を有する対向配線１２３が順に形成され、さらに、対向配線１２３の左側に腐食や割れ欠けによる影響を表示領域Ｄに及ばさないようにするために実回路が配置されない緩衝領域Ｂが設けられている。ここで、対向配線１２３には、図８に示すように、各々、ゲート電極線１１４ｂに向かって突出する複数の放電突起１２３ａが設けられていると共に、ゲート電極線１１４ｂと重畳する部分にダイオード型の静電保護素子１２５が設けられている。そのため、アクティブマトリクス基板１２０を製造する際には、エッチング時のチャージアップやラビング処理時の静電気によって、ゲート電極線１１４ｂに電荷が所定以上に溜まると、その電荷が静電保護素子１２５の半導体層１１２を介して、接地された対向配線１２３に排出されたり、放電突起１２３ａの先端における微小な放電によって排出されたりすることになる。

ところで、近年、特に携帯電話などのモバイル機器用途の液晶表示パネルでは、表示に寄与しない外周部の額縁領域を狭くする、狭額縁化が強く求められている。しかしながら、従来の液晶表示パネル（アクティブマトリクス基板１２０）では、図８を用いて説明したように、ＥＳＤ対策が単に額縁領域を利用して講じられているので、ＥＳＤ対策及び狭額縁化の双方の両立が困難である。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ＥＳＤ対策及び狭額縁化の双方の両立を可能にすることにある。

上記目的を達成するために、本発明は、額縁領域における接地用配線の外側において、その接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線を設けるようにしたものである。

具体的に本発明に係るアクティブマトリクス基板は、表示に寄与する表示領域、及び該表示領域の外側に設けられ表示に寄与しない額縁領域が規定され、上記額縁領域の外周に沿って該額縁領域に延びるように設けられた接地用配線を備えたアクティブマトリクス基板であって、上記額縁領域において、上記接地用配線の外側には、該接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線が設けられていることを特徴とする。

上記の構成によれば、静電保護素子を構成するゲート電極線が額縁領域における接地用配線の外側に設けられているので、ゲート電極線が額縁領域における接地用配線の内側に設けられた場合（図８のアクティブマトリクス基板１２０参照）よりも額縁領域の幅を狭くすることが可能になる。ここで、アクティブマトリクス基板の周端部である額縁領域における接地用配線の外側の領域には、例えば、腐食及び／又は破損による影響が表示領域に及ばないように、駆動回路などの表示に寄与する実回路が配置されないものの、表示に寄与せずに製造工程中におけるＥＳＤ対策用の静電保護素子及びそれを構成するゲート電極線が有効に配置される。そして、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線に電荷が所定以上に溜まった場合には、その電荷が静電保護素子を介して接地用配線に排出されることによりＥＳＤ対策が講じられるので、ＥＳＤ対策及び狭額縁化の双方の両立が可能になる。

上記静電保護素子は、上記接地用配線及びゲート電極線が半導体層を介して電気的に接続可能に構成されていてもよい、
上記の構成によれば、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線に電荷が所定以上に溜まった場合には、その電荷が静電保護素子において半導体層を介して接地用配線に排出される。

上記接地用配線は、対向して配置される対向基板の共通電極に電気的に接続するように構成されていてもよい。

上記の構成によれば、接地用配線が対向基板の共通電極に電気的に接続するための配線になるので、本発明の作用効果が具体的に奏される。

上記接地用配線は、上記ゲート電極線側に突出するように設けられた放電突起を有していてもよい。

上記の構成によれば、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線に電荷が溜まった場合には、その電荷が接地用配線の放電突起の先端部において発生する放電によって排出される。

上記ゲート電極線は、上記接地用配線側に突出するように設けられた放電突起を有していてもよい。

上記の構成によれば、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線に電荷が溜まった場合には、その電荷がゲート電極線の放電突起の先端部において発生する放電によって排出される。

上記額縁領域において、上記接地用配線の表示領域側には、ドライバ回路が設けられていてもよい。

上記の構成によれば、ゲート電極線が額縁領域における接地用配線の外側に設けられているので、静電保護素子を構成するゲート電極線とドライバ回路との距離がゲート電極線が額縁領域における接地用配線の内側に設けられた場合（図８のアクティブマトリクス基板１２０参照）よりも遠くなって、ドライバ回路が静電気の影響を受け難くなる。

上記額縁領域における接地用配線の外側は、腐食及び／又は破損による影響が上記表示領域に及ばないようにするための緩衝領域であってもよい。

上記の構成によれば、額縁領域における接地用配線の外側が駆動回路などの表示に寄与する実回路が配置されないものの、表示に寄与せずに製造工程中におけるＥＳＤ対策用の静電保護素子及びそれを構成するゲート電極線が配置される緩衝領域になり、額縁領域が有効に利用されるので、本発明の作用効果が具体的に奏される。

また、本発明に係る表示パネルは、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置され、共通電極を有する対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示層とを備え、表示に寄与する表示領域、及び該表示領域の外側に設けられ表示に寄与しない額縁領域が規定され、上記アクティブマトリクス基板に上記額縁領域の外周に沿って延びると共に上記対向基板の共通電極に電気的に接続するための接地用配線が設けられた表示パネルであって、上記アクティブマトリクス基板の額縁領域において、上記接地用配線の外側には、該接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線が設けられていることを特徴とする。

本発明によれば、額縁領域における接地用配線の外側において、その接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線が設けられているので、ＥＳＤ対策及び狭額縁化の双方の両立をすることができる。

図１は、実施形態１に係る液晶表示パネル５０の平面図である。図２は、図１中のII−II線に沿った液晶表示パネル５０の断面図である。図３は、液晶表示パネル５０を構成するアクティブマトリクス基板２０ａの額縁領域Ｆを示す平面図である。図４は、図３中のIV−IV線に沿った静電保護素子２５の断面図である。図５は、アクティブマトリクス基板２０ａのＴＦＴ５を示す平面図である。図６は、実施形態２に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｂの額縁領域Ｆを示す平面図である。図７は、実施形態３に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｃの額縁領域Ｆを示す平面図である。図８は、従来のアクティブマトリクス基板１２０の額縁領域Ｆを示す平面図である。

符号の説明

Ｂ緩衝領域
Ｄ表示領域
Ｆ額縁領域
１２ａ半導体層
１４ｂゲート電極線
１４ｂａ放電突起
２０ａ〜２０ｃアクティブマトリクス基板
２１ゲートドライバ（ドライバ回路）
２３接地用配線
２３ａ放電突起
２５静電保護素子
３０対向基板
３１共通電極
３５液晶層（表示層）
５０液晶表示パネル

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

《発明の実施形態１》
図１〜図５は、本発明に係るアクティブマトリクス基板及びそれを備えた表示パネルの実施形態１を示している。なお、本実施形態では、表示パネルとして、アクティブマトリクス駆動方式の液晶表示パネルを例示する。そして、図１は、本実施形態に係る液晶表示パネル５０の平面図であり、図２は、図１中のII−II線に沿った液晶表示パネル５０の断面図である。そして、図３は、液晶表示パネル５０を構成するアクティブマトリクス基板２０ａの額縁領域Ｆを示した平面図である。

液晶表示パネル５０は、図１及び図２に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示層として設けられた液晶層３５とを備え、表示に寄与する表示領域Ｄ、及び表示領域Ｄを囲うように設けられ表示に寄与しない額縁領域Ｆが規定されている。

アクティブマトリクス基板２０ａは、図１及び図２に示すように、表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のゲート線１４ａと、各ゲート線１４ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１６ａと、各ゲート線１４ａ及び各ソース線１６ａの交差部分にそれぞれ設けられた複数の薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」と称する）５（図５参照）と、各ＴＦＴ５に対応してそれぞれ設けられた複数の画素電極１８とを備えている。なお、各画素電極１８は、画像の最小単位である画素を構成し、それがマトリクス状に複数配列して表示領域Ｄを構成している。また、アクティブマトリクス基板２０ａの表面には、各画素電極１８を覆うように、ラビング処理がなされた配向膜１９（図５参照）が設けられている。

ＴＦＴ５は、図５に示すように、絶縁基板１０上にベースコート膜１１を介して設けられた半導体層１２ｂと、半導体層１２ｂを覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上に設けられたゲート電極１４ａａとを備え、トップゲート型の構造になっている。

ここで、半導体層１２ｂは、図５に示すように、ゲート電極１４ａａに重畳するように設けられたチャネル領域１２ｂａと、チャネル領域１２ｂａの両側に設けられたソース領域１２ｂｂ及びドレイン領域１２ｂｃとを有している。また、ゲート電極ａａは、ゲート線１４ａが各画素毎に側方に突出した部分である。そして、ソース領域１２ｂｂには、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜に形成されたコンタクトホールを介して、ソース線１６ａが各画素毎に側方に突出したソース電極１６ａａに電気的に接続されている。さらに、ドレイン領域１２ｂｃには、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜に形成されたコンタクトホールを介してドレイン電極１６ａｂに電気的に接続されている。なお、ソース電極１６ａａ及びドレイン電極１６ａｂの上層には、樹脂層１７が設けられている。そして、ドレイン電極１６ａｂは、樹脂層１７に形成されたコンタクトホール（不図示）を介して画素電極１８に電気的に接続されている。

また、アクティブマトリクス基板２０ａは、図１〜図３に示すように、額縁領域Ｆにおいて、各ゲート線１４ａにゲート信号を供給するためのゲートドライバ２１と、各ソース線１６ａにソース信号を供給するためのソースドライバ２２と、ゲートドライバ２１及びソースドライバ２２の外側に設けられ、後述する対向基板３０の共通電極３１に共通信号を供給するための対向配線として機能する接地用配線２３と、ゲートドライバ２１及びソースドライバ２２に信号線２１ａ及び２２ａを介して、並びに接地用配線２３にそれぞれ信号を入力するための複数の入力端子Ｔとを備えている。なお、ゲートドライバ２１及びソースドライバ２２は、モノリシックＩＣ（monolithic Integrated circuit）、すなわち、画素のＴＦＴ５と同時に形成されたＩＣにより構成されていてもよく、また、ＣＯＧ（chip on glass）化、すなわち、実装されたＩＣチップにより構成されていてもよい。

接地用配線２３は、図１に示すように、各コーナー部分に設けられ対向基板３０の共通電極３１に接続するためのコモン転位部２３ｂと、各コモン転位部２３ｂの間に設けられた線状部分と、その各線状部分において外側（後述するゲート電極線１４ｂ側）に突出するように設けられ各先端部で小規模の放電を発生させるための複数の放電突起２３ａとを備えている。

さらに、アクティブマトリクス基板２０ａは、図１〜図３に示すように、額縁領域Ｆの外周部の緩衝領域Ｂにおいて、両端部が内側（表示領域Ｄ側）に屈曲して接地用配線２３に重畳するように構成されたゲート電極線１４ｂを備えている。そして、接地用配線２３、及びゲート電極線１４ｂの両端部が交差して重畳する部分には、図３に示すように、静電保護素子２５が２つずつ設けられている。

図４は、図３中のIV−IV線に沿った静電保護素子２５の断面図である。

静電保護素子２５は、図３及び図４に示すように、絶縁基板１０上にベースコート膜１１を介して設けられた半導体層１２ａと、半導体層１２ａを覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上で半導体層１２ａに交差するように設けられたゲート電極線１４ｂと、ゲート電極線１４ｂを覆うように設けられた層間絶縁膜１５と、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜に形成されたコンタクトホールを介して半導体層１２ａに電気的に接続された接地用配線２３とを備えている。ここで、半導体層１２ａは、ゲート電極線１４ｂに重畳するように設けられた高抵抗領域１２ａａと、高抵抗領域１２ａａの両側に設けられた低抵抗領域１２ａｂ及び１２ａｃとを有している。

そして、静電保護素子２５は、アクティブマトリクス基板２０ａの製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が所定以上に溜まった場合に、その電荷が半導体層１２ａを介して接地用配線２３に排出されるように構成され、ＥＳＤ対策用の半導体ダイオードとして機能することになる。

対向基板３０は、図２に示すように、カラーフィルター層（不図示）と、そのカラーフィルター層上に設けられた共通電極３１とを備えている。ここで、上記カラーフィルター層は、アクティブマトリクス基板２０ａ上の各画素電極１８に対応して、例えば、各々、赤色、緑色又は青色に着色された複数の着色層（不図示）と、各着色層の間に設けられたブラックマトリクス（不図示）とを備えている。なお、対向基板３０の表面には、共通電極３１を覆うように、ラビング処理がなされた配向膜（不図示）が設けられている。

液晶層３５は、電気光学特性を有するネマチック液晶などにより構成されている。

上記構成の液晶表示パネル５０は、各画素において、ゲートドライバ２１からのゲート信号がゲート線１４ａを介して送られてＴＦＴ５がオン状態になった時に、ソースドライバ２２からのソース信号がソース線１６ａを介して送られることにより、ＴＦＴ５を介して画素電極１８に所定の電荷が書き込まれ、また、共通信号が接地用配線２３を介して共通電極３１に送られることにより、画素電極１８及び共通電極３１の間で電位差が生じ、その結果として、液晶層３５からなる液晶容量に所定の電圧が印加されるように構成されている。そして、液晶表示パネル５０では、液晶層３５の印加電圧の大きさに応じて液晶層３５の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。

次に、上記構成の液晶表示パネル５０の製造方法について図１〜図４を参照して説明する。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶層形成工程を備えている。

＜アクティブマトリクス基板作製工程＞
ガラス基板などの絶縁基板１０上の基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜（膜厚１００ｎｍ程度）を成膜してベースコート膜１１を形成する。

続いて、ベースコート膜１１上の基板全体に、プラズマＣＶＤ法により、アモルファスシリコン膜（膜厚５０ｎｍ程度）を成膜した後、レーザーアニールにより結晶化（ポリシリコン膜に変成）する。その後、フォトリソグラフィによりパターン形成して半導体層１２ａ及び１２ｂを形成する。

さらに、半導体層１２ａ及び１２ｂが形成されたベースコート膜１１上の基板全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜（膜厚１００ｎｍ程度）を成膜してゲート絶縁膜１３を形成する。

そして、ゲート絶縁膜１３上の基板全体に、スパッタリング法により、例えば、窒化タンタル膜（膜厚５０ｎｍ程度）及びタングステン膜（膜厚３５０ｎｍ程度）を順次成膜し、その後、フォトリソグラフィにより、パターン形成してゲート線１４ａ、ゲート電極１４ａａ及びゲート電極線１４ｂを形成する。

続いて、ゲート電極１４ａａ及びゲート電極線１４ｂをマスクとして、ゲート絶縁膜１３を介して半導体層１２ａ及び１２ｂにリンをそれぞれドープすることにより、ゲート電極１４ａａに重畳する部分にチャネル領域１２ｂａを、チャネル領域１２ｂａの外側にソース領域１２ｂｂ及びドレイン領域ｂｃをそれぞれ形成すると共に、ゲート電極線１４ｂに重畳する部分に高抵抗領域１２ａａを、高抵抗領域１２ａａの外側に低抵抗領域１２ａｂ及び１２ａｃをそれぞれ形成する。その後、加熱処理を行い、ドープしたリンの活性化処理を行う。なお、不純物元素として、上記のように、リンをドープすれば、Ｎチャネル型のＴＦＴが形成され、ボロンをドープすれば、Ｐチャネル型のＴＦＴが形成される。

さらに、ゲート線１４ａ、ゲート電極１４ａａ及びゲート電極線１４ｂが形成されたゲート絶縁膜１３上の基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（膜厚５００ｎｍ程度）及び酸化シリコン膜（膜厚５００ｎｍ程度）を順次成膜して、層間絶縁膜１５を形成する。

その後、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜において、半導体層１２ａの低抵抗領域１２ａｂ及び１２ａｃ、並びに半導体層１２ｂのソース領域１２ｂｂ及びドレイン領域１２ｂｃに対応する部分をエッチング除去して、コンタクトホールをそれぞれ形成する。

続いて、層間絶縁膜１５上の基板全体に、スパッタリング法により、例えば、チタン膜（膜厚１００ｎｍ程度）、アルミニウム膜（膜厚５００ｎｍ程度）及びチタン膜（膜厚１００ｎｍ程度）を順次成膜し、その後、フォトリソグラフィによりパターン形成して、ソース線１６ａ、ソース電極１６ａａ、ドレイン電極１６ａｂ、接地用配線２３、放電突起２３ａ及びコモン転位部２３ｂを形成する。これにより、ＴＦＴ５及び静電保護素子２５が形成されると共に、ゲートドライバ２１及びソースドライバ２２も形成される。

さらに、加熱処理を行い、半導体層１２ａ及び１２ｂのダングリングボンド（未結合手）を終端化する。

その後、ソース線１６ａ、ソース電極１６ａａ、ドレイン電極１６ａｂ、接地用配線２３、放電突起２３ａ及びコモン転位部２３ｂが形成された層間絶縁膜１５上の基板全体に、例えば、アクリル樹脂（膜厚２μｍ〜３μｍ）を塗布して、樹脂層１７を形成する。

続いて、樹脂層１７のドレイン電極１６ａｂに対応する部分をエッチング除去して、コンタクトホールを形成する。

さらに、樹脂層１７上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜（膜厚１００ｎｍ程度）を成膜した後、フォトリソグラフィによりパターン形成して画素電極１８を形成する。

最後に、印刷法により、例えば、ポリイミド樹脂を成膜した後、ラビング処理を行って配向膜１９を形成する。

以上のようにして、アクティブマトリクス基板２０ａを作製することができる。ここで、フォトリソグラフィにおけるエッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が所定以上に溜まった場合には、その電荷が静電保護素子２５の半導体層１２ａを介して接地用配線２３に排出される。また、接地用配線２３に少量の電荷が溜まった場合には、その電荷を放電突起２３ａの先端部において発生する小規模の放電によって排出させることもできる。なお、接地用配線２３は、少なくともこのアクティブマトリクス基板作製工程の間において接地されるように構成されている。

＜対向基板製造工程＞
まず、ガラス基板などの絶縁基板上の基板全体に、例えば、黒色の感光性樹脂（膜厚１μｍ程度）をパターン形成してブラックマトリクスを形成する。

続いて、ブラックマトリクスの格子間のそれぞれに、例えば、赤、緑又は青の着色層（膜厚２μｍ程度）をパターン形成してカラーフィルター層を形成する。

その後、カラーフィルター層上に、ＩＴＯ膜（膜厚１００ｎｍ程度）を成膜して共通電極３１を形成する。

最後に、印刷法により、例えば、ポリイミド樹脂を成膜した後、ラビング処理を行って配向膜を形成する。

以上のようにして、対向基板３０を作製することができる。

＜液晶層形成工程＞
まず、例えば、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａ上に、印刷法により、熱硬化性樹脂からなる枠形状のシール部３６を形成した後に、アクティブマトリクス基板２０ａのコモン転位部２３ｂ上に導電性ペーストを塗布する。

続いて、シール部３６が形成されたアクティブマトリクス基板２０ａ上にプラスチックなどにより構成された球状のスペーサを散布する。なお、本実施形態では、プラスチックなどにより構成された球状のスペーサを散布しているが、感光性樹脂をパターン形成してフォトスペーサを形成してもよい。

さらに、スペーサが散布されたアクティブマトリクス基板２０ａと、上記対向基板作製工程で作製された対向基板３０とを貼り合わせる。このとき、アクティブマトリクス基板２０ａ上のコモン転位部２３、及び対向基板３０上の共通電極２１は、導電性ペースト（不図示）を介して電気的に接続される。なお、本実施形態では、コモン転位部２３ｂ上に導電性ペーストを塗布することにより、導電性ペーストを介してコモン転位部２３及び共通電極２１を電気的に接続させたが、シール部３６に金ビーズなどの導電粒子を含有させて、その導電粒子を介してコモン転位部２３及び共通電極２１を電気的に接続させてもよい。

その後、加熱によって、シール部３６を硬化させた後に、アクティブマトリクス基板２０ａ及び対向基板３０の間に減圧法により液晶材料を注入する。

最後に、シール部３６をＵＶ硬化樹脂などにより封止して、液晶層３５を形成する。

以上のようにして、液晶表示パネル５０を製造することができる。

なお、本実施形態では、対向するガラス基板同士をシール部を介して先に貼り合わせ、そのシール部を硬化させた後に、液晶材料を注入する液晶表示パネルの製造方法を例示しているが、先にガラス基板にシール描画を行うと共に液晶材料を滴下した後に、ガラス基板同士を貼り合わせてシール部を硬化させることにより液晶表示パネルを製造してもよい。

以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及び液晶表示パネル５０によれば、静電保護素子２５を構成するゲート電極線１４ｂが額縁領域Ｆにおける接地用配線２３の外側に設けられているので、ゲート電極線１１４ｂが額縁領域Ｆにおける対向配線１２３の内側に設けられた場合（図８のアクティブマトリクス基板１２０参照）よりも額縁領域Ｆの幅を狭くすることができる。ここで、アクティブマトリクス基板２０ａの周端部である額縁領域Ｆにおける接地用配線２３の外側の領域、すなわち、緩衝領域Ｂには、例えば、腐食及び／又は破損（割れ欠け）による影響が表示領域Ｄに及ばないように、駆動回路などの表示に寄与する実回路が配置されないものの、表示に寄与せずに製造工程中におけるＥＳＤ対策用の静電保護素子２５及びそれを構成するゲート電極線１４ｂを有効に配置することができる。そして、アクティブマトリクス基板２０ａの製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が所定以上に溜まった場合には、その電荷が静電保護素子２５の半導体層１２ａを介して接地用配線２３に排出されることによりＥＳＤ対策が講じられるので、ＥＳＤ対策及び狭額縁化の双方を両立することができる。

また、本実施形態のアクティブマトリクス基板２０ａによれば、接地用配線２３がゲート電極線１４ｂ側に突出するように設けられた放電突起２３ａを有しているので、その製造工程（アクティブマトリクス基板作製工程）において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が溜まった場合には、その電荷を放電突起２３ａの先端部において層間絶縁膜を介して発生する放電によって排出させることもできる。

さらに、本実施形態のアクティブマトリクス基板２０ａによれば、額縁領域Ｆにおいて、接地用配線２３の表示領域Ｄ側にゲートドライバ２１が設けられているので、静電保護素子２５を構成するゲート電極線１４ｂとゲートドライバ２１との距離がゲート電極線１１４ｂが額縁領域Ｆにおける対向配線１２３の内側に設けられた場合（図８のアクティブマトリクス基板１２０参照）よりも遠くなるので、ゲートドライバ２１が静電気の影響を受け難くすることができる。

《発明の実施形態２》
図６は、本実施形態に係るアクティブマトリクス基板２０ｂの額縁領域Ｆを示す平面図である。なお、以下の各実施形態において、図１〜図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。

上記実施形態１では、放電突起２３ａが接地用配線２３と一体に形成されていたが、本実施形態では、図６に示すように、放電突起１４ｂａがゲート電極線１４ｂと一体に形成されている。これによれば、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が溜まった場合には、その電荷を放電突起１４ｂａの先端部において層間絶縁膜１５を介して発生する放電によって排出することができる。なお、アクティブマトリクス基板２０ｂの作製方法については、実施形態１に記載のアクティブマトリクス基板２０ａの作製工程において、ゲート電極線１４ｂ及び接地用配線２３をパターン形成する際のパターン形状を変更すればよいので、その詳細な説明を省略する。

《発明の実施形態３》
図７は、本実施形態に係るアクティブマトリクス基板２０ｃの額縁領域Ｆを示す平面図である。

上記各実施形態では、放電突起１４ｂａ及び２３ａの一方が形成されていたが、本実施形態では、図７に示すように、放電突起１４ｂａ及び２３ａの双方が形成されている。これによれば、アクティブマトリクス基板の製造工程において、例えば、エッチング時のチャージアップやラビング処理時の静電気によってゲート電極線１４ｂに電荷が溜まった場合には、その電荷を放電突起１４ｂａ及び２３ａの先端部において層間絶縁膜１５を介して発生する放電によって排出することができる。

なお、上記実施形態１〜３では、表示パネルとしてアクティブマトリクス駆動方式の液晶表示パネル５０を例示したが、本発明は、ＥＬ（electroluminescence）表示パネルやパッシブマトリクス駆動方式の表示パネルなどにも適用することができる。

以上説明したように、本発明は、ＥＳＤ対策及び狭額縁化の双方を両立することができるので、狭額縁化が要望される携帯電話などのモバイル用途の表示パネルについて有用である。

Claims

表示に寄与する表示領域、及び該表示領域の外側に設けられ表示に寄与しない額縁領域が規定され、
上記額縁領域の外周に沿って該額縁領域に延びるように設けられた接地用配線を備えたアクティブマトリクス基板であって、
上記額縁領域において、上記接地用配線の外側には、該接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線が設けられていることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記静電保護素子は、上記接地用配線及びゲート電極線が半導体層を介して電気的に接続可能に構成されていることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記接地用配線は、対向して配置される対向基板の共通電極に電気的に接続するように構成されていることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記接地用配線は、上記ゲート電極線側に突出するように設けられた放電突起を有していることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記ゲート電極線は、上記接地用配線側に突出するように設けられた放電突起を有していることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記額縁領域において、上記接地用配線の表示領域側には、ドライバ回路が設けられていることを特徴とするアクティブマトリクス基板。
請求項１に記載されたアクティブマトリクス基板において、
上記額縁領域における接地用配線の外側は、腐食及び／又は破損による影響が上記表示領域に及ばないようにするための緩衝領域であることを特徴とするアクティブマトリクス基板。
アクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置され、共通電極を有する対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示層とを備え、表示に寄与する表示領域、及び該表示領域の外側に設けられ表示に寄与しない額縁領域が規定され、
上記アクティブマトリクス基板に上記額縁領域の外周に沿って延びると共に上記対向基板の共通電極に電気的に接続するための接地用配線が設けられた表示パネルであって、
上記アクティブマトリクス基板の額縁領域において、上記接地用配線の外側には、該接地用配線と重畳する部分に静電保護素子を構成するためのゲート電極線が設けられていることを特徴とする表示パネル。