CN103811488A - Esd防护结构及方法 - Google Patents

Abstract

本发明涉及显示器件的结构及其制备领域，尤其涉及一种ESD防护结构及方法，通过在器件制备工艺时，在器件区域制备具有导电性质的结构层的同时，于空旷区制备静电放电结构，将残存于器件区的载流子进行放电，并循环往复，以在每个具有导电性质的结构层的制备工艺时，均会对器件区域中残存的载流子进行一次放电，进而使得器件区域中的载流子不会大量聚集，避免形成过大的瞬间电流，进而有效的降低器件结构中静电击伤现象的发生的几率，提高了产品的性能和良率。

Description

ESD防护结构及方法

技术领域

本发明涉及显示器件的结构及其制备领域，尤其涉及一种面板设计ESD防护结构及方法。

背景技术

在显示器件（如AMOOLED等）的阵列（Array）制程中，由于制备的具有导电性能的器件结构中会残留有载流子（空穴或电子），进而汇聚形成静电，尤其是金属层的制备过程中，极易于制备的结构图层中产生多余的载流子，而相互连接的金属图层之间残存的同样的载流子（即同为电子或空穴）时，多余的载流子就汇聚进而形成很强的静电现象，在遇到合适的释放途径时就会瞬间大量载流子的转移或放电（Electronic Static Discharge，简称ESD），均会造成面板内部线路结构的损坏（ESD Attack）。

在进行传统的阵列制程工艺中，虽然也可通过控制工艺条件尽量降低器件产品静电的产生，也可通过机器设备本身设置的防静电装置，将产生的静电释放，但在面板中具体的具有导电性能结构的制备中，由于其在进行沉积、刻蚀或研磨等工艺的时候，产生静电的几率都很大，现有的工艺条件无法完全将所有的工艺残余的电荷进行释放，而一旦静电放电现象的产生，必然会给制备的产品或器件造成严重的损伤（如面板内部的线路部分），进而降低了制备产品的性能和良率。

中国专利（CN103022052A）记载了一种阵列基板，包括显示区，显示区外围设有多个公共电极区块，公共电极区块通过像素电极跨接线图形导通，其中，像素电极跨接线图形为形成阵列基板的像素电极层时同层透明导电材料通过一次构图工艺形成，公共电极区块采用与栅线相同的材料，在制作栅线的构图工艺形成时形成，有源层跨接线图形为形成阵列基板TFT的有源层时通过同一次构图工艺形成，有源层跨接线图形上方的金属层跨接线图形为制作阵列基板的TFT时形成TFT源极和漏极的金属层通过构图工艺形成；虽然该文献中记载了可通过设置分段隔离的公共电极区块来降低像素电极层成膜工艺前静电击穿现象的发生的技术方案，但其并不能针对每个可能产生静电现象的结构进行静电释放，依然存在很大的静电击伤器件的风险。

中国专利（CN202977423U）记载了一种阵列基板的制造方法，包括：首先在基板的一侧依次形成第一导电层、源漏电极、有源层和绝缘层的图形，其中绝缘层上设置有至少一个过孔，然后在形成绝缘层的基板上依次形成栅金属层和钝化层，其中栅金属层包括栅电极和栅线，栅金属层通过至少一个过孔与第一导电层连接，形成将静电疏散的通路。该文献中记载的技术方案仅是通过改变源漏电极、有源区、栅金属层的沉积顺序，以将传统的在Array工艺结束后形成的ESD回路提前至Array工艺中，以减少Array制程段中ESD对膜层及像素造成的破坏，即其也不能针对每个可能产生静电现象的结构进行静电释放，依然存在很大的静电击伤器件的风险。

发明内容

针对上述存在的问题，本发明提供一种ESD防护结构及方法，以克服现有技术中在进行面板的阵列制程时，于制备的结构器件中会残留有载流子如电子或空穴（空洞），而残余的同种类的载流子大量聚集时会造成严重的静电现象，而该残留的大量的载流子在遇到放电诱导体时会产生瞬间移动造成大电流和静电放电现象，进而严重的损伤器件结构，尤其是面板中的线路结构甚至会被击穿造成器件的短路和/或断路，大大降低了器件的性能和良率。

为了实现上述目的，本发明采取的技术方案为：

一种ESD防护结构，所述防护结构包括：

半导体衬底，所述半导体衬底具有器件区和空旷区；

静电释放结构，所述静电释放结构设置于所述半导体衬底的空旷区；

导电层，所述导电层设置于所述半导体衬底的器件区；

其中，所述导电层与所述静电释放结构连接，以将残存于所述空旷区的载流子通过所述静电释放结构进行放电。

上述的ESD防护结构，其中，位于所述空旷区的半导体衬底上设置有器件结构；

所述导电层通过所述静电释放结构将残存于所述器件结构和/或所述导电层中的载流子进行放电。

上述的ESD防护结构，其中，所述静电释放结构的材质为金属。

上述的ESD防护结构，其中，所述静电释放结构为尖端放电结构。

上述的ESD防护结构，其中，所述静电释放结构为火山靶诱导体。

一种ESD防护方法，其中，包括：

提供一具有器件区和空旷区的半导体衬底；

于所述半导体衬底上制备一具有导电性能的结构层，且所述结构层位于所述空旷区的部分形成静电释放结构，所述结构层位于所述器件区的部分形成一导电层；

其中，将所述导电层将残存于所述空旷区的载流子通过所述静电释放结构进行放电。

上述的ESD防护方法，其中，所述静电释放结构的材质为金属。

上述的ESD防护方法，其中，所述静电释放结构为尖端放电结构。

一种ESD防护方法，其中，包括：

提供一具有器件区和空旷区的半导体衬底，且位于所述空旷区的半导体衬底上设置有预置静电释放结构；

于位于所述器件区的半导体衬底上制备导电层；

将所述导电层将残存于所述空旷区的载流子通过所述预置静电释放结构进行放电。

上述的ESD防护方法，其中，所述静电释放结构的材质为金属。

上述的ESD防护方法，其中，所述静电释放结构为尖端放电结构。

一种ESD防护方法，其中，包括：

提供一具有器件区和空旷区的半导体衬底，且位于所述空旷区的半导体衬底上设置有预置静电释放结构；

于所述半导体衬底上制备一具有导电性能的结构层，且所述结构层位于所述空旷区的部分覆盖所述预置静电释放结构，形成新的静电释放结构，所述结构层位于所述器件区的部分形成一导电层；

将所述导电层将残存于所述空旷区的载流子通过所述新的静电释放结构进行放电。

上述的ESD防护方法，其中，所述静电释放结构和所述新的静电释放结构的材质均为金属。

上述的ESD防护方法，其中，所述新的静电释放结构为尖端放电结构。

一种ESD防护方法，其中，包括：

提供一具有器件区和空旷区的半导体衬底；

于所述半导体衬底上制备一具有导电性能的第一结构层，且所述第一结构层位于所述空旷区的部分形成第一静电释放结构，所述第一结构层位于所述器件区的部分形成第一导电层；

所述第一导电层将残存于所述空旷区的载流子通过所述第一静电释放结构进行放电后，对所述导电层进行第一工艺，以形成第一器件结构；

继续于所述半导体衬底上制备具有导电性能的第二结构层，且所述第二结构层位于所述空旷区的部分覆盖所述第一静电释放结构形成第二静电释放结构，所述第二结构层位于所述器件区的部分形成第二导电层；

所述第二导电层将残存于所述空旷区的载流子通过所述第二静电释放结构进行放电后，对所述导电层进行第二工艺，以形成第二器件结构。

上述的ESD防护方法，其中，位于所述空旷区的半导体衬底上设置有预置静电释放结构，且所述第一结构层位于所述空旷区的部分覆盖所述预置静电释放结构形成所述第一静电释放结构。

上述的ESD防护方法，其中，所述预置静电释放结构、所述第一静电释放结构和所述第二静电释放结构的材质均为金属。

上述的ESD防护方法，其中，所述预置静电释放结构、所述第一静电释放结构和所述第二静电释放结构均为尖端放电结构。

上述方案具有如下优点或者有益效果：

本发明一种ESD防护结构及方法，通过在器件制备工艺时，在器件区制备具有导电性质的结构层的同时，于空旷区制备静电放电结构（尖端放电结构等），将残存于器件区的载流子进行放电，并循环往复，以在每个具有导电性质的结构层的制备工艺时，均会对器件区中残存的载流子进行一次放电，进而使得器件区中的载流子不会大量聚集，避免形成过大的瞬间电流，进而有效的降低器件结构中静电击伤现象发生的几率，提高了产品的性能和良率。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明一种ESD防护结构中一实施例的结构示意图；

图2是图1所示的半导体衬底的结构示意图；

图3是图1所示的静电释放结构的局部结构示意图；

图4～5是本发明一种ESD防护方法中一实施例的流程结构示意图；

图6～7是本发明一种ESD防护方法中一实施例的流程结构示意图；

图8～10是本发明一种ESD防护方法中一实施例的流程结构示意图；

图11～14是本发明一种ESD防护方法中一实施例的流程结构示意图。

具体实施方式

下面根据具体的实施例及附图对本发明作进一步的说明，但是不作为本发明的限定。

图1是本发明一种ESD防护结构中一实施例的结构示意图；图2是图1所示的半导体衬底的结构示意图；图3是图1所示的静电释放结构的局部结构示意图。

如图1～3所示，本申请一种ESD防护结构，应用于降低面板设计（panel design）中静电击伤（ESD attack）的概率，该ESD防护结构包括具有空旷区11和器件区12的半导体衬底1（如玻璃基板等），上述的空旷区11为显示器件制备过程中不会形成器件图形的区，优选的可预设为临近面板边框附近的区域，而如图2所示，位于上述的器件区12中半导体衬底1的表面还可设置有器件结构15。

进一步的，位于上述的空旷区11中的半导体衬底1的表面设置有静电释放结构13，该静电释放结构13的材质为具有导电性能的材料，如ITO材料，优选该静电释放结构13的材质也可为金属如Mo、Al、Cu等，且该静电释放结构13可为单一金属层构成的结构，也可为多种金属层共同构成的结构。

具体的，如图3所示的为一种优选的静电释放结构13，该静电释放结构13由第一导电层131、第二导电层132和第三导电层133共同堆叠构成的具有尖端结构的静电诱导结构，该静电诱导结构也可为两层导电层或多层导电层结构，特别的也可为一层导电层如图3中所示，仅采用具有尖端结构的第一导电层131也可形成静电诱导结构（优选的，该静电诱导结构为图3所示的火山靶形状），即该静电诱导结构的构成、形状等均可根据实际工艺需求而设定，以实现静电诱导放电的效果。

优选的，上述的第一导电层131、第二导电层132和第三导电层133的材质均为可导电材料如金属、ITO材料等，如第一导电层131的材料可为Mo，第二导电层132的材质可为ITO，第三导电层133的材质可为Mo/Al/Mo。

进一步的，位于器件区12中的半导体衬底1上还设置有导电层14，该导电层14与静电释放结构13连接，以将位于器件区12中残余的载流子（电子或空穴）诱导至静电释放结构13进行放电，进而有效的降低器件结构受到静电击伤（ESD attack）的概率。

优选的，当器件区12中没有设置有器件结构15时，则导电层14直接覆盖在半导体衬底1的上表面，由于在制备该导电层14时会在导电层14中残留有多余的载流子，利用尖端放电可将残留在该导电层14及与其接触的半导体衬底1中残留的载流子（与导电层14中的载流子是同类型的，如同为电子或空穴）均通过该导电层14传导至静电释放结构13，利用静电释放结构13上的尖端结构对残余的载流子进行放电；同样的，当器件区12中设置有器件结构15时，导电层14则覆盖器件结构15和暴露的半导体衬底1的上表面，由于在制备该导电层14时会在导电层14中残留有多余的载流子，利用尖端放电可将残留在该导电层14及与其接触的半导体衬底1和该器结构15中残留的载流子均通过该导电层14传导至静电释放结构13，利用静电释放结构13上的尖端结构对残余的载流子进行放电。

进一步的，上述的静电释放结构13可为根据工艺条件预设置于空旷区11中的诱导放电结构，也可为通过在器件区12中进行器件结构制备的同时于空旷区11中形成的结构（通过对图案设计（patterndesign）时于掩模版上对应空旷区设置诱导放电结构图形即可），同样也可基于预先设置的诱导放电结构的基础上，在对器件区12中进行器件结构制备时，同时于空旷区11中形成新的放电结构。

进一步的，在对器件区12进行器件结构制备时，可根据工艺条件及工艺需求，于每个可能产生静电残留的工艺步骤或多个工艺步骤中，采用上述的ESD防护结构对器件区12中残余的载流子进行诱导放电，以及时的、分小剂量的将残余的载流子进行放电，有效的降低残余于器件区中的载流子聚集，进而会形成瞬间大电流的可能性，进而降低静电击伤面板的概率。

图4～5是本发明一种ESD防护方法中一实施例的流程结构示意图；如图4～5所示，本申请还提供了一种ESD防护方法，应用于降低面板设计（panel design）中静电击伤（ESD attack）的概率，所述方法包括：

首先，提供一具有空旷区21和器件区22的半导体衬底2（玻璃基板等）；该半导体衬底2为在进行显示器件的制备工艺时，若根据工艺条件判断将要制备的结构层有可能会产生残余的载流子（如空穴或电子）工艺前形成的器件结构，且该结构层具有导电性能，如在金属层或ITO层等；上述的半导体衬底2的器件区22中可设置有器件结构25，而该空旷区21为显示器件制备过程中不会形成器件图形的区，优选的可预设为临近面板边框附近的区域。

其次，对应上述的器件区22和空旷区21，根据工艺需求设置器件图形和静电释放结构图形，以于该半导体衬底2的表面制备结构层，且该结构层位于空旷区21的部分形成具有尖端放电结构的静电释放结构23，而结构层位于器件区22的部分形成导电层24；导电层24覆盖于上述的器件结构25和暴露的半导体衬底2的表面。

其中，与导电层24电连接的半导体衬底2中残留的载流子、器件结构25中残留的载流子及制备的导电层24中残留的载流子（优选的上述的残留的载流子种类相同）均通过导电层24传导至静电释放结构23，并通过尖端放电结构进行放电，进而降低器件区域22中静电击伤面板的概率。

进一步的，该实施例中的其他器件结构与上述ESD防护结构中器件结构实施例及其性能类似，在此便不予累述。

图6～7是本发明一种ESD防护方法中一实施例的流程结构示意图；如图6～7所示，本申请还提供了另一种ESD防护方法，应用于降低面板设计（panel design）中静电击伤（ESD attack）的概率，所述方法包括：

首先，提供一具有空旷区31和器件区32的半导体衬底3（如玻璃基板等）；该半导体衬底3为在进行显示器件的制备工艺时，若根据工艺条件判断将要制备的结构层有可能会产生残余的载流子（如空穴或电子）工艺前形成的器件结构，且该结构层具有导电性能，如在金属层或ITO层等；上述的半导体衬底3的器件区32中可设置有器件结构35，而该空旷区31为显示器件制备过程中不会形成器件图形的区，优选的可预设为临近面板边框附近的区域，且上述的空旷区31中还设置静电释放结构33，该静电释放结构33材质为导电材料，优选的为金属，且该静电释放结构33具有尖端结构，以用于静电放电。

其次，对应上述的器件区32，根据工艺需求设置器件图形，以于该半导体衬底3的表面制备结构层，以于器件区32中形成导电层34，且该导电层34与静电释放结构33接触。

其中，与导电层34电连接的半导体衬底3中残留的载流子、器件结构35中残留的载流子及制备的导电层34中残留的载流子（优选的上述的残留的载流子种类相同）均通过导电层34传导至静电释放结构33，并通过尖端放电结构进行放电，进而降低器件区域32中静电击伤面板的概率。

进一步的，该实施例中的其他器件结构与上述ESD防护结构中器件结构实施例及其性能类似，在此便不予累述。

图8～10是本发明一种ESD防护方法中一实施例的流程结构示意图；如图8～10所示，本申请还提供了一种ESD防护方法，应用于降低面板设计（panel design）中静电击伤（ESD attack）的概率，所述方法包括：

首先，提供一具有空旷区41和器件区42的半导体衬底4（如玻璃基板等）；该半导体衬底4为在进行显示器件的制备工艺时，若根据工艺条件判断将要制备的结构层有可能会产生残余的载流子（如空穴或电子）工艺前形成的器件结构，且该结构层具有导电性能，如在金属层或ITO层等；上述的半导体衬底4的器件区42中可设置有器件结构45，而该空旷区41为显示器件制备过程中不会形成器件图形的区，优选的可预设为临近面板边框附近的区域，且上述的空旷区41中还设置有预置静电释放结构43，该静电释放结构43材质为导电材料，优选的为金属，且该静电释放结构43具有尖端结构，以用于静电放电。

其次，对应上述的器件区42和空旷区41，根据工艺需求设置器件图形和新的静电释放结构图形，以于该半导体衬底4的表面制备结构层，且该结构层位于空旷区41的部分覆盖预置静电释放结构43的表面，进而形成具有尖端放电结构的新的静电释放结构46，而结构层位于器件区42的部分形成导电层44；导电层44覆盖于上述的器件结构45和暴露的半导体衬底4的表面。

其中，与导电层44电连接的半导体衬底4中残留的载流子、器件结构45中残留的载流子及制备的导电层44中残留的载流子（优选的上述的残留的载流子种类相同）均通过导电层44传导至新的静电释放结构46，并通过尖端放电结构进行放电，进而降低器件区域42中静电击伤面板的概率。

优选的，新的静电释放结构46的结构如图10所示，预置静电释放结构43被位于空旷区域41中的结构层461覆盖，由于该结构层461的材质也为导电材料，预置静电释放结构43和位于空旷区域41中的结构层461就构成了新的静电释放结构46，且该新的静电释放结构46也具有尖端结构，以用于器件区域42中残留的载流子进行放电。

进一步的，该实施例中的其他器件结构与上述ESD防护结构中器件结构实施例及其性能类似，在此便不予累述。

图11～14是本发明一种ESD防护方法中一实施例的流程结构示意图；如图11～14所示，本申请还提供了一种ESD防护方法，应用于降低面板设计（panel design）中静电击伤（ESD attack）的概率，所述方法包括：

首先，提供一具有空旷区51和器件区52的半导体衬底5（如玻璃基板等）；该半导体衬底5为在进行显示器件的制备工艺时，若根据工艺条件判断将要制备的结构层有可能会产生残余的载流子（如空穴或电子）工艺前形成的器件结构，且该结构层具有导电性能，如在金属层或ITO层等；上述的半导体衬底5的器件区52中可设置有器件结构55，而该空旷区51为显示器件制备过程中不会形成器件图形的区，优选的可预设为临近面板边框附近的区域。

其次，对应上述的器件区52和空旷区51，根据工艺需求设置器件图形和静电释放结构图形，以于该半导体衬底5的表面制备第一结构层，且该第一结构层位于空旷区51的部分形成具有尖端放电结构的静电释放结构53，而该第一结构层位于器件区52的部分形成第一导电层54；第一导电层54覆盖于上述的器件结构55和暴露的半导体衬底5的表面。

其中，与导电层54电连接的半导体衬底5中残留的载流子、器件结构55中残留的载流子及制备的导电层54中残留的载流子（优选的上述的残留的载流子种类相同）均通过导电层54传导至静电释放结构56，并通过尖端放电结构进行放电，进而降低器件区域52中静电击伤面板的概率。

之后，继续该第一结构层后续的制备工艺，以于器件区52中形成第一器件结构58，由于在制备该第一器件结构58的工艺过程中（如刻蚀和/或研磨等工艺），会于该第一器件结构58中残留有多余的载流子，若不及时的进行释放，会在后续的工艺过程中造成残余载流子的积累，而随着多余载流子聚集剂量的提高，若遇到合适的诱导体时就大量转移，进而形成较大的瞬时电流，而过大的电流会造成面板导电结构（尤其是面板的线路层）的静电击伤（ESD attack）。

为了尽量降低上述静电击伤出现的概率，在随后的具有导电性质的第二结构层的制备过程前，根据工艺需求在上述的静电释放结构53图形结构的基础上，于设置器件图形和静电释放结构图形，对应上述的器件区52和空旷区51，以于该半导体衬底5上制备第二结构层，且该第二结构层位于空旷区51的部分于上述静电释放结构53的基础上，形成具有尖端放电结构新的静电释放结构57，而该第二结构层位于器件区52的部分形成第二导电层56；该第二导电层56覆盖于上述的第一器件结构58和暴露的半导体衬底5的表面。

其中，由于第二导电层56覆盖于上述的第一器件结构58的表面，所以在制备第二导电层56的工艺中产生的残余载流子和上述形成第一器件结构58后残余的载流子均通过该第二导电层56传导至新的静电释放结构57，并通过其上设置的尖端放电结构进行放电，进而降低器件区域52中静电击伤面板的概率。

依次循环上述工艺步骤，如图14所示的静电释放结构，为依次进行第一金属层571（如材质为Mo的栅线（gate line））、第二金属层572（如材质为Mo/Al/Mo的数据线（data line））和ITO层573制备工艺，由于该三层结构均会产生残余的载流子，所以于每个层结构制备的同时，在前一层形成的静电释放结构的基础上形成新的静电释放结构，以对器件区域中多余的载流子进行放电，这样就能使得每个工艺步骤所产生的残余载流子均能在第一时间得到释放，进而有效的避免工艺步骤之间产生的残余载流子的累积，降低累积的静电放电时造成面板导电结构的静电击伤的概率。

进一步的，该实施例中的其他器件结构也与上述ESD防护结构中器件结构实施例及其性能类似，在此便不予累述。

综上所述，本发明通过在器件制备工艺时，在器件区制备具有导电性质的结构层的同时，于空旷区制备静电放电结构（尖端放电结构等），将残存于器件区的载流子进行放电，并循环往复，以在每个具有导电性质的结构层的制备工艺时，均会对器件区中残存的载流子进行一次放电，进而使得器件区中的载流子不会大量聚集，避免形成过大的瞬间电流，进而有效的降低器件结构中静电击伤现象的发生的几率，提高了产品的性能和良率。

本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (18)

1.一种ESD防护结构，所述防护结构包括：

半导体衬底，所述半导体衬底具有器件区和空旷区；

静电释放结构，所述静电释放结构设置于所述半导体衬底的空旷区；

导电层，所述导电层设置于所述半导体衬底的器件区；

其中，所述导电层与所述静电释放结构连接，以将残存于所述空旷区的载流子通过所述静电释放结构进行放电。

2.如权利要求1所述的ESD防护结构，其特征在于，位于所述空旷区的半导体衬底上设置有器件结构；

所述导电层通过所述静电释放结构将残存于所述器件结构和/或所述导电层中的载流子进行放电。

3.如权利要求1所述的ESD防护结构，其特征在于，所述静电释放结构的材质为金属。

4.如权利要求1～3中任意一项中所述的ESD防护结构，其特征在于，所述静电释放结构为尖端放电结构。

5.如权利要4所述的ESD防护结构，其特征在于，所述静电释放结构为火山靶诱导体。

6.一种ESD防护方法，其特征在于，包括：

提供一具有器件区和空旷区的半导体衬底；

于所述半导体衬底上制备一具有导电性能的结构层，且所述结构层位于所述空旷区的部分形成静电释放结构，所述结构层位于所述器件区的部分形成一导电层；

其中，将所述导电层将残存于所述空旷区的载流子通过所述静电释放结构进行放电。

7.如权利要求6所述的ESD防护方法，其特征在于，所述静电释放结构的材质为金属。

8.如权利要求6所述的ESD防护方法，其特征在于，所述静电释放结构为尖端放电结构。

9.一种ESD防护方法，其特征在于，包括：

提供一具有器件区和空旷区的半导体衬底，且位于所述空旷区的半导体衬底上设置有预置静电释放结构；

于位于所述器件区的半导体衬底上制备导电层；

将所述导电层将残存于所述空旷区的载流子通过所述预置静电释放结构进行放电。

10.如权利要求9所述的ESD防护方法，其特征在于，所述静电释放结构的材质为金属。

11.如权利要求9所述的ESD防护方法，其特征在于，所述静电释放结构为尖端放电结构。

12.一种ESD防护方法，其特征在于，包括：

提供一具有器件区和空旷区的半导体衬底，且位于所述空旷区的半导体衬底上设置有预置静电释放结构；

于所述半导体衬底上制备一具有导电性能的结构层，且所述结构层位于所述空旷区的部分覆盖所述预置静电释放结构，形成新的静电释放结构，所述结构层位于所述器件区的部分形成一导电层；

将所述导电层将残存于所述空旷区的载流子通过所述新的静电释放结构进行放电。

13.如权利要求12所述的ESD防护方法，其特征在于，所述静电释放结构和所述新的静电释放结构的材质均为金属。

14.如权利要求12所述的ESD防护方法，其特征在于，所述新的静电释放结构为尖端放电结构。

15.一种ESD防护方法，其特征在于，包括：

提供一具有器件区和空旷区的半导体衬底；

于所述半导体衬底上制备一具有导电性能的第一结构层，且所述第一结构层位于所述空旷区的部分形成第一静电释放结构，所述第一结构层位于所述器件区的部分形成第一导电层；

所述第一导电层将残存于所述空旷区的载流子通过所述第一静电释放结构进行放电后，对所述导电层进行第一工艺，以形成第一器件结构；

继续于所述半导体衬底上制备具有导电性能的第二结构层，且所述第二结构层位于所述空旷区的部分覆盖所述第一静电释放结构形成第二静电释放结构，所述第二结构层位于所述器件区的部分形成第二导电层；

所述第二导电层将残存于所述空旷区的载流子通过所述第二静电释放结构进行放电后，对所述导电层进行第二工艺，以形成第二器件结构。

16.如权利要求15所述的ESD防护方法，其特征在于，位于所述空旷区的半导体衬底上设置有预置静电释放结构，且所述第一结构层位于所述空旷区的部分覆盖所述预置静电释放结构形成所述第一静电释放结构。

17.如权利要求16所述的ESD防护方法，其特征在于，所述预置静电释放结构、所述第一静电释放结构和所述第二静电释放结构的材质均为金属。

18.如权利要求16所述的ESD防护方法，其特征在于，所述预置静电释放结构、所述第一静电释放结构和所述第二静电释放结构均为尖端放电结构。

Images