CN208336226U - 阵列基板母板、阵列基板、显示装置 - Google Patents

Abstract

本公开提供了一种阵列基板母板、阵列基板、显示装置，涉及显示技术领域，用于改善静电对阵列基板造成损坏的问题。其中该阵列基板母板包括多个阵列结构，阵列结构包括显示区及绑定区，绑定区上设有多个绑定电极及至少一条静电阻挡线，静电阻挡线的一端与绑定电极电连接，另一端延伸至绑定区的边缘，且静电阻挡线的电阻率大于绑定电极的电阻率。所述阵列基板母板用于显示模组的制备。

Description

阵列基板母板、阵列基板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种阵列基板母板、阵列基板、显示装置。

背景技术

阵列基板是有源驱动(Active matrix driving)型显示装置的核心部件之一，阵列基板上设有矩阵式排布的薄膜晶体管，薄膜晶体管用于驱动相应的子像素开关及进行显示，阵列基板上还布置有多种信号线，用于提供子像素进行显示所需要的各种电信号。

在阵列基板及显示模组的制备过程中，及显示装置的使用过程中，会在阵列基板内部产生大量静电，这些静电大量积聚极易发生放电现象，从而容易对阵列基板的内部元件及电路结构造成损坏；尤其对于高分辨率的显示装置，阵列基板上的布线密度较高，上述现象会更加严重。

实用新型内容

针对上述现有技术中的问题，本公开的实施例提供一种阵列基板母板、阵列基板、显示装置，以改善静电对阵列基板造成损坏的问题。

为达到上述目的，本公开的实施例采用如下技术方案：

第一方面，本公开的实施例提供了一种阵列基板母板，包括多个阵列结构，所述阵列结构包括显示区及绑定区，所述绑定区上设有多个绑定电极，所述绑定区上还设有至少一条静电阻挡线，所述静电阻挡线的一端与所述绑定电极电连接，另一端延伸至所述绑定区的边缘，且所述静电阻挡线的电阻率大于所述绑定电极的电阻率。

上述阵列基板母板中，通过设置与绑定电极电连接的静电阻挡线，并将静电阻挡线延伸至绑定区的边缘，从而避免了绑定电极直接延伸至绑定区的边缘，使得外界静电若要进入阵列结构内部需要先经过静电阻挡线，而由于静电阻挡线的电阻率大于绑定电极的电阻率，因此相对于绑定电极直接延伸至绑定区边缘的结构，本方案中静电较难由静电阻挡线进入阵列结构内部，也就是说静电阻挡线对外界静电产生了阻挡作用，从而降低了静电对阵列结构损坏的风险。

基于上述技术方案，可选的，每个所述绑定电极均对应电连接有一条所述静电阻挡线。

可选的，所述阵列基板母板还包括至少一条静电保护线，所述至少一条静电保护线设置于所述多个阵列结构之间，且各所述静电阻挡线电连接至所述至少一条静电保护线上。

可选的，所述多个阵列结构排列成至少两排，每排所述阵列结构的排列方向与所述至少一条静电保护线的长度延伸方向一致，每条所述静电保护线与至少一排所述阵列结构对应设置，每排所述阵列结构的静电阻挡线均电连接至对应的静电保护线上。

可选的，每条所述静电保护线与一排所述阵列结构对应设置，且每条所述静电保护线设置于所对应的一排阵列结构的绑定区一侧；或者，每条所述静电保护线与两排所述阵列结构对应设置，每条所述静电保护线所对应的两排阵列结构的绑定区相对，且每条所述静电保护线设置于所对应的两排阵列结构之间。

可选的，至少一个阵列结构的各条静电阻挡线与另外一个阵列结构的各条静电阻挡线对应电连接。

可选的，所述多个阵列结构排列成至少两排，每相邻的两排所述阵列结构组成一对，同一对的两排所述阵列结构的绑定区相对，且同一所述静电阻挡线将两个相对的所述绑定电极电连接。

可选的，所述静电阻挡线为折线、曲线或直线。

可选的，所述阵列基板母板还包括有源层，所述静电阻挡线与所述有源层同层设置，所述静电阻挡线的材料为掺杂的多晶硅。

可选的，所述阵列基板母板还包括设置于所述有源层背向所述阵列基板母板的衬底基板一侧的源漏金属层，及设置于所述有源层与所述源漏金属层之间或者设置于所述有源层朝向所述衬底基板一侧的栅极金属层；所述绑定电极处于所述源漏金属层或者所述栅极金属层。

可选的，所述栅极金属层设置于所述有源层与所述源漏金属层之间；所述阵列基板母板还包括设置于所述有源层与所述栅极金属层之间的栅极绝缘层，及设置于所述栅极金属层与所述源漏金属层之间的层间绝缘层。所述绑定电极处于所述源漏金属层，所述栅极绝缘层与所述层间绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接；或者，所述绑定电极处于所述栅极金属层，所述栅极绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接。

第二方面，本公开实施例提供了一种阵列基板，包括衬底基板，及设置于所述衬底基板上的阵列结构，所述阵列结构包括显示区及绑定区，所述绑定区上设有多个绑定电极，所述绑定区上还设有至少一条静电阻挡线，所述静电阻挡线的一端与所述绑定电极电连接，另一端延伸至所述绑定区的边缘，且所述静电阻挡线的电阻率大于所述绑定电极的电阻率。

可选的，所述静电阻挡线为折线、曲线或直线。

可选的，所述阵列基板还包括有源层，所述静电阻挡线与所述有源层同层设置，所述静电阻挡线的材料为掺杂的多晶硅。

可选的，所述阵列基板还包括所述阵列基板还包括设置于所述有源层背向所述阵列基板的衬底基板一侧的源漏金属层，及设置于所述有源层与所述源漏金属层之间或者设置于所述有源层朝向所述衬底基板一侧的栅极金属层；所述绑定电极处于所述源漏金属层或者所述栅极金属层。

可选的，所述栅极金属层设置于所述有源层与所述源漏金属层之间；所述阵列基板还包括设置于所述有源层与所述栅极金属层之间的栅极绝缘层，及设置于所述栅极金属层与所述源漏金属层之间的层间绝缘层；所述绑定电极处于所述源漏金属层，所述栅极绝缘层与所述层间绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接；或者，所述绑定电极处于所述栅极金属层，所述栅极绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接。

上述阵列基板产生的有益效果与第一方面所提供的阵列基板母板的有益效果相同，此处不再赘述。

第三方面，本公开实施例提供了一种显示装置，所述显示装置包括如第二方面所述的阵列基板。

上述显示装置所能产生的有益效果与第一方面所提供的阵列基板母板的有益效果相同，此处不再赘述。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本公开实施例所提供的阵列基板母板的第一种平面结构图；

图2为本公开实施例所提供的阵列基板母板的第二种平面结构图；

图3为本公开实施例所提供的阵列结构的显示区的截面结构图；

图4为图1沿虚线AA’的第一种截面结构图；

图5为图1沿虚线AA’的第二种截面结构图；

图6为图1沿虚线AA’的第三种截面结构图；

图7为本公开实施例所提供的阵列基板母板的第三种平面结构图；

图8为本公开实施例所提供的阵列基板母板的第四种平面结构图；

图9～图14b为本公开实施例所提供的阵列基板母板的制造方法各步骤的示意图；

图15为本公开实施例所提供的阵列基板的平面结构图。

附图标记说明：

100-衬底基板； 101-阵列结构；

1-绑定电极； 2-静电阻挡线；

2’-静电阻挡线的图形； 3-静电保护线；

aa-显示区； bb-绑定区；

4-第一过孔； 5-第二过孔；

6-栅极绝缘层； 7-缓冲层；

8-层间绝缘层； 9-有源层；

9’-有源层的图形； 10-栅极；

11-源极； 12-漏极；

13-钝化层； 14-半导体薄膜；

15-像素界定层； 16-阳极；

17-有机发光层； 18-阴极；

19-切割线。

具体实施方式

为使本公开的上述目的、特征和优点能够更加明显易懂，下面将结合附图，对本公开的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。

正如背景技术所述，静电在阵列基板内部大量积聚，会容易对阵列基板内部结构造成损坏，对于高分辨率的显示装置，这种情况更甚。

相关技术中，通过在阵列基板母板的相邻两排阵列结构之间设置静电保护线，然后将各阵列结构中绑定区上的绑定电极延伸至静电保护线上，使得阵列基板内部的静电能够经绑定电极分散至静电保护线上。

这种结构虽然能够在一定程度上缓解静电在绑定电极端部积聚的现象，但是在阵列基板母板切割后，静电保护线随之被切除，所得到的单个阵列基板上绑定电极延伸至绑定区的边缘，即阵列基板的边缘，导致在后续的生产和使用过程中静电极易从阵列基板边缘的绑定电极进入阵列基板内部，从而加剧静电对阵列基板内部结构的破坏现象。

基于上述相关技术的研究现状，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。

本公开的实施例提供了一种阵列基板母板，如图1、图2所示，阵列基板母板包括多个阵列结构101，每个阵列结构101包括显示区aa和绑定区bb，绑定区bb上设置有多个绑定电极1，绑定区bb内还设有至少一条静电阻挡线2，静电阻挡线2的一端与绑定电极1电连接，静电阻挡线2的另一端延伸至上述绑定区bb的边缘，即延伸至阵列结构101的边缘，且静电阻挡线2的电阻率大于绑定电极1的电阻率。

相比相关技术中直接将绑定电极延伸至绑定区边缘的结构，本实施例中由于静电阻挡线2延伸至绑定区bb的边缘，静电阻挡线2的电阻率相对绑定电极1较大，因此在将阵列基板母板切割成多个阵列基板单元后，静电阻挡线2会对外界的静电产生阻挡作用，从而减少了阵列结构101内部的静电量，有利于减轻静电对阵列结构101的内部结构的破坏。

此外，在上述阵列基板母板中，当阵列结构101内部产生静电时，会比较容易在线路或者元件的端部积聚，如积聚在各绑定电极1的端部，静电阻挡线2的设置可以分散阵列结构101内部产生的静电，有效地避免静电积聚在各绑定电极1的端部，从而可以减小静电对阵列结构101内部破坏的风险。

基于上述技术方案，作为一种可能的设计，请参见图1，阵列结构101中的绑定电极1均对应电连接一条静电阻挡线2，即每个绑定电极1均有静电阻挡线2的保护，从而可更加全面的阻挡外界静电进入阵列结构101内，同时对每个绑定电极1上的静电进行分散。

进一步的，如图1、图2所示，阵列基板母板还包括静电保护线3，静电保护线3设置于多个阵列结构101之间，同时各静电阻挡线2与至少一条静电保护线3电连接，这使得阵列结构101内部产生的静电可以进一步分散至静电保护线3中。

基于上述方案，如图1所示，阵列基板母板上的多个阵列结构101可排列成至少两排(此处所述的“排”可以为行，也可以为列)，每排阵列结构101的排列方向与至少一条静电保护线3的长度延伸方向一致，也就是说，静电保护线设置于相邻两排阵列结构101之间。其中，每条静电保护线3与至少一排阵列结构101对应设置，且每排阵列结构101的静电阻挡线2均电连接至对应的静电保护线3上。通过这种设计，可以使不同的阵列结构101的静电阻挡线2电连接至相同的静电保护线3，使得不同的阵列结构101的静电阻挡线2能够通过相同的静电保护线3实现相互之间的电荷流通，更加有利于静电的分散。

进一步的，如图2所示，静电保护线3可以仅与一排阵列结构101对应设置，且每条静电保护线3设置于所对应的一排阵列结构101的绑定区bb的一侧，以便于阵列结构101的静电阻挡线2与对应的静电保护线3实现电连接。

或者，如图1所示，每条静电保护线3可以与两排阵列结构101对应设置，且该两排阵列结构101的绑定区相对，即将两排阵列结构101设置为绑定区bb的一侧相邻，对应的静电保护线3设置于该两排阵列结构101之间，以便于阵列结构101的静电阻挡线2与对应的静电保护线3实现电连接。

在本公开的另一个实施例中，如图1所示，阵列基板母板上至少有一个阵列结构101的各条静电阻挡线2可以设置成与另外一个阵列结构101的各条静电阻挡线2对应电连接，从而可使得的不同的阵列结构101之间通过对应电连接的静电阻挡线2而实现电荷的流通，有利于静电的分散。

进一步的，请再次参见图1，上述阵列结构101可以排列成至少两排，每相邻的两排阵列结构101组成一对，同一对的两排阵列结构101的绑定区bb设置为相对，其中，位置相对的绑定区bb上的各静电阻挡线2之间为一一对应的电连接。这样可使得同一对的两排阵列结构101之间通过对应电连接的静电阻挡线2而实现电荷的流通，有利于静电的分散。

如图3所示，阵列基板母板包括：缓冲层7、有源层9、栅极绝缘层6、栅极金属层、层间绝缘层8、及源漏金属层，栅极金属层包括栅极10，源漏金属层包括源极11和漏极12。其中，栅极10处于有源层9背向衬底基板100的一侧，这种结构称之为“顶栅”结构。需要说明的是，本实施例中是以“顶栅”结构为例进行的说明，但是这并不能对本公开所提供的技术方案构成限定，在本公开的其他实施例中，该阵列基板母板也可采用“底栅”结构或者其他结构。

在上述阵列基板母板中，如图3、4、5、6所示，静电阻挡线2可以与有源层9同层设置，便于简化工艺步骤，并且静电阻挡线2的材料与有源层9的材料相同，即半导体材料，这就可以使得静电阻挡线2的电阻率相对于常规的金属材料的绑定电极1的电阻率更大。示例性的，作为一种优选的方案，上述静电阻挡线2的材料可以为掺杂的多晶硅。

如图3、4所示，绑定电极1和静电保护线3可以均设置于栅极金属层中，绑定电极1可通过设置于栅极绝缘层6的第一过孔4与静电阻挡线2电连接；或者，如图3、5所示，绑定电极1和静电保护线3可以均设置于源漏金属层中，栅极绝缘层6和层间绝缘层8中设置有第一过孔4及第二过孔5，绑定电极1可通过第一过孔4与静电阻挡线2电连接，静电保护线3可通过第二过孔5与静电阻挡线2电连接；或者，如图3、6所示，绑定电极1可以设置于源漏金属层中，静电保护线3可以设置于栅极金属层中，栅极绝缘层6中设置有第一过孔4，栅极绝缘层6和层间绝缘层8中设置有第二过孔5，绑定电极1通过第一过孔4与静电阻挡线2电连接，静电保护线3通过第二过孔5与静电阻挡线2电连接；或者，在另外的实施例中，绑定电极1可以设置于栅极金属层中，静电保护线3可以设置于源漏金属层中。由于上述的绑定电极1和静电保护线3的设置均可兼容于阵列基板母板中特定结构的制备工序中，因此无需额外增加用于制备绑定电极1和静电保护线3的工序，简化了工艺步骤。

作为静电阻挡线2的可能的设计，静电阻挡线2可以为折线、曲线或直线，示例性的，如图7、8所示，静电阻挡线2为折线形，以通过延长静电阻挡线2的长度来增大静电阻挡线2的电阻值，从而可以进一步减少静电对阵列结构101的内部结构的破坏。

此外，需要说明的是，本实施例中的阵列基板母板可适用于OLED(Organic Light-Emitting Diode，有机发光二极管)显示器件，因此，相应的，如图3所示，该阵列基板母板还可包括：钝化层13、阳极16、像素界定层15、有机发光层17和阴极18。

基于上述阵列基板母板，在本公开的另一个实施例中，提供了一种阵列基板母板的制造方法，如图9至图14b所示，该制造方法包括以下步骤：

如图9所示，在衬底基板100上制作多个阵列结构101，上述阵列结构101包括显示区aa及绑定区bb。其中，在上述制作多个阵列结构101的过程中包括在绑定区bb中制作多个绑定电极1，及在绑定区bb中制作至少一条静电阻挡线2，静电阻挡线2的一端与绑定电极1电连接，其另一端延伸至绑定区bb的边缘。其中，静电阻挡线2的电阻率大于绑定电极1的电阻率。与上述阵列基板母板中的静电阻挡线2所能产生的效果相同，静电阻挡线2可以对外界静电电荷产生阻挡作用，并且对绑定电极1上的静电具有一定的分散作用，从而可减少静电对阵列结构101的内部结构的破坏。

基于上述制造方法，作为一种可能的实现方式，制作阵列结构101的步骤具体可包括以下步骤：

步骤S1：如图10所示，在衬底基板100上形成半导体薄膜14。

本实施例中，半导体薄膜14的材料可选用多晶硅，则上述步骤S1具体可采用如下过程：在衬底基板100上沉积非晶硅薄膜；采用激光照射该非晶硅薄膜，使该非晶硅薄膜晶化，得到多晶硅的半导体薄膜14。

需要说明的是，在上述步骤S1之前，还可包括在衬底基板100上形成缓冲层7的步骤，以利用缓冲层7来保护衬底基板100。

步骤S2：如图11a、11b所示，图案化上述半导体薄膜14，形成有源层的图形9’和静电阻挡线的图形2’。

步骤S3：对有源层的图形9’的源区和漏区、及静电阻挡线的图形2’进行离子注入，得到导电的有源层9的源区和漏区、及导电的静电阻挡线2。

在上述步骤S3中，进行离子注入可采用如下两种方式之一：

方式一：如图12a、12b所示，在上述有源层的图形9’和静电阻挡线的图形2’背向衬底基板100的一侧形成栅极绝缘层6；在栅极绝缘层6背向衬底基板100的一侧形成栅极金属层；图案化上述栅极金属层，形成包括栅极10的图形；以该栅极10的图形为掩膜，对有源层的图形9’的源区和漏区进行离子注入，并且，由于静电阻挡线的图形2’的上方并没有栅极金属的遮挡，因此在此过程中，静电阻挡线的图形2’也同时被离子注入。如图13a、13b所示，离子注入后，可得到导电的有源层9的源区和漏区、及导电的静电阻挡线2。

在上述方式一中，直接以栅极10为掩膜进行离子注入，从而可以省去为离子注入而单独制备掩膜层的步骤，节省了光刻工序，达到了简化工艺步骤的效果。

此外，在图案化栅极金属层的步骤中，还可形成有包括至少一条静电保护线的图形，所述至少一条静电保护线设置于多个阵列结构101之间，且各静电阻挡线2均电连接至所述至少一条静电保护线上，以在不额外增加工艺步骤的前提下，利用静电保护线增强阵列结构101中的静电分散效果。

需要说明的是，上述方式一适用于“顶栅”结构的阵列基板母板的制备。

方式二：在上述有源层的图形9’和静电阻挡线的图形2’背向衬底基板100的一侧形成光刻胶层；图案化该光刻胶层，保留有源层的图形9’中的源区与漏区之间的区域上的光刻胶，并使有源层的图形9’中的源区与漏区，及静电阻挡线的图形2’暴露；以该光刻胶层为掩膜，对有源层的图形9’的源区与漏区，及静电阻挡线的图形2’进行离子注入，使有源层的图形9’的源区与漏区，及静电阻挡线的图形2’具有导电的性能。

需要说明的是，上述方式二通过直接形成光刻胶层的手段进行离子注入，适用于“底栅”、“顶栅”或其他任何结构的阵列基板母板的制备。

制作阵列结构101的过程还可以包括制备源漏金属层的步骤，绑定电极和静电保护线可根据实际的设计需要，考虑是否与源极和漏极形成于相同的工艺步骤下。

示例性的，如图14a、14b所示，制作阵列结构101的过程还可包括：在有源层9和静电阻挡线2背向衬底基板100的一侧形成层间绝缘层8；在层间绝缘层8背向衬底基板100的一侧形成源漏金属层；图案化该源漏金属层，形成包括源极11、漏极12和多个绑定电极1的图形。源极11通过过孔与有源层9的源区电连接，漏极12通过过孔与有源层9的漏区电连接，多个绑定电极1通过第一过孔4与相应的静电阻挡线2电连接。

此外，在上述图案化源漏金属层的过程中，还形成有包括至少一条静电保护线的图形。静电保护线通过第二过孔与相应的静电阻挡线2电连接。

需要说明的是，本实施例中的附图11a、12a、13a和14a为上述阵列结构101的显示区aa的截面结构图，11b、12b、13b和14b为上述阵列结构101的绑定区bb的截面结构图。

请参见图15，在本公开的另一个实施例中，提供了一种阵列基板，包括衬底基板100，及设置于衬底基板100上的阵列结构101，阵列结构101包括显示区aa及绑定区bb，绑定区bb上设有多个绑定电极1，绑定区bb上还设有至少一条静电阻挡线2，静电阻挡线2的一端与绑定电极1电连接，另一端延伸至绑定区bb的边缘，且静电阻挡线2的电阻率大于绑定电极1的电阻率。由于静电阻挡线2对外界静电的阻挡作用，及静电阻挡线2对内部静电的分散作用，因此该阵列基板的静电损坏问题得到改善。

作为一种可能的设计，如图3所示，上述阵列基板的阵列结构101可包括：缓冲层7、有源层9、栅极绝缘层6、栅极金属层、层间绝缘层8、及源漏金属层，栅极金属层包括栅极10，源漏金属层包括源极11和漏极12。

如图3、4、5、6所示，静电阻挡线2可以与有源层9同层设置，便于简化工艺步骤，并且静电阻挡线2的材料与有源层9的材料相同，即半导体材料，这就可以使得静电阻挡线2的电阻率相对于常规的金属材料的绑定电极1的电阻率更大。示例性的，作为一种优选的方案，上述静电阻挡线2的材料可以为掺杂的多晶硅。

图3所示的结构中，栅极10处于有源层9背向衬底基板100的一侧，这种结构称为“顶栅”结构。基于这种结构，请参见图4，绑定电极1可以设置于栅极金属层中，栅极绝缘层6中设有第一过孔4，绑定电极1通过第一过孔4与静电阻挡线2电连接。或者，请参见图5，绑定电极1可以设置于源漏金属层中，栅极绝缘层6和层间绝缘层8设有第一过孔4，绑定电极1通过第一过孔4与静电阻挡线2电连接。

需要说明的是，以上仅以阵列结构101为“顶栅”结构为例，对绑定电极1的位置，及绑定电极1与静电阻挡线2之间的连接结构进行介绍，对于“底栅”结构的阵列结构101，绑定电极1也可设置于栅极金属层或源漏金属层中，至于绑定电极1与静电阻挡线2之间的连接结构与上述连接结构类似，此处不再赘述。

作为一种可能的设计，静电阻挡线2可为折线、曲线或直线。示例性的，如图7、8所示，静电阻挡线2为折线形，以通过延长静电阻挡线2的长度来增大静电阻挡线2的电阻值，从而可以进一步减少静电对阵列结构101的内部结构的破坏。

需要说明的是，本实施例中所提供的阵列结构是由阵列基板母板沿切割线切割所得到的。示例性的，请参见图1，在沿切割线19切割阵列基板母板后，能够得到多个如图15所示的阵列基板。值得一提的是，在切割后，阵列基板母板上的静电保护线3被切割掉，因而所得到的阵列基板上并不会存在静电保护线3。

在本公开的另一个实施例中，还提供了一种显示装置，该显示装置包括如本公开实施例提供的阵列基板，该显示装置具有与上述阵列基板相同的有益效果。

本实施例中的显示装置可以为OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种阵列基板母板，包括多个阵列结构，所述阵列结构包括显示区及绑定区，所述绑定区上设有多个绑定电极，其特征在于，所述绑定区上还设有至少一条静电阻挡线，所述静电阻挡线的一端与所述绑定电极电连接，另一端延伸至所述绑定区的边缘，且所述静电阻挡线的电阻率大于所述绑定电极的电阻率。

2.根据权利要求1所述的阵列基板母板，其特征在于，每个所述绑定电极均对应电连接有一条所述静电阻挡线。

3.根据权利要求1或2所述的阵列基板母板，其特征在于，所述阵列基板母板还包括至少一条静电保护线，所述至少一条静电保护线设置于所述多个阵列结构之间，且各所述静电阻挡线电连接至所述至少一条静电保护线上。

4.根据权利要求3所述的阵列基板母板，其特征在于，所述多个阵列结构排列成至少两排，每排所述阵列结构的排列方向与所述至少一条静电保护线的长度延伸方向一致，每条所述静电保护线与至少一排所述阵列结构对应设置，每排所述阵列结构的静电阻挡线均电连接至对应的静电保护线上。

5.根据权利要求4所述的阵列基板母板，其特征在于，每条所述静电保护线与一排所述阵列结构对应设置，且每条所述静电保护线设置于所对应的一排阵列结构的绑定区一侧；或者，

每条所述静电保护线与两排所述阵列结构对应设置，每条所述静电保护线所对应的两排阵列结构的绑定区相对，且每条所述静电保护线设置于所对应的两排阵列结构之间。

6.根据权利要求1或2所述的阵列基板母板，其特征在于，至少一个阵列结构的各条静电阻挡线与另外一个阵列结构的各条静电阻挡线对应电连接。

7.根据权利要求6所述的阵列基板母板，其特征在于，所述多个阵列结构排列成至少两排，每相邻的两排所述阵列结构组成一对，同一对的两排所述阵列结构的绑定区相对，且同一所述静电阻挡线将两个相对的所述绑定电极电连接。

8.根据权利要求1或2所述的阵列基板母板，其特征在于，所述静电阻挡线为折线、曲线或直线。

9.根据权利要求1或2所述的阵列基板母板，其特征在于，所述阵列基板母板还包括有源层，所述静电阻挡线与所述有源层同层设置，所述静电阻挡线的材料为掺杂的多晶硅。

10.根据权利要求9所述的阵列基板母板，其特征在于，所述阵列基板母板还包括设置于所述有源层背向所述阵列基板母板的衬底基板一侧的源漏金属层，及设置于所述有源层与所述源漏金属层之间或者设置于所述有源层朝向所述衬底基板一侧的栅极金属层；所述绑定电极处于所述源漏金属层或者所述栅极金属层。

11.根据权利要求10所述的阵列基板母板，其特征在于，所述栅极金属层设置于所述有源层与所述源漏金属层之间；

所述阵列基板母板还包括设置于所述有源层与所述栅极金属层之间的栅极绝缘层，及设置于所述栅极金属层与所述源漏金属层之间的层间绝缘层；

所述绑定电极处于所述源漏金属层，所述栅极绝缘层与所述层间绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接；或者，

所述绑定电极处于所述栅极金属层，所述栅极绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接。

12.一种阵列基板，包括衬底基板，及设置于所述衬底基板上的阵列结构，所述阵列结构包括显示区及绑定区，所述绑定区上设有多个绑定电极，其特征在于，所述绑定区上还设有至少一条静电阻挡线，所述静电阻挡线的一端与所述绑定电极电连接，另一端延伸至所述绑定区的边缘，且所述静电阻挡线的电阻率大于所述绑定电极的电阻率。

13.根据权利要求12所述的阵列基板，其特征在于，所述静电阻挡线为折线、曲线或直线。

14.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板还包括有源层，所述静电阻挡线与所述有源层同层设置，所述静电阻挡线的材料为掺杂的多晶硅。

15.根据权利要求14所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述有源层背向所述衬底基板一侧的源漏金属层，及设置于所述有源层与所述源漏金属层之间或者设置于所述有源层朝向所述衬底基板一侧的栅极金属层；所述绑定电极处于所述源漏金属层或者所述栅极金属层。

16.根据权利要求15所述的阵列基板，其特征在于，所述栅极金属层设置于所述有源层与所述源漏金属层之间；

所述阵列基板还包括设置于所述有源层与所述栅极金属层之间的栅极绝缘层，及设置于所述栅极金属层与所述源漏金属层之间的层间绝缘层；

所述绑定电极处于所述源漏金属层，所述栅极绝缘层与所述层间绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接；或者，

所述绑定电极处于所述栅极金属层，所述栅极绝缘层中设置有第一过孔，所述绑定电极通过所述第一过孔与所述静电阻挡线电连接。

17.一种显示装置，其特征在于，包括如权利要求12～16任一项所述的阵列基板。