CN113192989A - 阵列基板、阵列基板制作方法及显示面板 - Google Patents

阵列基板、阵列基板制作方法及显示面板 Download PDF

Info

Publication number
CN113192989A
CN113192989A CN202110479677.8A CN202110479677A CN113192989A CN 113192989 A CN113192989 A CN 113192989A CN 202110479677 A CN202110479677 A CN 202110479677A CN 113192989 A CN113192989 A CN 113192989A
Authority
CN
China
Prior art keywords
connection
substrate
layer
array substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110479677.8A
Other languages
English (en)
Other versions
CN113192989B (zh
Inventor
许传志
谢正芳
朱杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110479677.8A priority Critical patent/CN113192989B/zh
Publication of CN113192989A publication Critical patent/CN113192989A/zh
Application granted granted Critical
Publication of CN113192989B publication Critical patent/CN113192989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供的阵列基板、阵列基板制作方法及显示面板，通过连接结构连接目标有源组的第一部分与第二部分，可以避免目标有源组中不同部分的静电分布不均。另外，连接结构采用不同导电率的第一连接子结构和第二连接子结构组成，静电在相邻的第一连接子结构和第二连接子结构之间可以形成一定的压降，相对于采用同一导电率的连接结构而言，可以阻碍静电在连接结构上的自由移动。避免静电过多积累在连接结构的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，进而确保显示画面的亮度均一性。

Description

阵列基板、阵列基板制作方法及显示面板
技术领域
本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板制作方法及显示面板。
背景技术
显示画面的亮度均一性是衡量显示面板质量的一项关键性指标，然而在阵列基板的制作过程中不可避免的会产生工艺静电。如果静电在阵列基板中的有源组中分布不均，会导致基于这些有源组所形成的阵列驱动元件的电性能不同，从而会导致阵列驱动元件驱动的像素点的显示亮度不同，影响显示画面的亮度均一性。
发明内容
为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种阵列基板、阵列基板制作方法及显示面板。
本申请的第一方面，提供一种阵列基板，包括层叠设置的衬底与有源层，
所述有源层包括至少一个沿第一方向延伸的目标有源组，所述目标有源组包括相对设置的第一部分和第二部分，以及用于连接具有对应关系的所述第一部分和所述第二部分的连接结构；
其中，所述连接结构包括导电率不同的第一连接子结构和第二连接子结构，所述第一连接子结构和所述第二连接子结构沿所述连接结构的延伸方向间隔分布。
在上述结构中，通过连接结构连接目标有源组的第一部分与第二部分，可以避免同一目标有源组中不同部分的静电分布不均。另外，连接结构采用不同导电率的第一连接子结构和第二连接子结构组成，静电在相邻的第一连接子结构和第二连接子结构之间可以形成一定的压降，相对于采用同一导电率的连接结构而言，可以阻碍静电在连接结构上的自由移动。避免静电过多积累在连接结构的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，确保显示画面的亮度均一性。
在本申请的一种可能实施例中，所述连接结构包括多个第一连接子结构以及多个第二连接子结构，多个所述第一连接子结构以及多个所述第二连接子结构在所述连接结构的延伸方向上彼此交替分布。
在本申请的一种可能实施例中，所述阵列基板还包括：
绝缘层，所述绝缘层位于所述有源层背离所述衬底的一侧；
金属层，所述金属层位于所述绝缘层背离所述有源层的一侧；
其中，所述金属层在所述衬底上的正投影与所述第二连接子结构在所述衬底上的正投影至少部分重合，所述第一连接子结构的导电率大于所述第二连接子结构的导电率。
在本申请的一种可能实施例中，所述有源层包括多个所述目标有源组，多个所述目标有源组沿第二方向排列，所述第一方向与所述第二方向相交，
优选的，所述第一方向与所述第二方向垂直，
优选的，所述阵列基板还包括开孔区及围绕所述开孔区的显示区；
所述目标有源组的第一部分和第二部分分别位于所述开孔区相对的两侧，所述连接结构沿所述开孔区周侧延伸并连接具有对应关系的第一部分和第一部分。
在本申请的一种可能实施例中，所述连接结构的长度不小于200um。
在本申请的一种可能实施例中，所述金属层还包括扫描信号线、控制信号线、以及非功能区金属中的至少一种。
在本申请的一种可能实施例中，所述第一连接子结构和所述第二连接子结构为掺杂的导体结构，其中所述第一连接子结构的离子掺杂浓度大于所述第二连接子结构的离子掺杂浓度。
本申请的第二方面，还提供一种阵列基板制作方法，所述方法包括：
制作一衬底；
在所述衬底上形成有源层，所述有源层包括至少一个沿第一方向延伸的目标有源组，所述目标有源组包括相对设置的第一部分和第二部分，以及用于连接具有对应关系的所述第一部分和所述第二部分的连接结构；其中，所述连接结构包括导电率不同的第一连接子结构和第二连接子结构，所述第一连接子结构和所述第二连接子结构沿所述连接结构的延伸方向间隔分布。
在本申请的一种可能实施例中，所述在所述衬底上形成有源层的步骤，包括：
在所述衬底上形成有源材料层，对所述有源材料层进行图案化处理得到目标有源组图案及连接结构图案，所述连接结构图案包括第一连接子结构图案和第二连接子结构图案；
从所述有源材料层远离衬底的一侧对所述有源材料层进行第一次离子掺杂；
在第一次离子掺杂后的有源材料层上形成绝缘层；
在绝缘层上形成金属层，其中，所述金属层在所述衬底上的正投影与所述第二连接子结构图案在所述衬底上的正投影至少部分重合；
从所述绝缘层及所述金属层远离衬底的一侧对所述有源材料层进行第二次离子掺杂，得到所述有源层，所述有源层包括由所述目标有源组图案得到的目标有源组及由所述连接结构图案得到的连接结构。
本申请的第三方面，还提供一种显示面板，其特征在于，所述显示面板包括第一方面所述的阵列基板。
相对于现有技术，本申请实施例提供的阵列基板、阵列基板制作方法及显示面板，通过连接结构连接目标有源组的第一部分及第二部分，可以避免目标有源组中不同部分的静电分布不均。另外，连接结构采用不同导电率的第一连接子结构和第二连接子结构组成，静电在相邻的第一连接子结构和第二连接子结构之间移动时可以形成一定的压降，相对于采用同一导电率的连接结构而言，可以阻碍静电在连接结构上的自由移动。避免静电过多积累在连接结构的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，进一步确保显示画面的亮度均一性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示例了一种有源层的可能结构示意图；
图2示例了静电在图1所示有源层的连接结构某位置处积累的示意图；
图3示例了一种7T1C结构的像素驱动电路的示意图；
图4示例了本申请实施例提供的一种阵列基板的膜层结构示意图；
图5示例了本申请实施例提供的有源层的可能结构示意图；
图6示例了本申请实施例提供的一种连接结构位置处的阵列基板的膜层结构示意图；
图7示例了本申请实施例中第一种实施方式的阵列基板的部分膜层结构示意图；
图8示例了本申请实施例中第二种实施方式的阵列基板的部分膜层结构示意图；
图9示例了本申请实施例中第三种实施方式的阵列基板的部分膜层结构示意图；
图10为本申请实施例提供的阵列基板制作方法的流程示意图；
图11为图10中步骤S102的子步骤流程示意图；
图12-图16为图11中各子步骤对应的工艺制程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。
为了解决前述背景技术指出的技术问题，一种可能的解决方案是采用连接结构将可能存在静电分布不均的有源组的不同部分进行连接，增大静电分布不均的有源组部分的静电的吸收面积并延长静电的传输路径，以此改善由于静电积累或静电流动差异引起的阵列驱动元件特性变化，从而改善显示面板的显示亮度不均一的问题。
发明人研究发现，虽然连接结构可以改善所连接的有源组不同部分的静电分布，但在工艺静电不可控的情况下，静电容易在连接结构的某一处积累，这很容易影响在该位置处与连接结构存在连接的阵列驱动元件，使该位置处的阵列驱动元件被击穿或偏置，从而使该阵列驱动元件出现漏电，影响对应像素的发光，使得显示面板还是存在显示不均的问题。
示例性地，请参照图1，图1示例了一种为提高屏占比，在显示基板上设置开孔区以放置感光器件(比如，摄像头、距离传感器及红外传感器等)的应用场景中，有源层可能的结构示意图。有源层102所在的显示基板还包括围绕开孔区110的显示区120，有源层102可以包括分布于显示区120且沿第一方向(图中X方向)延伸并按照第二方向(图中Y方向)排列的多个有源组1021，第一方向与第二方向相交，优选的，第一方向与第二方向垂直。多个有源组1021中包括多个被开孔区110分割开的目标有源组10211，每个目标有源组10211包括被开孔区110分割开的第一部分10211a和第二部分10211b，由于第一部分10211a与第二部分10211b的长度及面积差异较大，使得第一部分10211a与第二部分10211b的吸附电荷的特性存在差异，导致基于第一部分10211a和第二部分10211b形成的阵列驱动元件的电特性存在差异，进而使得对应位置区域的显示存在差异。为了解决上述问题，一种可能的实现方式可以在显示区120靠近开孔区110的一侧设置用于连接目标有源组10211的第一部分10211a与第二部分10211b的环形连接结构1022，以通过该环形连接结构1022增大静电的吸收面积并延长静电的传输路径，以此改善由于静电积累或静电流动差异引起的阵列驱动元件特性变化。然而，请参照图2，由于工艺静电不可控后容易在环形连接结构1022某一位置处(图中虚线框对应的连接结构1022位置处)积累，会影响该位置处与电压复位线VREF之间的阵列驱动元件(比如薄膜晶体管)，其中，电压复位线VREF沿X方向延伸并按照Y方向排列。请参照图3，在图3所示7T1C结构的像素驱动电路中，积累在环形连接结构1022上的静电会使静电积累位置处与电压复位线VREF连接的薄膜晶体管M7被击穿导通，使得VREF信号通过晶体管M7作用在OLED发光二极管的阳极，使得原本在预充电阶段才作用于OLED发光二极管的阳极的VREF信号，在其他阶段(比如，数据写入阶段或发光阶段)作用于OLED发光二极管的阳极，导致OLED发光二极管显示异常。
所应说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述技术问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案，都应该是发明人在发明创造过程中对本申请做出的贡献，而不应当理解为本领域技术人员所公知的技术内容。
为了解决上述因连接结构上某位置处静电积累而影响在该位置处与连接结构存在连接的阵列驱动元件，使阵列驱动元件被击穿或偏置，从而使该阵列驱动元件出现漏电，影响对应像素的发光，使得显示面板存在显示亮度不均的问题。发明人创新性的设计以下技术方案，将连接结构采用不同导电率的第一连接子结构和第二连接子结构组成，静电在相邻的第一连接子结构和第二连接子结构上分布时会形成一定压降，可以在一定程度上限制静电的移动，避免静电自由移动时过多积累在连接结构的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，造成显示画面的显示亮度不均一。
下面将结合附图对本申请的具体实现方案进行详细说明。
请参照图4及图5，图4示例了阵列基板的一种膜层结构图，图5示例了有源层的结构示意图。阵列基板10可以包括衬底101及有源层102，其中，有源层102位于衬底101上。
结合图1，有源层102可以包括至少一个沿第一方向延伸的目标有源组10211及连接结构1022，目标有源组10211可以包括相对设置的第一部分10211a及第二部分10211b。连接结构1022用于连接具体对应关系的第一部分10211a及第二部分10211b，连接结构1022用于均衡目标有源组10211中不同部分上的静电分布。本实施例中，均衡静电分布可以是指通过将存在静电分布不均的目标有源组10211的不同部分连接，增大静电的吸收面积并延长静电的传输路径，以使目标有源组10211的不同部分上的静电积累或静电流动趋于相同。每个目标有源组10211可以包括用于形成阵列驱动元件的源极区、漏极区及沟道区。
连接结构1022的形状可以根据被连接的目标有源组10211的不同部分的分布情况而不同，比如，连接结构1022的形状可以为环形、曲线形或直线形。在本申请实施例中，连接结构1022可以包括导电率不同的第一连接子结构10221和第二连接子结构10222。
在上述结构中，通过连接结构1022连接目标有源组10211中具有对应关系的不同部分，可以避免目标有源组10211中不同部分上的静电分布不均。另外，连接结构1022采用不同导电率的第一连接子结构10221和第二连接子结构10222组成，静电在相邻的第一连接子结构10221和第二连接子结构10222之间可以形成一定的压降，相对于采用同一导电率的连接结构而言，可以阻碍静电在连接结构10221上的自由移动。如此，可以避免静电自由移动时过多积累在连接结构1022的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，造成显示画面的显示亮度不均一。
请再参照图5，连接结构1022可以包括多个第一连接子结构10221以及多个第二连接子结构10222，多个第一连接子结构10221以及多个第二连接子结构10222在连接结构1022的延伸方向上彼此交替分布。
如此，将第一连接子结构10221与第二连接子结构10222设计为交替分布，可以使静电在连接结构1022的传输过程中，均衡分布在连接结构1022上，阻碍静电在连接结构1022的自由移动。避免连接结构1022采用同一导电率的连接结构时，自由移动的静电在该连接结构1022上某一位置处过多积累而导致某一位置处积累静电过高，影响与该位置处相邻的阵列驱动元件的电特性，确保显示画面的亮度均一性。
请参照图6，图6示出了另一种阵列基板10的部分膜层结构示意图，阵列基板10还可以包括绝缘层103及金属层。绝缘层103位于有源层102远离衬底101的一侧，金属层位于绝缘层103远离衬底101的一侧，金属层可以是阵列基板10中的第一金属层。金属层在衬底101上的正投影与第二连接子结构10222在衬底101上的正投影至少部分重合。
示例性地，在本申请实施例中，金属层可以包括多个栅极金属单元1041，第一连接结构10221在衬底101上的正投影和栅极金属单元1041在衬底101上的正投影不重合，例如，第一连接结构10221在衬底101上的正投影位于栅极金属单元1041在衬底101上的正投影之外。针对多个第二连接子结构10222中的任意一个第二连接子结构10222，该任意一个第二连接子结构10222在衬底101上的正投影与多个栅极金属单元1041中的其中一个栅极金属单元1041在衬底101上的正投影重合。其中，第一连接子结构10221的导电率大于第二连接子结构10222的导电率。
针对上述的结构，相当于在连接结构1022上形成多个源极部及漏极部未连接相应金属电极的晶体管，其中，第二连接子结构10222形成晶体管的沟道部，位于第二连接子结构10222两侧的两个第一连接子结构10221分别相当于晶体管的源极部及漏极部，位于第二连接子结构10222上方的栅极金属单元1041相当于晶体管的栅极。即便连接结构1022因工艺静电失控而在某位置处积累静电，积累的静电只会击穿连接结构1022在该位置处的晶体管，导致该位置处的晶体管导通，而将该位置处积累的静电消耗掉，不会影响与该位置相邻的显示区中的阵列驱动元件的电特性，确保显示区不会因连接结构1022上的静电积累而导致亮度显示不均。
请再次参照图1，在本申请实施例的一种可能实施场景中，连接结构1022在衬底101上的正投影可以为一环绕开孔区的闭合环状图像，即连接结构1022可以通过设置成环形结构沿开孔区110周侧延伸并连接多个目标有源组10211中的第一部分10211a与第二部分10211b。由于连接结构1022由不同导电率的第一连接结构10221和第二连接结构10222组成，可以避免静电在连接结构1022的某处积累时，会使与该处相邻的电压复位线和该处之间的阵列驱动元件的电特性受积累静电的影响使得画面亮度显示不均。即便因工艺静电不可控，在连接结构1022的某处积累时，也可以通过积累静电击穿连接结构1022上的晶体管的方式，对积累静电进行消耗，避免影响该处相邻的电压复位线和该处之间的阵列驱动元件的电特性。
经过发明人的研究发现，在连接结构1022较长时，连接结构1022上积累的静电容易影响显示画面的显示均一性，为此发明人经过对大量实验及模拟仿真发现，在连接结构1022的长度不小于200um时，采用本申请实施例提供的技术方案能较好消除连接结构1022上积累的静电对显示亮度均一性的影响。
在本申请实施例中，金属层还可以包括扫描信号线(Scan)、控制信号线(EM)以及非功能区(dummy区)金属中的至少一种。
在本申请实施例的第一种实施方式中，请参照图7，栅极金属单元1041可以是扫描信号线1042上位于连接结构1022正上方并与连接结构1022交叠的部分。具体地，扫描信号线1042可以沿X方向延伸至开孔区110的边缘并按照Y方向排列，栅极金属单元1041可以是将扫描信号线1042朝向连接结构1022的一端延伸后，由延伸后的扫描信号线1042与连接结构1022交叠的部分形成。
在本申请实施例的第二种实施方式中，请参照图8，栅极金属单元1041也可以是控制信号线1043上位于连接结构1022正上方并与连接结构1022交叠的部分。具体地，控制信号线1043可以沿X方向延伸至开孔区110的边缘并按照Y方向排列，栅极金属单元1041可以是将控制信号线1043朝向连接结构1022的一端延伸后，由延伸后的控制信号线1043与连接结构1022交叠的部分形成。
在本申请实施例的第三种实施方式中，请参照图9，栅极金属单元1041还可以是位于连接结构1022正上方的非功能区金属1044，例如dummy区金属。
在本申请实施例的其他实施方式中，栅极金属单元1041还可以包括上述三种实施方式中至少两种实施方式的自由组合。比如，栅极金属单元1041可以是扫描信号线1042和控制信号线1043上位于连接结构1022正上方并与连接结构1022交叠的部分；也还可以是扫描信号线1024上位于连接结构1022正上方并与连接结构1022交叠的部分，及位于连接结构1022正上方的非功能区金属1044；还可以是扫描信号线1042和控制信号线1043上位于连接结构1022正上方并与连接结构1022交叠的部分，和位于连接结构1022正上方的非功能区金属1044。
第一连接子结构10221和第二连接子结构10222可以为掺杂的半导体结构(比如，P型半导体结构)，其中，第一连接子结构10221的掺杂浓度大于第二连接子结构10222的掺杂浓度。具体地，在本申请实施例中，第二连接子结构10222可以只进行一次掺杂，而第一连接子结构10221可以进行两次掺杂，以使第一连接子结构10221的导电率大于第二连接子结构10222的导电率。
请参照图10，图10示例了本申请实施例提供的一种阵列基板制作方法的流程示意图，该阵列制作方法可以包括如下步骤。
步骤S101，提供一衬底101。
在本申请实施例中，衬底101可以为玻璃基板。
步骤S102，在衬底101上形成有源层102。
在本申请实施例中，有源层102包括至少一个沿第一方向延伸的目标有源组10211，目标有源组10211包括相对设置的第一部分10211a和第二部分10211b，以及用于连接具有对应关系的第一部分10211a和第二部分10211b的连接结构1022。连接结构1022包括导电率不同的第一连接子结构10221和第二连接子结构10222，第一连接子结构10221和第二连接子结构10222沿连接结构1022的延伸方向间隔分布。
请参照图11-图16，图11示例了本申请实施例中步骤S102的子步骤流程图，图12-图16示例了对应图11中子步骤的工艺制程图，下面结合图11-图16对步骤S102进行介绍。
子步骤S1021，请参照图12，在衬底101上制作有源材料层102’，对有源材料层102’进行图案化处理得到目标有源组图案及连接结构图案。
有源材料层102’可以为一多晶硅层。具体地，制作有源图形111的步骤可以是，首先在有源材料层102’远离衬底的一侧涂覆一光刻胶层105’，通过包括目标有源组图案及连接结构图案的掩膜版对所述光刻胶层105’进行光刻显影，将目标有源组图案及连接结构图案转移到光刻胶层105’上，其中图中标号11表示目标有源组图案及连接结构图案，连接结构图案包括第一连接子结构图案和第二连接子结构图案。
子步骤S1022，请参照图13，从有源材料层102’远离衬底101的一侧对有源材料层102’进行第一次离子掺杂。
由于有源图形111对应的有源材料层102’的区域没有光刻胶层105’，掺杂离子可以掺杂进没有光刻胶层105’遮挡的有源材料层102’区域，而无法掺杂入存在光刻胶层105’遮挡的有源材料层102’区域，在本申请实施例中，掺杂离子可以是硼。然后，在完成掺杂后去除光刻胶层105’。
子步骤S1023，请参照图14，在第一次离子掺杂后的有源材料层102’上形成绝缘层103。
绝缘层103可以采用氧化硅或氮化硅等材料制成。
子步骤S1024，请参照图15，在绝缘层103上形成金属层。
请结合图7-图9，金属层在衬底上101的正投影与第二连接子结构图案在衬底101上的正投影至少部分重合。金属层可以包括与第二连接子结构图案部分重合的栅极金属单元1041，其中，金属层还可以包括扫描信号线1042、控制信号线1043、以及非功能区金属1044其中之一；
具体地，栅极金属单元1041可以包括以下的其中至少一种：
扫描信号线1042上位于连接结构1022正上方并与连接结构1022交叠的部分；
控制信号线1043上位于连接结构1022正上方并与连接结构1022交叠的部分；及
位于连接结构1022正上方的非功能区金属1044。
子步骤S1025，请参照图16，从绝缘层103及金属层远离衬底101的一侧对有源材料层102’进行第二次离子掺杂，得到有源层102。其中，有源层102包括由目标有源组图案得到的目标有源组10211及由连接结构图案得到的连接结构1022。
具体地，可以在绝缘层103及金属层远离衬底101的一侧放置带有目标有源组图案及连接结构图案的掩膜版并采用轰击掺杂离子的方式，从绝缘层103及金属层远离衬底101的一侧对有源材料层102’进行第二次掺杂，使得掺杂离子可以通过图案对应区域的绝缘层103扩散到对应区域(比如，第一连接子结构10221)中，以增大第一连接子结构10221中掺杂离子浓度，提高第一连接子结构10221的导电率，由于掺杂离子无法穿过栅极金属单元1041使得相应区域(比如，第二连接子结构10222)中的掺杂离子浓度不变，导电率不变。
在本申请实施例中，第二次掺杂可以是重掺杂，通过重掺杂可以大幅提高第一连接子结构10221的导电率，第一连接子结构10221与第二连接子结构10222有较大的导电率差异，以使第一连接子结构10221具有导体属性，第二连接子结构10221具有半导体属性，以便通过第一连接子结构10221、第二连接子结构10222及栅极金属单元1041形成晶体管。
上述方式，将连接结构1022中的一部分进行一次掺杂形成第二连接子结构10222，将连接结构1022中剩余部分进行两次掺杂形成第一连接子结构10221，从而在连接结构1022上形成导电率不同的第一连接子结构10221及第二连接子结构10222，以改善连接结构1022为同一导电率材料时，静电易在连接结构1022中转移，使得容易在连接结构1022中某位置处积累过多静电的技术问题。即便存在工艺静电失控的情况，积累在连接结构1022某位置处过多的静电也会因击穿该位置处的晶体管而被损耗，不会对与该位置相邻的显示区中的阵列驱动元件的电特性造成影响。
本申请实施例还提供一种包括上述阵列基板10的显示面板，连接结构1022可以均衡不同目标有源组10211上的静电分布，并能保证静电不会在连接结构1022的某位置处大量积累，即便存在工艺静电失控的极端情形，在连接结构1022某位置处积累的静电也会因击穿该处位置处的晶体管而被损耗掉，不会对与连接结构1022相邻的阵列驱动元件造成影响，确保显示面板的画面显示亮度的均一性。
本申请实施例提供的阵列基板、阵列基板制作方法及显示面板，通过连接结构连接目标有源组的第一部分与第二部分，可以避免目标有源组中不同部分的静电分布不均。另外，连接结构采用不同导电率的第一连接子结构和第二连接子结构组成，静电在相邻的第一连接子结构和第二连接子结构之间可以形成一定的压降，相对于采用同一导电率的连接结构而言，可以阻碍静电在连接结构上的自由移动。避免静电过多积累在连接结构的某一处位置，而导致与该位置处相邻的阵列驱动元件受影响，确保显示画面的亮度均一性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括层叠设置的衬底与有源层，
所述有源层包括至少一个沿第一方向延伸的目标有源组，所述目标有源组包括相对设置的第一部分和第二部分，以及用于连接具有对应关系的所述第一部分和所述第二部分的连接结构；
其中，所述连接结构包括导电率不同的第一连接子结构和第二连接子结构，所述第一连接子结构和所述第二连接子结构沿所述连接结构的延伸方向间隔分布。
2.根据权利要求1所述的阵列基板，其特征在于，所述连接结构包括多个第一连接子结构以及多个第二连接子结构，多个所述第一连接子结构以及多个所述第二连接子结构在所述连接结构的延伸方向上彼此交替分布。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：
绝缘层，所述绝缘层位于所述有源层背离所述衬底的一侧；
金属层，所述金属层位于所述绝缘层背离所述有源层的一侧；
其中，所述金属层在所述衬底上的正投影与所述第二连接子结构在所述衬底上的正投影至少部分重合，所述第一连接子结构的导电率大于所述第二连接子结构的导电率。
4.根据权利要求1-3任意一项所述的阵列基板，其特征在于，
所述有源层包括多个所述目标有源组，多个所述目标有源组沿第二方向排列，所述第一方向与所述第二方向相交，
优选的，所述第一方向与所述第二方向垂直，
优选的，所述阵列基板还包括开孔区及围绕所述开孔区的显示区；
所述目标有源组的第一部分和第二部分分别位于所述开孔区相对的两侧，所述连接结构沿所述开孔区周侧延伸并连接具有对应关系的第一部分和第一部分。
5.根据权利要求1-3任意一项所述的阵列基板，其特征在于，所述连接结构的长度不小于200um。
6.根据权利要求3所述的阵列基板，其特征在于，所述金属层还包括扫描信号线、控制信号线、以及非功能区金属中的至少一种。
7.根据权利要求1-3任意一项所述阵列基板，其特征在于，所述第一连接子结构和所述第二连接子结构为掺杂的半导体结构，其中所述第一连接子结构的离子掺杂浓度大于所述第二连接子结构的离子掺杂浓度。
8.一种阵列基板制作方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上形成有源层，所述有源层包括至少一个沿第一方向延伸的目标有源组，所述目标有源组包括相对设置的第一部分和第二部分，以及用于连接具有对应关系的所述第一部分和所述第二部分的连接结构；其中，所述连接结构包括导电率不同的第一连接子结构和第二连接子结构，所述第一连接子结构和所述第二连接子结构沿所述连接结构的延伸方向间隔分布。
9.如权利要求8所述的阵列基板制作方法，其特征在于，所述在所述衬底上形成有源层的步骤，包括：
在所述衬底上形成有源材料层，对所述有源材料层进行图案化处理得到目标有源组图案及连接结构图案，所述连接结构图案包括第一连接子结构图案和第二连接子结构图案；
从所述有源材料层远离衬底的一侧对所述有源材料层进行第一次离子掺杂；
在第一次离子掺杂后的有源材料层上形成绝缘层；
在绝缘层上形成金属层，其中，所述金属层在所述衬底上的正投影与所述第二连接子结构图案在所述衬底上的正投影至少部分重合；
从所述绝缘层及所述金属层远离衬底的一侧对所述有源材料层进行第二次离子掺杂，得到所述有源层，所述有源层包括由所述目标有源组图案得到的目标有源组及由所述连接结构图案得到的连接结构。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1-7中任意一项所述的阵列基板。
CN202110479677.8A 2021-04-30 2021-04-30 阵列基板、阵列基板制作方法及显示面板 Active CN113192989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110479677.8A CN113192989B (zh) 2021-04-30 2021-04-30 阵列基板、阵列基板制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110479677.8A CN113192989B (zh) 2021-04-30 2021-04-30 阵列基板、阵列基板制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN113192989A true CN113192989A (zh) 2021-07-30
CN113192989B CN113192989B (zh) 2022-10-28

Family

ID=76983086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110479677.8A Active CN113192989B (zh) 2021-04-30 2021-04-30 阵列基板、阵列基板制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN113192989B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711565A (zh) * 2018-03-30 2018-10-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN208336226U (zh) * 2018-06-12 2019-01-04 京东方科技集团股份有限公司 阵列基板母板、阵列基板、显示装置
CN111653576A (zh) * 2020-06-12 2020-09-11 合肥维信诺科技有限公司 阵列基板、显示面板以及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711565A (zh) * 2018-03-30 2018-10-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN208336226U (zh) * 2018-06-12 2019-01-04 京东方科技集团股份有限公司 阵列基板母板、阵列基板、显示装置
CN111653576A (zh) * 2020-06-12 2020-09-11 合肥维信诺科技有限公司 阵列基板、显示面板以及显示装置

Also Published As

Publication number Publication date
CN113192989B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US10290694B2 (en) Organic light-emitting display panel and organic light-emitting display device
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
RU2721754C1 (ru) Электролюминесцентная панель отображения и устройство отображения
EP3453051B1 (en) Curved display panel, curved display apparatus, and fabricating method thereof
JP2021526658A (ja) アレイ基板、アレイ基板の製造方法、アレイ基板マザーボード、表示パネル及び表示装置
CN105428389A (zh) 一种有机发光显示装置及制造方法
CN110518051B (zh) 一种有机电致发光显示面板及显示装置
CN104614906A (zh) 薄膜晶体管阵列面板及其制造方法
CN112859463A (zh) 一种显示面板及显示装置
US20180157071A1 (en) Liquid crystal display panel
US20200350388A1 (en) Display panel, display screen, and display terminal
US8018399B2 (en) Pixel array
JP2019503579A (ja) 薄膜トランジスタ、アレイ基板及び表示装置、並びに該薄膜トランジスタの製造方法、検査方法
JP2016126353A (ja) 表示パネル
CN106356378B (zh) 阵列基板及其制作方法
US9490270B2 (en) Array substrate and manufacturing method thereof, and display device including the array substrate
CN103390606B (zh) 半导体器件
CN113534561A (zh) 显示基板及其制造方法、显示装置
CN108807422B (zh) 阵列基板制作方法及阵列基板、显示面板
CN113192989B (zh) 阵列基板、阵列基板制作方法及显示面板
KR101182445B1 (ko) 평판 표시 장치 및 그 제조방법
US11374131B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
EP3088952B1 (en) Mask group, pixel unit and manufacturing method therefor, array substrate and display device
WO2018064904A1 (zh) 一种阵列基板、显示面板及显示装置
KR20190099511A (ko) 박막 트랜지스터, 표시 장치 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant