JPWO2007055114A1 - 相関二重サンプリング回路及びサンプルホールド回路 - Google Patents
相関二重サンプリング回路及びサンプルホールド回路 Download PDFInfo
- Publication number
- JPWO2007055114A1 JPWO2007055114A1 JP2007544095A JP2007544095A JPWO2007055114A1 JP WO2007055114 A1 JPWO2007055114 A1 JP WO2007055114A1 JP 2007544095 A JP2007544095 A JP 2007544095A JP 2007544095 A JP2007544095 A JP 2007544095A JP WO2007055114 A1 JPWO2007055114 A1 JP WO2007055114A1
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- circuit
- correlated double
- frequency
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 368
- 230000002596 correlated effect Effects 0.000 title claims abstract description 101
- 238000012935 Averaging Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 21
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000005457 optimization Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
複数に等分割したサンプリング容量を備えた相関二重サンプリング回路において、入力信号を複数のサンプリングポイントでサンプリングし、平均化スイッチを閉じることでサンプリングにより得られた複数のサンプリング値の平均値を求める。これにより、入力信号に重畳した高周波ノイズを低減し、サンプリングにより得られた複数のサンプリング値の平均値の差分を出力する。
Description
本発明は、相関二重サンプリング回路及びサンプルホールド回路に関する。
従来より、携帯電話カメラやデジタルスチールカメラ等のアナログ画像信号処理回路では、外乱等の同相ノイズを除去するために、シングルエンド型から差動型の構成が一般的に用いられている。ＣＣＤ（Charge Coupled Device）やＣＭＯＳセンサ等のイメージセンサ出力信号は、相関二重サンプリング回路でサンプリングされ、後段の増幅器へと送られる。
近年、イメージセンサの高画素化が進み、読み出し周波数が高くなってきたため、センサ出力信号に高周波ノイズが重畳した場合、Ｓ／Ｎが劣化して高品質の画像信号処理が難しくなるという課題があった。
図７は、従来の相関二重サンプリング回路（Correlated Double Sampling）の構成を示す図であり、図８は、従来の相関二重サンプリング回路のタイミングチャート図である。
図７において、１０３，１０４，１０７〜１１６はスイッチ素子、１１７，１１８はフィードバック容量、１１９，１２０は入力端子、１２２，１２３は出力端子、１２５は演算増幅器、１２１は入力端子、１２４は出力端子、７０１，７０２はサンプリング容量である。
図７に示すように、入力端子１１９にイメージセンサ出力信号のフィードスルー部の電圧ＶＯＢが入力され、入力端子１２０にイメージセンサ出力信号のデータ部の電圧ＶＤａｔａが入力される。そして、図８に示すように、フィードスルー部はサンプリングポイント８０１、データ部はサンプリングポイント８０２においてサンプリングされる。
そして、イメージセンサ出力信号に高周波ノイズが重畳した場合における相関二重サンプリング回路の出力電圧は、フィードスルー部のサンプリングポイント８０１の高周波ノイズレベルをΔＶＯＢ、データ部のサンプリングポイント８０２の高周波ノイズレベルをΔＶＤａｔａ、出力端子１２２の電圧をＶoutp、出力端子１２３の電圧をＶoutn、サンプリング容量７０１，７０２の容量値をＣｓ、フィードバック容量１１７，１１８の容量値をＣｆとすると、相関二重サンプリング回路の出力電圧ΔＶｏは、（１）式のような関係となる。
（１）式より、イメージセンサ出力信号のフィードスルー部の高周波ノイズレベルΔＶＯＢとデータ部の高周波ノイズレベルΔＶＤａｔａとがＣｓ／Ｃｆ倍され、Ｓ／Ｎが劣化することが分かる。
特許文献１には、イメージセンサと相関二重サンプリング回路との間にローパスフィルタを挿入することでイメージセンサ出力信号の高周波ノイズを低減する方法が開示されている。
また、特許文献２には、サンプリング回路の数を増やすことでセンサ信号を複数のサンプリングポイントでサンプリングし、サンプリングにより得られた複数のサンプリング値の平均値を求めることでセンサ信号の高周波ノイズレベルを低減する方法が開示されている。
特開平５−６８２１０号公報
特開２００５−１６７７９０号公報
上述したように、イメージセンサ出力信号に高周波ノイズが重畳した場合にはＳ／Ｎが劣化するため、ローパスフィルタを追加したり、サンプリング回路の数を増やすことで高周波ノイズを低減するようにしているが、従来構成に比べて回路規模及び消費電力が増大するという問題があった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、回路規模及び消費電力の増大を抑えつつ、イメージセンサの出力信号に重畳したノイズを低減し、Ｓ／Ｎを向上できる相関二重サンプリング回路を提供することにある。
すなわち、本発明は、相関二重サンプリング回路のサンプリング容量をＮ個（Ｎは２以上の整数）に等分割し、イメージセンサ出力信号のフィードスルー部をＮ箇所（Ｎは２以上の整数）のサンプリングポイントでサンプリングし、平均化スイッチによりＮ個に等分割されたサンプリング容量を並列に接続することで、サンプリングにより得られた複数のサンプリング値の平均値を求めるようにした。
さらに、イメージセンサ出力信号のデータ部をＮ箇所のサンプリングポイントでサンプリングし、Ｎ個に等分割されたサンプリング容量を並列に接続することでサンプリングにより得られた複数のサンプリング値の平均値を求めるようにしている。
これにより、高周波ノイズレベルを低減することができる。また、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割することで複数のサンプリング値の平均値を求めるために平均化スイッチが追加されているが、このサンプリングスイッチのサイズを１／Ｎにすることができるため、回路面積は従来に比べてほとんど変わらないうえに、新たに追加した回路は他にはないため消費電力も増加しない。
また、複数のサンプリングポイントをサンプリングするサンプリング周波数を可変にするクロック回路をさらに備え、サンプリング周波数を可変することで相関二重サンプリング回路のフィルタ特性を可変にし、低減させたい周波数帯域を可変にできる。
以上のように、本発明によれば、相関二重サンプリング回路において、回路規模及び消費電力の増大を抑えつつ、イメージセンサ出力信号に重畳した高周波ノイズを低減することができる。
１０１ サンプリング容量
１０２ サンプリング容量
１０３ サンプリングスイッチ
１０４ サンプリングスイッチ
１０５ 平均化スイッチ
１０６ 平均化スイッチ
１１９ フィードスルー部の信号入力端子
１２０ データ部の信号入力端子
１２２ 相関二重サンプリング回路の出力端子
１２３ 相関二重サンプリング回路の出力端子
３０１ フィードスルー部のサンプリングポイント
３０２ フィードスルー部のサンプリングポイント
３０３ データ部のサンプリングポイント
３０４ データ部のサンプリングポイント
４０１ サンプリングスイッチ
４０２ 平均化スイッチ
４０３ サンプリング容量
４０６ 電圧フォロア
４０７ サンプルホールド回路
６０１ 相関二重サンプリング回路
６０２ クロック回路
６０５ ノイズ検出回路
６０６ ノイズ比較回路
９０４ サンプルホールド回路
１０２ サンプリング容量
１０３ サンプリングスイッチ
１０４ サンプリングスイッチ
１０５ 平均化スイッチ
１０６ 平均化スイッチ
１１９ フィードスルー部の信号入力端子
１２０ データ部の信号入力端子
１２２ 相関二重サンプリング回路の出力端子
１２３ 相関二重サンプリング回路の出力端子
３０１ フィードスルー部のサンプリングポイント
３０２ フィードスルー部のサンプリングポイント
３０３ データ部のサンプリングポイント
３０４ データ部のサンプリングポイント
４０１ サンプリングスイッチ
４０２ 平均化スイッチ
４０３ サンプリング容量
４０６ 電圧フォロア
４０７ サンプルホールド回路
６０１ 相関二重サンプリング回路
６０２ クロック回路
６０５ ノイズ検出回路
６０６ ノイズ比較回路
９０４ サンプルホールド回路
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
＜実施形態１＞
図１は、本発明の実施形態１に係る相関二重サンプリング回路の構成を示す図である。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
図１は、本発明の実施形態１に係る相関二重サンプリング回路の構成を示す図である。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
図１において、１０１，１０２はサンプリング容量、１０３，１０４，１０７〜１１６はスイッチ素子、１１７，１１８はフィードバック容量、１１９，１２０は入力端子、１２２，１２３は出力端子、１２５は演算増幅器、１２１は入力端子、１２４は出力端子である。
図１に示すように、相関二重サンプリング回路の入力端子１１９にはイメージセンサ出力信号のフィードスルー部の信号が入力され、入力端子１２０にはイメージセンサ出力信号のデータ部の信号が入力される。
サンプリング容量１０１，１０２はそれぞれ２個に等分割されており、その分割された容量値はそれぞれＣｓ／２となっている。
図２は、本実施形態１に係る相関二重サンプリング回路のタイミングチャート図である。図２に示すように、サンプリング容量１０１の分割数に対応して設けられたサンプリングスイッチ１０３を閉じ、イメージセンサ出力信号のフィードスルー部をサンプリングポイント３０１，３０２でサンプリングする。そして、サンプリング容量１０２の分割数に対応して設けられたサンプリングスイッチ１０４を閉じ、データ部をサンプリングポイント３０３，３０４でサンプリングする。
次に、平均化スイッチ１０５，１０６を閉じ、サンプリングポイント３０１，３０２、及びサンプリングポイント３０３，３０４でそれぞれサンプリングされたサンプリング値の平均値を算出する。
そして、サンプリング値が平均化された後、相関二重サンプリング回路はフィードスルー部のサンプリング値の平均値とデータ部のサンプリング値の平均値との差分を出力する。ここで、サンプリング周波数ｆｓは１／Ｔｓとなる。
ここで、イメージセンサ出力信号に高周波ノイズが重畳した場合、フィードスルー部のサンプリングポイント３０１の電圧をＶＯＢ＋ΔＶＯＢ１、サンプリングポイント３０２の電圧をＶＯＢ＋ΔＶＯＢ２、データ部のサンプリングポイント３０３の電圧をＶＤａｔａ＋ΔＶＤａｔａ１、サンプリングポイント３０４の電圧をＶＤａｔａ＋ΔＶＤａｔａ２、出力端子１２２の電圧をＶoutp、出力端子１２３の電圧をＶoutn、フィードバック容量１１７，１１８の容量値をＣｆとすると、相関二重サンプリング回路の出力電圧ΔＶｏは、（２）式のような関係となる。
（２）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／２となることが分かる。
次に、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割した場合における、相関二重サンプリング回路の構成について図３を用いて説明する。
図３に示すように、サンプリング容量２０１，２０２はそれぞれＮ個に等分割されており、その分割された容量値はそれぞれＣｓ／Ｎとなっている。また、サンプリングスイッチ２０３，２０４、及び平均化スイッチ２０５，２０６が、サンプリング容量２０１，２０２の分割数に対応して設けられている。
ここで、イメージセンサ出力信号に高周波ノイズが重畳した場合、相関二重サンプリング回路の出力電圧ΔＶｏは、（３）式のような関係となる。
（３）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／Ｎとなることが分かる。
以上のように、本実施形態１に係る相関二重サンプリング回路によれば、高周波ノイズレベルの低減方法としてサンプリング容量１０１，１０２を必要に応じて分割すればよく、さらに、１つのサンプリング容量１０１，１０２をＮ個に等分割しているだけなので、回路規模及び消費電力の増大を抑えつつ、イメージセンサ出力信号に重畳した高周波ノイズレベルを１／Ｎに低減できる。
なお、本実施形態１では、サンプリング容量１０１，１０２をＮ個に等分割したものについて説明したが、等分割に限定するものではなく、複数個に分割するようにしても構わない。
＜実施形態２＞
図４は、本発明の実施形態２に係る相関二重サンプリング回路の構成を示す図である。図４に示す相関二重サンプリング回路は、図９に示すような、イメージセンサ出力信号のフィードスルー部をサンプリングする側にサンプルホールド回路９０４を設けた従来の相関二重サンプリング回路に対して、本発明の特徴であるサンプリング容量をＮ個（Ｎは２以上の整数）に等分割する手法を適用したものである。
図４は、本発明の実施形態２に係る相関二重サンプリング回路の構成を示す図である。図４に示す相関二重サンプリング回路は、図９に示すような、イメージセンサ出力信号のフィードスルー部をサンプリングする側にサンプルホールド回路９０４を設けた従来の相関二重サンプリング回路に対して、本発明の特徴であるサンプリング容量をＮ個（Ｎは２以上の整数）に等分割する手法を適用したものである。
図４に示すように、サンプルホールド回路４０７のサンプリング容量４０３はＮ個（Ｎは２以上の整数）に等分割されており、その分割された容量値はＣsh／Ｎとなっている。ここで、４０１はサンプリングスイッチ、４０４はスイッチ素子、４０５は入力端子、４０６は複数のサンプリングポイントでサンプリングした電圧の平均値をゲイン１倍で増幅する電圧フォロワである。
そして、サンプリング容量４０３の分割数に応じて設けられた平均化スイッチ４０２を閉じることで、サンプリングにより得られたフィードスルー部の複数のサンプリング値の平均値が算出される。データ部の信号は、サンプリング容量２０２でＮ回サンプリングされる。
図４における相関二重サンプリング回路のサンプリング容量２０１は、回路の差動性を保持するために、サンプルホールド回路４０７のサンプリングにより得られたフィードスルー部のサンプリング値の平均値を再度サンプリングするものであり、Ｎ個に等分割されている。サンプリング容量２０２も同様にＮ個に等分割されている。
これ以降の処理は前記実施形態１と同様であり、相関二重サンプリング回路の出力電圧ΔＶｏは、上述した（３）式のような関係となる。
図５は、本実施形態２に係る相関二重サンプリング回路のタイミングチャート図を示す。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
本実施形態２に係る相関二重サンプリング回路においても、上述した（３）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／Ｎとなることが分かる。
図６は、本実施形態１又は２に係る相関二重サンプリング回路６０１に、複数のサンプリングポイントをサンプリングするサンプリング周波数１／Ｔｓを可変可能にするクロック回路６０２を設けた場合の構成を示す図である。
図６に示すように、クロック回路６０２によってサンプリング周波数１／Ｔｓを可変とすることで、相関二重サンプリング回路６０１のフィルタ特性を変えることができ、低減させたい周波数帯域を変えることが可能になる。なお、６０３は入力端子、６０４は出力端子である。
図１０は、サンプリングポイントの最適化を実現するためにクロックタイミングをフィードバック調整するための回路構成例を示す。（３）式より、相関二重サンプリング回路６０１の出力信号のノイズ電圧は、
で表される。
サンプリング周波数ｆｎの変更は、クロック制御回路６０２内のＰＬＬ（Phase-locked loop）の分周比を変更することにより行う。ＰＬＬは、外部から入力された入力信号（基準周波数）と、電圧に応じて周波数が変化する電圧制御発振回路（Voltage Controlled Oscillator：以下、ＶＣＯという）の出力信号との位相差をＶＣＯにフィードバックすることにより同期するものである。
図１１は、クロック制御回路６０２内部の回路構成図である。６１は２つの信号間の位相差を比較して差信号を出力する位相周波数比較器、６２は交流成分をカットするループフィルタ、６３はＶＣＯ、６４はＶＣＯ６３の出力をＮ分の１に分周して出力するＮ分周器、６５は分周比セレクタ、６６はカウンタである。
ここで、Ｎ分周器６４における分周比は、カウンタ６６の出力値によって決定される。具体的に、カウンタ６６の出力値が”０”のときには分周比Ｎ０、カウンタ６６の出力値が”１”のときには分周比Ｎ１となり、このように決定された分周比に基づいてサンプリング周波数ｆｎが決定する。
以下、サンプリング容量Ｃｓを２個に分割し、サンプリング周波数を２回変更させる場合について考える。この場合には、カウンタ６６として１bitカウンタを使用する。
イメージセンサの無効画素領域から出力される信号を用いて、クロック制御回路６０２内のカウンタ６６は”０”を出力し、予め決められたサンプリング周波数（ｆ０）でサンプリングする。出力されるノイズ電圧をノイズ検出回路６０５で検出し、その検出したノイズ電圧をノイズ比較回路６０６内の格納レジスタに保持しておく。
図１２より、サンプリング周波数ｆ０時のフィードスルー部のノイズ電圧をΔＶＯＢｎ０，ΔＶＯＢｎ１、データ部のノイズ電圧をΔＶＤａｔａｎ０，ΔＶＤａｔａｎ１すると、検出したノイズ電圧レベルＶnoiseは、（４）式より、
で表される。次に、カウンタ６６の出力値が”１”になり、分周比セレクタ６５により設定された分周比に切り替え、その時に設定されるサンプリング周波数ｆ１のノイズ電圧Ｖnoiseをノイズ検出回路６０５で検出し、ノイズ比較回路６０６内の格納レジスタで保持する。その時のノイズ電圧は、
で表される。ここで、（ΔＶＤａｔａ−ΔＶＯＢ）＞（ΔＶ’Ｄａｔａ−ΔＶ’ＯＢ）と仮定すると、
Ｖnoise（ｆ０）＞Ｖnoise（ｆ１）
となる。この２つのノイズ電圧をノイズ比較回路６０６で比較し、ノイズ電圧が小さい方のサンプリング周波数になるように、分周比セレクタ６５において分周比を選択する。
Ｖnoise（ｆ０）＞Ｖnoise（ｆ１）
となる。この２つのノイズ電圧をノイズ比較回路６０６で比較し、ノイズ電圧が小さい方のサンプリング周波数になるように、分周比セレクタ６５において分周比を選択する。
このようにサンプリング周波数を変えることで、最適なサンプリングポイントでセンサー出力信号をサンプリングすることができる。なお、本実施形態では、ＰＬＬを用いてサンプリング周波数を調整するようにした形態について説明したが、この形態に限定するものではなく、サンプリング周波数を固定として位相関係を調整するようにしても同様の結果を得ることができる。
以上のように、本発明の実施形態２に係る相関二重サンプリング回路によれば、回路規模及び消費電力の増大を抑えつつ、サンプリング容量をＮ個に等分割し、複数のサンプリング値の平均値を求めるための平均化スイッチを追加するといった簡単な構成にするだけで、イメージセンサ出力信号に重畳した高周波ノイズを１／Ｎに低減できる。
また、図６に示したように、複数のサンプリングポイントをサンプリングするサンプリング周波数１／Ｔｓを可変可能にするクロック回路を備えるようにすれば、相関二重サンプリング回路のフィルタ特性を可変にし、低減させたい周波数帯域を可変とすることができる。
なお、本実施形態２では、差動型の相関二重サンプリング回路について説明したが、この形態に限定するものではなく、シングルエンドの相関二重サンプリング回路においても適用できる。
以上説明したように、本発明の相関二重サンプリング回路は、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割することで、入力信号に重畳した高周波ノイズレベルを低減できるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。特に、携帯電話カメラ、デジタルスチールカメラ、スキャナー等のアナログ画像信号処理回路に有用である。
本発明は、相関二重サンプリング回路及びサンプルホールド回路に関する。
従来より、携帯電話カメラやデジタルスチールカメラ等のアナログ画像信号処理回路では、外乱等の同相ノイズを除去するために、シングルエンド型から差動型の構成が一般的に用いられている。ＣＣＤ（Charge Coupled Device）やＣＭＯＳセンサ等のイメージセンサ出力信号は、相関二重サンプリング回路でサンプリングされ、後段の増幅器へと送られる。
近年、イメージセンサの高画素化が進み、読み出し周波数が高くなってきたため、センサ出力信号に高周波ノイズが重畳した場合、Ｓ／Ｎが劣化して高品質の画像信号処理が難しくなるという課題があった。
図７は、従来の相関二重サンプリング回路（Correlated Double Sampling）の構成を示す図であり、図８は、従来の相関二重サンプリング回路のタイミングチャート図である。
図７において、１０３，１０４，１０７〜１１６はスイッチ素子、１１７，１１８はフィードバック容量、１１９，１２０は入力端子、１２２，１２３は出力端子、１２５は演算増幅器、１２１は入力端子、１２４は出力端子、７０１，７０２はサンプリング容量である。
図７に示すように、入力端子１１９にイメージセンサ出力信号のフィードスルー部の電圧ＶＯＢが入力され、入力端子１２０にイメージセンサ出力信号のデータ部の電圧ＶＤａｔａが入力される。そして、図８に示すように、フィードスルー部はサンプリングポイント８０１、データ部はサンプリングポイント８０２においてサンプリングされる。
そして、イメージセンサ出力信号に高周波ノイズが重畳した場合における相関二重サンプリング回路の出力電圧は、フィードスルー部のサンプリングポイント８０１の高周波ノイズレベルを△ＶＯＢ、データ部のサンプリングポイント８０２の高周波ノイズレベルを△ＶＤａｔａ、出力端子１２２の電圧をＶoutp、出力端子１２３の電圧をＶoutn、サンプリング容量７０１，７０２の容量値をＣｓ、フィードバック容量１１７，１１８の容量値をＣｆとすると、相関二重サンプリング回路の出力電圧△Ｖｏは、（１）式のような関係となる。
（１）式より、イメージセンサ出力信号のフィードスルー部の高周波ノイズレベル△ＶＯＢとデータ部の高周波ノイズレベル△ＶＤａｔａとがＣｓ／Ｃｆ倍され、Ｓ／Ｎが劣化することが分かる。
特許文献１には、イメージセンサと相関二重サンプリング回路との間にローパスフィルタを挿入することでイメージセンサ出力信号の高周波ノイズを低減する方法が開示されている。
また、特許文献２には、サンプリング回路の数を増やすことでセンサ信号を複数のサンプリングポイントでサンプリングし、サンプリングにより得られた複数のサンプリング値の平均値を求めることでセンサ信号の高周波ノイズレベルを低減する方法が開示されている。
特開平５−６８２１０号公報
特開２００５−１６７７９０号公報
上述したように、イメージセンサ出力信号に高周波ノイズが重畳した場合にはＳ／Ｎが劣化するため、ローパスフィルタを追加したり、サンプリング回路の数を増やすことで高周波ノイズを低減するようにしているが、従来構成に比べて回路規模及び消費電力が増大するという問題があった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、回路規模及び消費電力の増大を抑えつつ、イメージセンサの出力信号に重畳したノイズを低減し、Ｓ／Ｎを向上できる相関二重サンプリング回路を提供することにある。
すなわち、本発明は、相関二重サンプリング回路のサンプリング容量をＮ個（Ｎは２以上の整数）に等分割し、イメージセンサ出力信号のフィードスルー部をＮ箇所（Ｎは２以上の整数）のサンプリングポイントでサンプリングし、平均化スイッチによりＮ個に等分割されたサンプリング容量を並列に接続することで、サンプリングにより得られた複数のサンプリング値の平均値を求めるようにした。
さらに、イメージセンサ出力信号のデータ部をＮ箇所のサンプリングポイントでサンプリングし、Ｎ個に等分割されたサンプリング容量を並列に接続することでサンプリングにより得られた複数のサンプリング値の平均値を求めるようにしている。
これにより、高周波ノイズレベルを低減することができる。また、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割することで複数のサンプリング値の平均値を求めるために平均化スイッチが追加されているが、このサンプリングスイッチのサイズを１／Ｎにすることができるため、回路面積は従来に比べてほとんど変わらないうえに、新たに追加した回路は他にはないため消費電力も増加しない。
また、複数のサンプリングポイントをサンプリングするサンプリング周波数を可変にするクロック回路をさらに備え、サンプリング周波数を可変することで相関二重サンプリング回路のフィルタ特性を可変にし、低減させたい周波数帯域を可変にできる。
以上のように、本発明によれば、相関二重サンプリング回路において、回路規模及び消費電力の増大を抑えつつ、イメージセンサ出力信号に重畳した高周波ノイズを低減することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
＜実施形態１＞
図１は、本発明の実施形態１に係る相関二重サンプリング回路の構成を示す図である。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
図１は、本発明の実施形態１に係る相関二重サンプリング回路の構成を示す図である。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
図１において、１０１，１０２はサンプリング容量、１０３，１０４，１０７〜１１６はスイッチ素子、１１７，１１８はフィードバック容量、１１９，１２０は入力端子、１２２，１２３は出力端子、１２５は演算増幅器、１２１は入力端子、１２４は出力端子である。
図１に示すように、相関二重サンプリング回路の入力端子１１９にはイメージセンサ出力信号のフィードスルー部の信号が入力され、入力端子１２０にはイメージセンサ出力信号のデータ部の信号が入力される。
サンプリング容量１０１，１０２はそれぞれ２個に等分割されており、その分割された容量値はそれぞれＣｓ／２となっている。
図２は、本実施形態１に係る相関二重サンプリング回路のタイミングチャート図である。図２に示すように、サンプリング容量１０１の分割数に対応して設けられたサンプリングスイッチ１０３を閉じ、イメージセンサ出力信号のフィードスルー部をサンプリングポイント３０１，３０２でサンプリングする。そして、サンプリング容量１０２の分割数に対応して設けられたサンプリングスイッチ１０４を閉じ、データ部をサンプリングポイント３０３，３０４でサンプリングする。
次に、平均化スイッチ１０５，１０６を閉じ、サンプリングポイント３０１，３０２、及びサンプリングポイント３０３，３０４でそれぞれサンプリングされたサンプリング値の平均値を算出する。
そして、サンプリング値が平均化された後、相関二重サンプリング回路はフィードスルー部のサンプリング値の平均値とデータ部のサンプリング値の平均値との差分を出力する。ここで、サンプリング周波数ｆｓは１／Ｔｓとなる。
ここで、イメージセンサ出力信号に高周波ノイズが重畳した場合、フィードスルー部のサンプリングポイント３０１の電圧をＶＯＢ＋△ＶＯＢ１、サンプリングポイント３０２の電圧をＶＯＢ＋△ＶＯＢ２、データ部のサンプリングポイント３０３の電圧をＶＤａｔａ＋△ＶＤａｔａ１、サンプリングポイント３０４の電圧をＶＤａｔａ＋△ＶＤａｔａ２、出力端子１２２の電圧をＶoutp、出力端子１２３の電圧をＶoutn、フィードバック容量１１７，１１８の容量値をＣｆとすると、相関二重サンプリング回路の出力電圧△Ｖｏは、（２）式のような関係となる。
（２）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／２となることが分かる。
次に、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割した場合における、相関二重サンプリング回路の構成について図３を用いて説明する。
図３に示すように、サンプリング容量２０１，２０２はそれぞれＮ個に等分割されており、その分割された容量値はそれぞれＣｓ／Ｎとなっている。また、サンプリングスイッチ２０３，２０４、及び平均化スイッチ２０５，２０６が、サンプリング容量２０１，２０２の分割数に対応して設けられている。
ここで、イメージセンサ出力信号に高周波ノイズが重畳した場合、相関二重サンプリング回路の出力電圧△Ｖｏは、（３）式のような関係となる。
（３）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／Ｎとなることが分かる。
以上のように、本実施形態１に係る相関二重サンプリング回路によれば、高周波ノイズレベルの低減方法としてサンプリング容量１０１，１０２を必要に応じて分割すればよく、さらに、１つのサンプリング容量１０１，１０２をＮ個に等分割しているだけなので、回路規模及び消費電力の増大を抑えつつ、イメージセンサ出力信号に重畳した高周波ノイズレベルを１／Ｎに低減できる。
なお、本実施形態１では、サンプリング容量１０１，１０２をＮ個に等分割したものについて説明したが、等分割に限定するものではなく、複数個に分割するようにしても構わない。
＜実施形態２＞
図４は、本発明の実施形態２に係る相関二重サンプリング回路の構成を示す図である。図４に示す相関二重サンプリング回路は、図９に示すような、イメージセンサ出力信号のフィードスルー部をサンプリングする側にサンプルホールド回路９０４を設けた従来の相関二重サンプリング回路に対して、本発明の特徴であるサンプリング容量をＮ個（Ｎは２以上の整数）に等分割する手法を適用したものである。
図４は、本発明の実施形態２に係る相関二重サンプリング回路の構成を示す図である。図４に示す相関二重サンプリング回路は、図９に示すような、イメージセンサ出力信号のフィードスルー部をサンプリングする側にサンプルホールド回路９０４を設けた従来の相関二重サンプリング回路に対して、本発明の特徴であるサンプリング容量をＮ個（Ｎは２以上の整数）に等分割する手法を適用したものである。
図４に示すように、サンプルホールド回路４０７のサンプリング容量４０３はＮ個（Ｎは２以上の整数）に等分割されており、その分割された容量値はＣsh／Ｎとなっている。ここで、４０１はサンプリングスイッチ、４０４はスイッチ素子、４０５は入力端子、４０６は複数のサンプリングポイントでサンプリングした電圧の平均値をゲイン１倍で増幅する電圧フォロワである。
そして、サンプリング容量４０３の分割数に応じて設けられた平均化スイッチ４０２を閉じることで、サンプリングにより得られたフィードスルー部の複数のサンプリング値の平均値が算出される。データ部の信号は、サンプリング容量２０２でＮ回サンプリングされる。
図４における相関二重サンプリング回路のサンプリング容量２０１は、回路の差動性を保持するために、サンプルホールド回路４０７のサンプリングにより得られたフィードスルー部のサンプリング値の平均値を再度サンプリングするものであり、Ｎ個に等分割されている。サンプリング容量２０２も同様にＮ個に等分割されている。
これ以降の処理は前記実施形態１と同様であり、相関二重サンプリング回路の出力電圧△Ｖｏは、上述した（３）式のような関係となる。
図５は、本実施形態２に係る相関二重サンプリング回路のタイミングチャート図を示す。以下、サンプリング容量を２個に等分割した場合の相関二重サンプリング回路について説明する。
本実施形態２に係る相関二重サンプリング回路においても、上述した（３）式より、イメージセンサ出力信号の高周波ノイズレベルはサンプリングポイントによって異なるため、サンプリング周波数１／Ｔｓやサンプリングポイントを変えて高周波ノイズレベルが最も低減する最適なサンプリングポイントでサンプリングすることで、高周波ノイズレベルは従来に比べて１／Ｎとなることが分かる。
図６は、本実施形態１又は２に係る相関二重サンプリング回路６０１に、複数のサンプリングポイントをサンプリングするサンプリング周波数１／Ｔｓを可変可能にするクロック回路６０２を設けた場合の構成を示す図である。
図６に示すように、クロック回路６０２によってサンプリング周波数１／Ｔｓを可変とすることで、相関二重サンプリング回路６０１のフィルタ特性を変えることができ、低減させたい周波数帯域を変えることが可能になる。なお、６０３は入力端子、６０４は出力端子である。
図１０は、サンプリングポイントの最適化を実現するためにクロックタイミングをフィードバック調整するための回路構成例を示す。（３）式より、相関二重サンプリング回路６０１の出力信号のノイズ電圧は、
で表される。
サンプリング周波数ｆｎの変更は、クロック制御回路６０２内のＰＬＬ（Phase-locked loop）の分周比を変更することにより行う。ＰＬＬは、外部から入力された入力信号（基準周波数）と、電圧に応じて周波数が変化する電圧制御発振回路（Voltage Controlled Oscillator：以下、ＶＣＯという）の出力信号との位相差をＶＣＯにフィードバックすることにより同期するものである。
図１１は、クロック制御回路６０２内部の回路構成図である。６１は２つの信号間の位相差を比較して差信号を出力する位相周波数比較器、６２は交流成分をカットするループフィルタ、６３はＶＣＯ、６４はＶＣＯ６３の出力をＮ分の１に分周して出力するＮ分周器、６５は分周比セレクタ、６６はカウンタである。
ここで、Ｎ分周器６４における分周比は、カウンタ６６の出力値によって決定される。具体的に、カウンタ６６の出力値が”０”のときには分周比Ｎ０、カウンタ６６の出力値が”１”のときには分周比Ｎ１となり、このように決定された分周比に基づいてサンプリング周波数ｆｎが決定する。
以下、サンプリング容量Ｃｓを２個に分割し、サンプリング周波数を２回変更させる場合について考える。この場合には、カウンタ６６として１bitカウンタを使用する。
イメージセンサの無効画素領域から出力される信号を用いて、クロック制御回路６０２内のカウンタ６６は”０”を出力し、予め決められたサンプリング周波数（ｆ０）でサンプリングする。出力されるノイズ電圧をノイズ検出回路６０５で検出し、その検出したノイズ電圧をノイズ比較回路６０６内の格納レジスタに保持しておく。
図１２より、サンプリング周波数ｆ０時のフィードスルー部のノイズ電圧をΔＶＯＢｎ０，ΔＶＯＢｎ１、データ部のノイズ電圧をΔＶＤａｔａｎ０，ΔＶＤａｔａｎ１すると、検出したノイズ電圧レベルＶnoiseは、（４）式より、
で表される。次に、カウンタ６６の出力値が”１”になり、分周比セレクタ６５により設定された分周比に切り替え、その時に設定されるサンプリング周波数ｆ１のノイズ電圧Ｖnoiseをノイズ検出回路６０５で検出し、ノイズ比較回路６０６内の格納レジスタで保持する。その時のノイズ電圧は、
で表される。ここで、（ΔＶＤａｔａ−ΔＶＯＢ）＞（ΔＶ’Ｄａｔａ−ΔＶ’ＯＢ）と仮定すると、
Ｖnoise（ｆ０）＞Ｖnoise（ｆ１）
となる。この２つのノイズ電圧をノイズ比較回路６０６で比較し、ノイズ電圧が小さい方のサンプリング周波数になるように、分周比セレクタ６５において分周比を選択する。
Ｖnoise（ｆ０）＞Ｖnoise（ｆ１）
となる。この２つのノイズ電圧をノイズ比較回路６０６で比較し、ノイズ電圧が小さい方のサンプリング周波数になるように、分周比セレクタ６５において分周比を選択する。
このようにサンプリング周波数を変えることで、最適なサンプリングポイントでセンサー出力信号をサンプリングすることができる。なお、本実施形態では、ＰＬＬを用いてサンプリング周波数を調整するようにした形態について説明したが、この形態に限定するものではなく、サンプリング周波数を固定として位相関係を調整するようにしても同様の結果を得ることができる。
以上のように、本発明の実施形態２に係る相関二重サンプリング回路によれば、回路規模及び消費電力の増大を抑えつつ、サンプリング容量をＮ個に等分割し、複数のサンプリング値の平均値を求めるための平均化スイッチを追加するといった簡単な構成にするだけで、イメージセンサ出力信号に重畳した高周波ノイズを１／Ｎに低減できる。
また、図６に示したように、複数のサンプリングポイントをサンプリングするサンプリング周波数１／Ｔｓを可変可能にするクロック回路を備えるようにすれば、相関二重サンプリング回路のフィルタ特性を可変にし、低減させたい周波数帯域を可変とすることができる。
なお、本実施形態２では、差動型の相関二重サンプリング回路について説明したが、この形態に限定するものではなく、シングルエンドの相関二重サンプリング回路においても適用できる。
以上説明したように、本発明の相関二重サンプリング回路は、サンプリング容量をＮ個（Ｎは２以上の整数）に等分割することで、入力信号に重畳した高周波ノイズレベルを低減できるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。特に、携帯電話カメラ、デジタルスチールカメラ、スキャナー等のアナログ画像信号処理回路に有用である。
１０１ サンプリング容量
１０２ サンプリング容量
１０３ サンプリングスイッチ
１０４ サンプリングスイッチ
１０５ 平均化スイッチ
１０６ 平均化スイッチ
１１９ フィードスルー部の信号入力端子
１２０ データ部の信号入力端子
１２２ 相関二重サンプリング回路の出力端子
１２３ 相関二重サンプリング回路の出力端子
３０１ フィードスルー部のサンプリングポイント
３０２ フィードスルー部のサンプリングポイント
３０３ データ部のサンプリングポイント
３０４ データ部のサンプリングポイント
４０１ サンプリングスイッチ
４０２ 平均化スイッチ
４０３ サンプリング容量
４０６ 電圧フォロア
４０７ サンプルホールド回路
６０１ 相関二重サンプリング回路
６０２ クロック回路
６０５ ノイズ検出回路
６０６ ノイズ比較回路
９０４ サンプルホールド回路
１０２ サンプリング容量
１０３ サンプリングスイッチ
１０４ サンプリングスイッチ
１０５ 平均化スイッチ
１０６ 平均化スイッチ
１１９ フィードスルー部の信号入力端子
１２０ データ部の信号入力端子
１２２ 相関二重サンプリング回路の出力端子
１２３ 相関二重サンプリング回路の出力端子
３０１ フィードスルー部のサンプリングポイント
３０２ フィードスルー部のサンプリングポイント
３０３ データ部のサンプリングポイント
３０４ データ部のサンプリングポイント
４０１ サンプリングスイッチ
４０２ 平均化スイッチ
４０３ サンプリング容量
４０６ 電圧フォロア
４０７ サンプルホールド回路
６０１ 相関二重サンプリング回路
６０２ クロック回路
６０５ ノイズ検出回路
６０６ ノイズ比較回路
９０４ サンプルホールド回路
Claims (6)
- 入力信号を複数のサンプリングポイントでサンプリングするために複数個に分割され、各々が並列に接続されて構成されたサンプリング容量と、
前記サンプリング容量における分割された各容量にそれぞれ直列に接続された複数個のサンプリングスイッチと、
前記サンプリング容量における分割された各容量でそれぞれサンプリングされた複数のサンプリング値を平均化して平均値を算出するための平均化スイッチとを備えたことを特徴とする相関二重サンプリング回路。 - 入力信号を複数のサンプリングポイントでサンプリングするためにＮ個（Ｎは２以上の整数）に等分割され、各々が並列に接続されて構成されたサンプリング容量と、
前記サンプリング容量における等分割された容量にそれぞれ直列に接続されたＮ個のサンプリングスイッチと、
前記サンプリング容量における等分割された容量でそれぞれサンプリングされた複数のサンプリング値を平均化して平均値を算出するための平均化スイッチとを備えたことを特徴とする相関二重サンプリング回路。 - 請求項１又は２に記載された相関二重サンプリング回路において、
前記複数のサンプリングポイントをサンプリングするサンプリング周波数を可変制御するクロック回路をさらに備えたことを特徴とする相関二重サンプリング回路。 - 請求項３において、
出力された信号のノイズレベルを検出するノイズ検出回路と、
前記ノイズ検出回路で検出したノイズレベルを保持し、予め設定されたクロックタイミングで検出されたノイズレベルと比較するノイズ比較回路とを備え、
前記クロック回路は、前記ノイズ比較回路で比較されたノイズレベルのうち最も低いクロックタイミングに調整する処理を、少なくとも１回行うように構成されていることを特徴とする相関二重サンプリング回路。 - 入力信号を複数のサンプリングポイントでサンプリングするためにＮ個（Ｎは２以上の整数）に等分割され、各々が並列に接続されて構成されたサンプリング容量と、
前記サンプリング容量における等分割された容量にそれぞれ直列に接続されたＮ個のサンプリングスイッチと、
前記サンプリング容量における等分割された容量でそれぞれサンプリングされた複数のサンプリング値を平均化して平均値を算出するための平均化スイッチと、
前記複数のサンプリングポイントをサンプリングするサンプリング周波数を可変制御するクロック回路と、
前記複数のサンプリングポイントでサンプリングした電圧の平均値をゲイン１倍で増幅する電圧フォロワとを備えたことを特徴とするサンプルホールド回路。 - 請求項１又は２において、
請求項５に記載のサンプルホールド回路を備えたことを特徴とする相関二重サンプリング回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323386 | 2005-11-08 | ||
| JP2005323386 | 2005-11-08 | ||
| PCT/JP2006/321548 WO2007055114A1 (ja) | 2005-11-08 | 2006-10-27 | 相関二重サンプリング回路及びサンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2007055114A1 true JPWO2007055114A1 (ja) | 2009-04-30 |
Family
ID=38023120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007544095A Pending JPWO2007055114A1 (ja) | 2005-11-08 | 2006-10-27 | 相関二重サンプリング回路及びサンプルホールド回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7932752B2 (ja) |
| JP (1) | JPWO2007055114A1 (ja) |
| CN (1) | CN101305602B (ja) |
| WO (1) | WO2007055114A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI379515B (en) * | 2008-11-06 | 2012-12-11 | Novatek Microelectronics Corp | Correlated double sampling circuit |
| GB2479594A (en) * | 2010-04-16 | 2011-10-19 | St Microelectronics | A sample and hold circuit with internal averaging of samples |
| TW201205440A (en) * | 2010-07-16 | 2012-02-01 | Nat Univ Tsing Hua | Virtual measuring system and method thereof for predicting the quality of thin film transistor liquid crystal display processes |
| DE102010035811B4 (de) | 2010-08-30 | 2024-01-25 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor und Verfahren zum Auslesen eines Bildsensors |
| US8294077B2 (en) * | 2010-12-17 | 2012-10-23 | Omnivision Technologies, Inc. | Image sensor having supplemental capacitive coupling node |
| CN102281033A (zh) * | 2011-03-30 | 2011-12-14 | 上海北京大学微电子研究院 | 减少开关电容采样噪声的技术 |
| EP2560374A1 (de) * | 2011-08-16 | 2013-02-20 | Baumer Optronic GmbH | Kamera-Vorrichtung mit Komponenten zur Optimierung des Signal-Rausch-Verhältnisses |
| JP5474020B2 (ja) * | 2011-09-29 | 2014-04-16 | 富士フイルム株式会社 | 撮影装置、撮影プログラム、及び撮影方法 |
| CN103138762B (zh) * | 2011-11-30 | 2016-04-27 | 禾瑞亚科技股份有限公司 | 多阶取样保持电路 |
| DE102011120099B4 (de) | 2011-12-02 | 2024-05-29 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor und Verfahren zum Auslesen eines Bildsensors |
| EP2660982A4 (en) * | 2012-03-07 | 2015-08-05 | Asahi Kasei Microdevices Corp | SAMPLING CIRCUIT, A / D CONVERTER, D / A CONVERTER AND CODEC |
| US8766669B1 (en) * | 2012-09-10 | 2014-07-01 | Google Inc. | Sampling network |
| US9558845B2 (en) * | 2015-03-25 | 2017-01-31 | Qualcomm Incorporated | Sampling network and clocking scheme for a switched-capacitor integrator |
| TWI559768B (zh) * | 2015-06-22 | 2016-11-21 | 友達光電股份有限公司 | 用於被動畫素之取樣控制電路與其方法 |
| TWI672954B (zh) | 2017-06-12 | 2019-09-21 | 晶相光電股份有限公司 | 讀出電路以及感測裝置 |
| WO2019075749A1 (zh) * | 2017-10-20 | 2019-04-25 | 深圳市汇顶科技股份有限公司 | 模拟读取电路及影像传感模块 |
| US20230421920A1 (en) * | 2022-06-28 | 2023-12-28 | Microsoft Technology Licensing, Llc | Repeated nondestructive photodetector readout assessments |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04126477A (ja) * | 1990-09-17 | 1992-04-27 | Sanyo Electric Co Ltd | デジタルｃｃｄカメラ |
| JPH10191169A (ja) * | 1996-12-24 | 1998-07-21 | Canon Inc | 電荷転送素子の出力信号処理装置及び画像処理装置 |
| JP2000165754A (ja) * | 1998-11-27 | 2000-06-16 | Canon Inc | 固体撮像装置および固体撮像装置の信号読出し方法 |
| JP2003037780A (ja) * | 2001-07-24 | 2003-02-07 | Fuji Photo Film Co Ltd | 画像データ取得方法および装置 |
| JP2003334794A (ja) * | 2002-03-14 | 2003-11-25 | Nippon Die Steel Kk | ストリッピング装置の雌型およびストリッピング装置 |
| JP2004357059A (ja) * | 2003-05-29 | 2004-12-16 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2005151081A (ja) * | 2003-11-14 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 画像処理システムにおける自動位相調整装置 |
| JP2005167790A (ja) * | 2003-12-04 | 2005-06-23 | Seiko Epson Corp | アナログフロントエンド回路、及び電子機器 |
| JP2005269215A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Photo Film Co Ltd | 信号検出方法および装置並びに放射線画像信号検出方法およびシステム |
| JP2005277709A (ja) * | 2004-03-24 | 2005-10-06 | Renesas Technology Corp | 固体撮像装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0568210A (ja) | 1991-09-06 | 1993-03-19 | Canon Inc | 固体撮像装置 |
| JP3162206B2 (ja) | 1992-09-11 | 2001-04-25 | 京セラ株式会社 | システムクロック可変形ディジタル電子スチルカメラ |
| KR100220863B1 (ko) * | 1995-11-30 | 1999-09-15 | 무네유키 가코우 | 고체촬상소자의 신호독출장치 |
| US6009129A (en) * | 1997-02-28 | 1999-12-28 | Nokia Mobile Phones | Device and method for detection and reduction of intermodulation distortion |
| US6529237B1 (en) * | 1997-12-02 | 2003-03-04 | Texas Instruments Incorporated | Complete CDS/PGA sample and hold amplifier |
| US6850278B1 (en) * | 1998-11-27 | 2005-02-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| WO2001026382A1 (en) | 1999-10-05 | 2001-04-12 | California Institute Of Technology | Time-delayed-integration imaging with active pixel sensors |
| JP4126477B2 (ja) | 2000-01-31 | 2008-07-30 | 株式会社島津製作所 | 分光光度計 |
| KR100994993B1 (ko) * | 2004-03-16 | 2010-11-18 | 삼성전자주식회사 | 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 |
| TWI256840B (en) | 2004-03-16 | 2006-06-11 | Samsung Electronics Co Ltd | Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array |
| US7075471B1 (en) * | 2005-02-11 | 2006-07-11 | Teranetics, Inc. | Double-sampled, time-interleaved analog to digital converter |
| CN100433197C (zh) * | 2005-03-17 | 2008-11-12 | 北京思比科微电子技术有限公司 | 低噪声相关双取样电路 |
| US7649559B2 (en) * | 2006-08-30 | 2010-01-19 | Aptina Imaging Corporation | Amplifier offset cancellation devices, systems, and methods |
| TWI354446B (en) * | 2008-07-10 | 2011-12-11 | Leadtrend Tech Corp | Clock generating circuit, power converting system, |
-
2006
- 2006-10-27 US US12/090,310 patent/US7932752B2/en active Active
- 2006-10-27 WO PCT/JP2006/321548 patent/WO2007055114A1/ja active Application Filing
- 2006-10-27 CN CN2006800417831A patent/CN101305602B/zh not_active Expired - Fee Related
- 2006-10-27 JP JP2007544095A patent/JPWO2007055114A1/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04126477A (ja) * | 1990-09-17 | 1992-04-27 | Sanyo Electric Co Ltd | デジタルｃｃｄカメラ |
| JPH10191169A (ja) * | 1996-12-24 | 1998-07-21 | Canon Inc | 電荷転送素子の出力信号処理装置及び画像処理装置 |
| JP2000165754A (ja) * | 1998-11-27 | 2000-06-16 | Canon Inc | 固体撮像装置および固体撮像装置の信号読出し方法 |
| JP2003037780A (ja) * | 2001-07-24 | 2003-02-07 | Fuji Photo Film Co Ltd | 画像データ取得方法および装置 |
| JP2003334794A (ja) * | 2002-03-14 | 2003-11-25 | Nippon Die Steel Kk | ストリッピング装置の雌型およびストリッピング装置 |
| JP2004357059A (ja) * | 2003-05-29 | 2004-12-16 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2005151081A (ja) * | 2003-11-14 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 画像処理システムにおける自動位相調整装置 |
| JP2005167790A (ja) * | 2003-12-04 | 2005-06-23 | Seiko Epson Corp | アナログフロントエンド回路、及び電子機器 |
| JP2005269215A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Photo Film Co Ltd | 信号検出方法および装置並びに放射線画像信号検出方法およびシステム |
| JP2005277709A (ja) * | 2004-03-24 | 2005-10-06 | Renesas Technology Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101305602A (zh) | 2008-11-12 |
| WO2007055114A1 (ja) | 2007-05-18 |
| US7932752B2 (en) | 2011-04-26 |
| CN101305602B (zh) | 2011-11-09 |
| US20090219058A1 (en) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2007055114A1 (ja) | 相関二重サンプリング回路及びサンプルホールド回路 | |
| US7916064B2 (en) | Voltage-to-time converter, and voltage-to-digital converting device having the same | |
| US10523219B2 (en) | Phase locked loop and control method therefor | |
| US7443252B2 (en) | Calibration circuit and operation method for voltage-controlled oscillator | |
| US20110148490A1 (en) | Time-to-digital converter and all digital phase-locked loop including the same | |
| US20100260242A1 (en) | Time digital converter, digital pll frequency synthesizer, transceiver, and receiver | |
| US20060202774A1 (en) | Transmission modulation apparatus, communication apparatus and mobile wireless apparatus | |
| US7940104B2 (en) | Signal generating apparatus, filter apparatus, signal generating method and filtering method | |
| JP4356659B2 (ja) | 電圧制御型発振回路およびｐｌｌ回路 | |
| US20180102768A1 (en) | Semiconductor device | |
| US7750830B2 (en) | Calibration device and method thereof for pipelined analog-to-digital converter | |
| US7492216B2 (en) | Filtering apparatus for correcting variation of CR-product | |
| US8618972B1 (en) | Analog-to-digital signal conversion method and apparatus therefor | |
| EP0910172A1 (en) | Analog/digital conversion device | |
| KR100738236B1 (ko) | 위상 보간 회로. | |
| JP2008306331A (ja) | 半導体集積回路装置 | |
| JP2008109266A (ja) | 映像信号処理装置およびその電力制御方法 | |
| JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
| WO2013115016A1 (ja) | 同期処理装置、同期処理方法、およびプログラム | |
| US20080136699A1 (en) | Algorithm analog-to-digital converter | |
| JP2006074084A (ja) | 増幅回路 | |
| JP2005514811A (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
| WO2021176629A1 (ja) | 位相調整回路および内視鏡システム | |
| Zhou et al. | High-accuracy and low signal distortion on-chip auto-calibrating architecture for continuous-time filters | |
| CN111385499B (zh) | 双转换增益图像传感器的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |