JPWO2006088261A1 - ＩｎＧａＮ層生成方法及び半導体素子 - Google Patents
ＩｎＧａＮ層生成方法及び半導体素子 Download PDFInfo
- Publication number
- JPWO2006088261A1 JPWO2006088261A1 JP2007503809A JP2007503809A JPWO2006088261A1 JP WO2006088261 A1 JPWO2006088261 A1 JP WO2006088261A1 JP 2007503809 A JP2007503809 A JP 2007503809A JP 2007503809 A JP2007503809 A JP 2007503809A JP WO2006088261 A1 JPWO2006088261 A1 JP WO2006088261A1
- Authority
- JP
- Japan
- Prior art keywords
- ingan
- substrate
- ingan layer
- zno
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/024—Group 12/16 materials
- H01L21/02403—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
窒化物半導体素子（１０）は、表面が平坦化されたＺｎＯ基板（１１）の表面上に、ＩｎＧａＮ層（１２）が形成されている。ＩｎＧａＮ層１２は、ＰＬＤ装置により成膜する。すなわち、窒素雰囲気中でＩｎＧａ金属に対してエキシマレーザを照射することにより、ＺｎＯ基板（１１）上にＩｎＧａＮを成膜する。ここで、ＩｎＧａＮの成膜時の温度は、４２０℃以下とする。４２０℃以下とすることによりＩｎＮとＧａＮとに相分離せず、結晶性のよいＩｎＧａＮを製造することができる。
Description
本発明は、ＩｎＧａＮを生成するＩｎＧａＮ層生成方法及びＩｎＧａＮ層を有する半導体素子に関するものである。
本出願は、日本国において２００５年２月２１日に出願された日本特許出願番号２００５−４４３９１を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
本出願は、日本国において２００５年２月２１日に出願された日本特許出願番号２００５−４４３９１を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
ＩｎＮのバンドギャップ０．６ｅＶ（赤外域）であり、ＧａＮのバンドギャップは３．４ｅＶ（紫外域）であることから、窒化物半導体を発光素子として利用した場合、紫外域から赤外域までにわたる非常に広い帯域の波長の光を発光できると考えられる。
このような窒化物半導体を利用した受発光素子を実現するために、Ｉｎが高濃度で含まれている高品質なＩｎＧａＮ単結晶の作製に関する研究を進めている。
しかしながら、ＩｎＧａＮは、ＩｎＮとＧａＮとの格子不整合が大きいため、高温で容易にＩｎＮとＧａＮとに相分離してしまう。そのため、ＭＯＣＶＤやＭＢＥ等の高温環境化でエピタキシャル成長を行う従来の成膜方法では、高品質なＩｎＧａＮ単結晶を作成することはできなかった。
Ｄａｖｙｄｏｖ Ｖ．Ｙｕ ｅｔ ａｌ．，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌｉｄｉ．（ｂ），２２９（２００２） Ｅ．Ｓ．Ｈｅｌｌｍａｎ ｅｔ ａｌ．，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．１，１６（１９９６）
このような窒化物半導体を利用した受発光素子を実現するために、Ｉｎが高濃度で含まれている高品質なＩｎＧａＮ単結晶の作製に関する研究を進めている。
しかしながら、ＩｎＧａＮは、ＩｎＮとＧａＮとの格子不整合が大きいため、高温で容易にＩｎＮとＧａＮとに相分離してしまう。そのため、ＭＯＣＶＤやＭＢＥ等の高温環境化でエピタキシャル成長を行う従来の成膜方法では、高品質なＩｎＧａＮ単結晶を作成することはできなかった。
Ｄａｖｙｄｏｖ Ｖ．Ｙｕ ｅｔ ａｌ．，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌｉｄｉ．（ｂ），２２９（２００２） Ｅ．Ｓ．Ｈｅｌｌｍａｎ ｅｔ ａｌ．，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．１，１６（１９９６）
本発明は、以上のような課題を解決し、結晶性のよいＩｎＧａＮをエピタキシャル成長させることができるＩｎＧａＮ層生成方法、並びに、結晶性の良いＩｎＧａＮ層が基板上に形成された半導体素子を提供することを目的とする。
本発明に係るＩｎＧａＮ層生成方法は、ＩｎＧａＮを２７０℃以下の温度で基板上にエピタキシャル成長させることを特徴とする。
また、本発明に係る半導体素子は、基板と、２７０℃以下の温度でＩｎＧａＮを上記基板上にエピタキシャル成長させて成膜されたＩｎＧａＮ層とを有することを特徴とする。
本発明に係るＩｎＧａＮ結晶は、２７０℃以下の温度でＩｎＧａＮをエピタキシャル成長させて成膜された低温成膜層を有することを特徴とする。
本発明に係るＩｎＧａＮ層生成方法では、Ｉｎが高濃度に含まれているＩｎＧａＮ層を形成することができるとともに、そのＩｎＧａＮの品質を高くすることができる。
また、本発明に係る半導体素子及びＩｎＧａＮ結晶は、Ｉｎが高濃度に含まれているＩｎＧａＮ層を有するとともに、そのＩｎＧａＮ層の品質が良い。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
本発明に係るＩｎＧａＮ層生成方法は、ＩｎＧａＮを２７０℃以下の温度で基板上にエピタキシャル成長させることを特徴とする。
また、本発明に係る半導体素子は、基板と、２７０℃以下の温度でＩｎＧａＮを上記基板上にエピタキシャル成長させて成膜されたＩｎＧａＮ層とを有することを特徴とする。
本発明に係るＩｎＧａＮ結晶は、２７０℃以下の温度でＩｎＧａＮをエピタキシャル成長させて成膜された低温成膜層を有することを特徴とする。
本発明に係るＩｎＧａＮ層生成方法では、Ｉｎが高濃度に含まれているＩｎＧａＮ層を形成することができるとともに、そのＩｎＧａＮの品質を高くすることができる。
また、本発明に係る半導体素子及びＩｎＧａＮ結晶は、Ｉｎが高濃度に含まれているＩｎＧａＮ層を有するとともに、そのＩｎＧａＮ層の品質が良い。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
図１は、窒化物半導体素子の模式的な断面図である。
図２は、窒化物半導体素子の製造手順を示すフローチャートである。
図３は、ＺｎＯの焼結体でＺｎＯ基板を囲んだ状態を示す図である。
図４は、ＺｎＯ基板の０００１面を原子間力顕微鏡で観察した図である。
図５は、ＰＬＤ装置の構成を示す模式的な図である。
図６は、ＰＬＤ法によりＺｎＯ基板の平坦化した面上にＩｎＧａＮを成膜させた後の当該ＩｎＧａＮの表面を、ＲＨＥＥＤ法により観察した結果を示した図である。
図７は、ＰＬＤ法によりＺｎＯ基板の平坦化した面上にＩｎＧａＮを成膜させた後の当該ＩｎＧａＮの表面を、原子間力顕微鏡により観察した結果を示した図である。
図８は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。
図９は、フォトルミネッセンスの発光波長（フォトンエネルギ）に対するフォトルミネッセンスの検出強度を示す図である。
図１０は、Ｉｎの組成割合を変えた場合のＸ線の０００２回折の測定の結果を示すグラフを示す図である。
図１１は、成長速度を変えてＩｎＧａＮを蒸着する過程中に、ＲＨＥＥＤ法でリアルタイムにＩｎＧａＮの状態変化を測定した結果を示す図である。
図１２は、成長速度を変えて成膜したＩｎＧａＮの表面を、原子間力顕微鏡により観察した結果を示した図である。
図２は、窒化物半導体素子の製造手順を示すフローチャートである。
図３は、ＺｎＯの焼結体でＺｎＯ基板を囲んだ状態を示す図である。
図４は、ＺｎＯ基板の０００１面を原子間力顕微鏡で観察した図である。
図５は、ＰＬＤ装置の構成を示す模式的な図である。
図６は、ＰＬＤ法によりＺｎＯ基板の平坦化した面上にＩｎＧａＮを成膜させた後の当該ＩｎＧａＮの表面を、ＲＨＥＥＤ法により観察した結果を示した図である。
図７は、ＰＬＤ法によりＺｎＯ基板の平坦化した面上にＩｎＧａＮを成膜させた後の当該ＩｎＧａＮの表面を、原子間力顕微鏡により観察した結果を示した図である。
図８は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。
図９は、フォトルミネッセンスの発光波長（フォトンエネルギ）に対するフォトルミネッセンスの検出強度を示す図である。
図１０は、Ｉｎの組成割合を変えた場合のＸ線の０００２回折の測定の結果を示すグラフを示す図である。
図１１は、成長速度を変えてＩｎＧａＮを蒸着する過程中に、ＲＨＥＥＤ法でリアルタイムにＩｎＧａＮの状態変化を測定した結果を示す図である。
図１２は、成長速度を変えて成膜したＩｎＧａＮの表面を、原子間力顕微鏡により観察した結果を示した図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。本発明は、ＩｎＧａＮ層を有する半導体素子及びその製造プロセスに適用される。
（半導体の構成）
本発明が適用された半導体素子製造プロセスでは、図１に示すような、ＺｎＯ基板１１上にＩｎＧａＮ層１２が形成された窒化物半導体素子１０を製造する。
窒化物半導体素子１０は、図１に示すように、ＺｎＯからなるＺｎＯ基板１１の（０００１）面又は（０００−１）面に対して、ＩｎＧａＮのｃ軸が垂直となるように配向されたＩｎＧａＮ層１２を有する。このＩｎＧａＮ層１２は、ＺｎＯ基板１１上に２７０℃以下の低温でエピタキシャル成長して成膜されている。
このような構成の窒化物半導体素子１０では、ＺｎＯとＩｎＧａＮとの格子定数が非常に近いため、ＩｎＧａＮ層１２の格子不整を非常に少なくさせることが可能となる。
（全体フロー）
つぎに、窒化物半導体素子１０の製造プロセスについて説明をする。
窒化物半導体素子１０は、図２に示すように、ＺｎＯ基板の平坦化する平坦化工程（Ｓ１１）を行い、次に、ＩｎＧａＮ層の低温成膜工程（Ｓ１２）を行うことにより製造される。
（平坦化工程Ｓ１１）
平坦化工程Ｓ１１では、先ず、基板表面が（０００１）面又は（０００−１）面となるようにＺｎＯ基板１１を切り出す。
続いて、平坦化工程Ｓ１１では、切り出したＺｎＯ基板１１の（０００１）面又は（０００−１）面を例えばダイヤモンドスラリーを使用して機械研磨する。この機械研磨では、使用するダイヤモンドスラリーの粒径を徐々に微細化してゆき、最後に粒径約０．５μｍのダイヤモンドスラリーで鏡面研磨する。このとき、更にコロイダルシリカを用いて研磨することにより、表面粗さのｒｍｓが１０Å以下となるまで平坦化させてもよい。
続いて、平坦化工程Ｓ１１では、この機械研磨されたＺｎＯ基板１１を、８００℃以上の温度に制御された高温オーブン内において、図３に示すようにＺｎＯの焼結体で周囲を箱状に囲んで加熱処理する。かかる場合において、ＺｎＯ基板１１をＺｎＯ焼結体により包囲していればよく、また包囲する焼結体によりＺｎＯ基板１１全てを包み込むことは必須とはならない。また、例えばＺｎＯ焼結体からなる坩堝を作製してその中にＺｎＯ基板１１を載置するようにしてもよい。また、ＺｎＯ焼結体からなる箱を作製してその中にＺｎＯ基板１１を載置するようにしてもよい。
Ｚｎの蒸気圧は比較的高いため、基板材料として用いるＺｎＯ基板１１を加熱処理するとこれが分解してしまうという問題点があったが、図３の如くＺｎＯ焼結体により包囲したＺｎＯ基板１１を加熱することにより、いわばＺｎＯの蒸気圧をかけた状態で加熱処理することができるため、ＺｎＯ基板１１自体の分解を抑制することが可能となる。
これは、以下に説明する理由から導くことができる。即ち、Ｚｎの蒸気圧は比較的に高いため、周囲をＺｎＯ焼結体で包囲しない場合には、次の反応２ＺｎＯ＝２Ｚｎ＋Ｏ２に基づいてＺｎが効率よくＺｎＯ基板１１から除去されることになる。これに対して、ＺｎＯ基板１１の周囲をＺｎＯ焼結体で包囲することにより、かかるＺｎＯ焼結体からＺｎＯ基板周囲の気相中へＺｎが逃散する結果、かかる気相中におけるＺｎ濃度が高くなる。このため、ＺｎＯ基板１１中のＺｎが気相中へ逃散するいわゆる逃散能を低くすることができる結果、ＺｎＯ基板１１自体の分解を抑制することできるためである。
ちなみに、ＺｎＯ基板１１中のＺｎの気相中への逃散を抑えるためには、その周囲をＺｎＯ焼結体で包囲する以外に、Ｚｎを含む材料で包囲するようにしてもよい。Ｚｎを含む材料の例として、例えばＺｎＯ単結晶を用いてもよいし、Ｚｎの板を用いてもよい。かかる場合においても同様に、ＺｎＯ基板１１自体の分解を抑制することできる。
図４（Ａ）は、この１１５０℃で６．５時間加熱処理したＺｎＯ基板１１の（０００１）面を原子間力顕微鏡で観察した結果を示している。この図４（Ａ）より、曲線状の原子ステップがＺｎＯ基板１１の（０００１）面上において形成されているのが分かる。図４（Ｂ）は、１１５０℃で３．５時間加熱処理したＺｎＯ基板１１の（０００−１）面を原子間力顕微鏡で観察した結果を示している。この図４（Ｂ）より、滑らかな直線状の原子ステップがＺｎＯ基板１１の（０００−１）面上において規則的に形成されているのが分かる。なお、各原子ステップの高さをこの原子間力顕微鏡を用いて測定した結果、約０．５ｎｍであった。
即ち、上述の条件に基づいてＺｎＯ基板１１を加熱処理することにより、原子ステップが形成されたＺｎＯ基板１１を結晶成長用基板として適用することが可能となる。この原子ステップが観察されることは、基板表面を最も平坦な状態に仕上げることができ、良好なＩｎＧａＮ薄膜を形成させることが可能となる。またこの原子ステップは、ＩｎＧａＮのエピタキシャル成長における核となりうることから、更に良好な成膜環境を作り上げることも可能となる。
また、ＺｎＯ基板１１は、導体であるため、当該ＺｎＯ自体を電極とすることができる。従って、サファイア基板等の絶縁基板とは異なり、ＩｎＧａＮの下部を電極とした半導体を製造することができ、製造時の工程を簡略化することができる。
（低温成膜工程Ｓ１２）
つぎに、低温成膜工程Ｓ１２では、平坦化工程Ｓ１１によりＺｎＯ基板１１の平坦化した面上に、パルスレーザ堆積法（以下、ＰＬＤ法）により、ＩｎＧａＮ層１２をエピタキシャル成長させる。
このとき、ＩｎＧａＮの成長時の基板の温度を、２７０℃以下とする。
２７０℃以下の温度で成膜をすると、ＩｎＮとＧａＮとに相分離する現象が発生せず、高品質なＩｎＧａＮが成膜される。すなわち、２７０℃以下の温度で成膜をすることにより、ＩｎＧａＮが熱力学的に非平衡な温度で成膜される。ＩｎＧａＮが熱力学的に非平衡な温度で成膜できると、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
つぎに、ＰＬＤ法について説明をする。
ＰＬＤ法は、図５に示すようなＰＬＤ装置３０を用いてＩｎＧａＮ層１２をＺｎＯ基板１１上に堆積させる方法である。
ＰＬＤ装置３０は、内部に充填されたガスの圧力及び温度を一定に保つために密閉空間を形成するチャンバ３１を備えている。チャンバ３１内には、ＺｎＯ基板１１とターゲット３２とが対向して配置されている。ここで、ターゲット３２となるのは、インジウム−ガリウム金属である。
また、ＰＬＤ装置３０は、波長が２４８ｎｍの高出力のパルスレーザを出射するＫｒＦエキシマレーザ３３を備えている。ＫｒＦエキシマレーザ３３から出射されたパルスレーザ光は、レンズ３４により焦点位置がターゲット３２の近傍となるようにスポット調整され、チャンバ３１の側面に設けられた窓３１ａを介してチャンバ３１内に配設されたターゲット３２表面に対して約３０°の角度で入射する。
また、ＰＬＤ装置３０は、チャンバ３１内へ窒素ガスを注入するためのガス供給部３５と、その窒素ガスをラジカル化するラジカル源３６とを備えている。窒素ラジカル源３５は、ガス供給部３５から排出された窒素ガスを、高周波を用いて一旦励起することにより窒素ラジカルとし、その窒素ラジカルをチャンバ３１内に供給する。なお、チャンバ３１とガス供給部３５との間には、窒素ラジカルガス分子とパルスレーザ光の波長との関係においてＺｎＯ基板１１への吸着状態を制御すべく、ガスの濃度を制御するための調整弁３６ａが設けられている。
また、ＰＬＤ装置３０は、チャンバ３１内の圧力を制御するための圧力弁３７とロータリーポンプ３８とを備えている。チャンバ３１内の圧力は、減圧下で成膜するＰＬＤ法のプロセスを考慮しつつ、ロータリーポンプ３８により例えば窒素雰囲気中において所定の圧力となるように制御される。
また、ＰＬＤ装置３０は、パルスレーザ光が照射されている点を移動するために、ターゲット３２を回転させる回転軸３９を備えている。
以上のＰＬＤ装置３０では、チャンバ３１内に窒素ガスを充満させた状態で、ターゲット３２を回転軸３９を介して回転駆動させつつ、パルスレーザ光を断続的に照射する。このことにより、ターゲット３２表面の温度を急激に上昇させ、Ｇａ原子が含まれたアブレーションプラズマを発生させることができる。このアブレーションプラズマ中に含まれるＧａ原子は、窒素ガスとの衝突反応等を繰り返しながら状態を徐々に変化させてＺｎＯ基板１１へ移動する。そして、ＺｎＯ基板１１へ到達したＧａ原子を含む粒子は、そのままＺｎＯ基板１１上の（０００１）面又は（０００−１）面に拡散し、格子整合性の最も安定な状態で薄膜化されることになる。
このとき、ＺｎＯ基板１１の温度は、２７０℃以下にする。
その結果、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
なお、ＩｎＧａＮ層の低温成膜工程Ｓ１２でのＩｎＧａＮのエピタキシャル成長の手法は、ＰＬＤ法に限定されるものではなく、２７０℃以下で成膜できれば、例えば分子線エピタキシャル（ＭＢＥ）法やスパッタリング法等、他の物理気相蒸着（ＰＶＤ）法に基づいて作製してもよい。また、物理気相蒸着（ＰＶＤ）法ではなく、例えばＭＯＣＶＤ法を利用した化学気相蒸着（ＣＶＤ）法に基づいて作製してもよい。
また、ターゲット３２となるのは、インジウム−ガリウム金属としているが、インジウム金属と、ガリウム金属をそれぞれターゲットとし、それぞれに同時にエキシマレーザビームを照射するようにしてもよい。
さらに、以上の実施の形態では、Ｇａ原子を含む粒子をＺｎＯ基板１１上の（０００１）面又は（０００−１）面に拡散させるようにしたが、ＩｎＧａＮに対する格子整合性基板であればＺｎＯ基板でなくてもよく、また、（０００１）面又は（０００−１）面以外の面に拡散させることもできる。
（具体的な製造条件、及び、評価結果）
低温成膜工程Ｓ１２において、具体的には次のような条件でＩｎＧａＮ層１２のエピタキシャル成長を行った。
低温成膜工程Ｓ１２では、ターゲット３２は、ＩｎＧａ金属（Ｉｎ：５０％、Ｇａ：５０％）で構成した。ターゲット３２は、ＺｎＯ基板１１における（０００１）面又は（０００−１）面に対して平行となるように配置した。窒素源としてＲＦプラズマ・ラジカル窒素源を３５０Ｗで用い、成長圧力は２．０×１０−５Ｔｏｒｒとした。ＫｒＦエキシマレーザ３３から出射するパルスレーザ光を、パルス周波数が５−２０Ｈｚとし、エネルギ密度を１〜３Ｊ／ｃｍ２とした。
以上の条件により生成した窒化物半導体素子１０のＩｎＧａＮ層１２に対して、反射光速電子線回折（ＲＨＥＥＤ）による観察、原子間力顕微鏡による観察、Ｘ線回折測定を行った。なお、これらの観察及び測定は、ＰＬＤ法によるエピタキシャル成長時のＺｎＯ基板１１の温度を２７０℃、４２０℃、６５０℃に設定して製造したＩｎＧａＮ層１２に対して行った。
図６（Ａ）は基板温度を２７０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像であり、図６（Ｂ）は基板温度を４２０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像であり、図６（Ｃ）は基板温度を６５０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像である。なお、図６において、左側の図は、ＲＨＥＥＤ像の写真に基づく図面であり、右側の図はその模式図である。
図６（Ａ），（Ｂ）のＲＨＥＥＤ像に示すように、基板温度が２７０℃及び４２０℃の場合には、シャープな縞の形状（ストリーキーパターン）が観察され、ＩｎＧａＮ層１２が良質な結晶となっていることがわかる。これに対して、図６（Ｃ）のＲＨＥＥＤ像に示すように、基板温度が６５０℃の場合には、シャープな縞の形状が得られず、ＩｎＧａＮ層１２が良質な結晶となっていないことがわかる。
図７（Ａ）は基板温度を２７０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図７（Ｂ）は基板温度を４２０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図７（Ｃ）は基板温度を６５０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像である。なお、図７において、左側の図は、原子間力顕微鏡の走査画像の写真に基づく図面であり、右側の図はその模式図である。
図７（Ａ），（Ｂ）に示すように、基板温度が２７０℃及び４２０℃の場合には、帯状の原子ステップが形成されるステップアンドテラス構造が観察されている。ステップアンドテラス構造が観察されているということは、ＩｎＧａＮの原子層が一層一層に整然と積層されていることを意味する。また、基板温度が２７０℃の場合の表面粗さＲＭＳは０．１７ｎｍであり、基板温度が４２０℃の場合の表面粗さＲＭＳは０．２８ｎｍであり、いずれも非常に小さい。このように、原子間力顕微鏡の観察から、基板温度が４２０℃以下の場合には、ＩｎＧａＮ層１２が表面が滑らかで良質な結晶となっていることがわかる。
これに対して、図７（Ｃ）に示すように、基板温度が６５０℃の場合には、ステップアンドテラス構造が観察できず、４２０℃以下の場合と比べて表面も非常に荒れている。また、基板温度が６５０℃の場合の表面粗さＲＭＳは８．２２ｎｍであり大きい。
図８は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。図８のグラフは、横軸が回転角度（２θ／ω）で、縦軸が検出値である。Ｘ線回折測定では、結晶の構造評価が可能である。測定対象物を回転させ、その回転角に対する回折したＸ線量を測定するとピーク波形が得られる。そのピーク波形が鋭ければ、より結晶性がよいと判断できる。
図８のＡは基板温度を２７０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、Ｂは基板温度を４２０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、Ａは基板温度を６５０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果である。
図８のＡに示すように、基板温度が２７０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）でピークを観察することができる。このように、Ｘ線の０００２回折の測定の結果から、基板温度が２７０℃以下の場合には、ＩｎＧａＮ層１２が良質な結晶となっていることがわかる。
これに対して、図８に示すように、基板温度が４２０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）では、２つのピークを観察することができる。このため、Ｘ線の０００２回折の測定の結果から、基板温度が４２０℃の場合には、ＩｎＧａＮ層１２があまり良質な結晶とはいえないことがわかる。
また、図８のＣに示すように、基板温度が６５０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）でピークを全く観察することができない。このように、Ｘ線の０００２回折の測定の結果から、基板温度が６５０℃の場合には、ＩｎＧａＮ層１２が全く良質な結晶となっていないことがわかる。
以上の図６、図７及び図８に示すように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、品質の高いＩｎＧａＮを成膜することができることがわかる。
（フォトルミネッセンスの結果）
さらに、以上のように製造した窒化物半導体素子１０のＩｎＧａＮ層１２に対して、フォトルミネッセンスの測定を行った。フォトルミネッセンスとは、光で励起された半導体中の電子がエネルギーを放ちながら元のエネルギー状態に戻るときに発する光である。なお、当該測定において、励起光にはＨｅ−Ｃｄレーザ（波長３２５ｎｍ）を用い、温度は３００Ｋとした。また、ＩｎＧａＮ層１２の成膜時の温度は２７０℃とした。
図９は、フォトルミネッセンスの発光波長（フォトンエネルギ）に対するフォトルミネッセンスの検出強度を示すグラフである。
図９に示すように、Ｉｎ組成４４％（Ｘ＝０．４４）及びＩｎ組成５１％（Ｘ＝０．５１）の場合で、明瞭なフォトルミネッセンスを検出することができた。なお、Ｉｎ組成４４％（Ｘ＝０．４４）ではバンドギャップピークが２．０１ｅＶとなり、Ｉｎ組成５１％（Ｘ＝０．５１）ではバンドギャップピークが１．７２ｅＶとなることがわかった。
以上のように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、フォトルミネッセンス特性を有するＩｎＧａＮ層１２を形成できるので、発光デバイスとして用いても充分な結晶性を有する半導体を製造できることがわかる。
（ＩｎとＧａとの組成割合）
さらに、ＩｎとＧａとの組成割合を変化させてＩｎＧａＮ層１２を成膜した。ＩｎとＧａとの組成割合は、例えば、ＰＬＤ装置３０内のターゲット１２のＩｎ金属とＧａ金属の割合を変化させればよい。
図１０は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。図１０のグラフは、横軸が回転角度（２θ／ω）で、縦軸が検出値である。なお、このときの基板温度は、２７０℃である。
図１０のＡはＩｎ組成が３２％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＢはＩｎ組成が５１％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＣはＩｎ組成が５９％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＤはＩｎ組成が６７％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＥはＩｎ組成が１００％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果を示している。
図１０のＡ〜Ｅに示すように、ＩｎとＧａの組成割合に関わらず、全ての組成で良質な結晶のＩｎＧａＮ層１２が形成できることがわかる。
以上のように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
（成長レート）
また、ＩｎＧａＮ層１２の成長速度を変えた２種類の窒化物半導体素子１０を製造するとともに、反射光速電子線回折（ＲＨＥＥＤ）法を用いてリアルタイムにＩｎＧａＮ層１２の状態変化を測定した。なお、このときの基板温度は、２７０℃である。また、ＩｎＧａＮ層１２の成長速度は、ＫｒＦエキシマレーザ３３の繰り返し周波数を変化させることにより制御することができる。
この結果を、図１１及び図１２に示す。
図１１（Ａ）は、１時間あたりの膜の成長速度を３５ｎｍで成膜した場合のＲＨＥＥＤの検出量を示している。図１１（Ａ）は、初期段階の１時間あたりの膜の成長速度を１０ｎｍとし、その後に１時間あたりの成長速度を３５ｎｍとした場合のＲＨＥＥＤの検出量を示している。
また、図１２（Ａ）は、１時間あたりの膜の成長速度を３５ｎｍで成膜した場合の最終的に生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図１２（Ｂ）は、初期段階の１時間あたりの膜の成長速度を１０ｎｍとし、その後に１時間あたりの成長速度を３５ｎｍとした場合の原子間力顕微鏡の走査画像である。
図１１（Ａ）に示すように、初期段階から３５ｎｍ／時間の速度で成膜させた場合には、最初わずかに検出値に振動が見られるが、数十秒後にはその振動は消滅している。
一方、図１１（Ｂ）に示すように、初期段階で１０ｎｍ／時間の速度で成膜させた場合には、ＲＨＥＥＤの検出量の振動している。また、初期段階で１０ｎｍ／時間の速度で成膜させた場合、以後、３５ｎｍ／時間の速度に成膜速度を早くしても、振動は継続している。
ここで、ＲＨＥＥＤの検出量の振動の周期は、原子１つの層を示している。すなわち、ＲＨＥＥＤの検出量が膜の成長に応じて振動するということは、良質な結晶ができていることを意味する。
すなわち、ＺｎＯ基板１１上にＩｎＧａＮ層１２を成膜する場合、初期段階では１０ｎｍ／時間程度あるいはそれ以下の速度で成膜を行うことにより、良質な結晶を得ることができる。ただし、初期段階を超えた後（例えば、図１１（Ｂ）に示すように５原子層を超えた後）には、３５ｎｍ／時間程度に成膜の速度を上げても、良質な結晶を得ることができる。
また、ＰＬＤ装置３０に、ＩｎＧａ金属に対して分子線を出射するクヌーセンセル（Ｋ−セル、エフューションセル等とも呼ばれる。）を設けて、一台の装置でＭＢＥ（分子線エピタキシャル）及びＰＬＤを行うことができる複合装置を用いても良い。当該複合装置であれば、初期段階においてＰＬＤにより低速（１０ｎｍ／時間）でＩｎＧａＮの成膜を行い、その後ＭＢＥにより高速（３５ｎｍ／時間 以上）でＩｎＧａＮの成膜を行うことができ、量産に適している。
（半導体の構成）
本発明が適用された半導体素子製造プロセスでは、図１に示すような、ＺｎＯ基板１１上にＩｎＧａＮ層１２が形成された窒化物半導体素子１０を製造する。
窒化物半導体素子１０は、図１に示すように、ＺｎＯからなるＺｎＯ基板１１の（０００１）面又は（０００−１）面に対して、ＩｎＧａＮのｃ軸が垂直となるように配向されたＩｎＧａＮ層１２を有する。このＩｎＧａＮ層１２は、ＺｎＯ基板１１上に２７０℃以下の低温でエピタキシャル成長して成膜されている。
このような構成の窒化物半導体素子１０では、ＺｎＯとＩｎＧａＮとの格子定数が非常に近いため、ＩｎＧａＮ層１２の格子不整を非常に少なくさせることが可能となる。
（全体フロー）
つぎに、窒化物半導体素子１０の製造プロセスについて説明をする。
窒化物半導体素子１０は、図２に示すように、ＺｎＯ基板の平坦化する平坦化工程（Ｓ１１）を行い、次に、ＩｎＧａＮ層の低温成膜工程（Ｓ１２）を行うことにより製造される。
（平坦化工程Ｓ１１）
平坦化工程Ｓ１１では、先ず、基板表面が（０００１）面又は（０００−１）面となるようにＺｎＯ基板１１を切り出す。
続いて、平坦化工程Ｓ１１では、切り出したＺｎＯ基板１１の（０００１）面又は（０００−１）面を例えばダイヤモンドスラリーを使用して機械研磨する。この機械研磨では、使用するダイヤモンドスラリーの粒径を徐々に微細化してゆき、最後に粒径約０．５μｍのダイヤモンドスラリーで鏡面研磨する。このとき、更にコロイダルシリカを用いて研磨することにより、表面粗さのｒｍｓが１０Å以下となるまで平坦化させてもよい。
続いて、平坦化工程Ｓ１１では、この機械研磨されたＺｎＯ基板１１を、８００℃以上の温度に制御された高温オーブン内において、図３に示すようにＺｎＯの焼結体で周囲を箱状に囲んで加熱処理する。かかる場合において、ＺｎＯ基板１１をＺｎＯ焼結体により包囲していればよく、また包囲する焼結体によりＺｎＯ基板１１全てを包み込むことは必須とはならない。また、例えばＺｎＯ焼結体からなる坩堝を作製してその中にＺｎＯ基板１１を載置するようにしてもよい。また、ＺｎＯ焼結体からなる箱を作製してその中にＺｎＯ基板１１を載置するようにしてもよい。
Ｚｎの蒸気圧は比較的高いため、基板材料として用いるＺｎＯ基板１１を加熱処理するとこれが分解してしまうという問題点があったが、図３の如くＺｎＯ焼結体により包囲したＺｎＯ基板１１を加熱することにより、いわばＺｎＯの蒸気圧をかけた状態で加熱処理することができるため、ＺｎＯ基板１１自体の分解を抑制することが可能となる。
これは、以下に説明する理由から導くことができる。即ち、Ｚｎの蒸気圧は比較的に高いため、周囲をＺｎＯ焼結体で包囲しない場合には、次の反応２ＺｎＯ＝２Ｚｎ＋Ｏ２に基づいてＺｎが効率よくＺｎＯ基板１１から除去されることになる。これに対して、ＺｎＯ基板１１の周囲をＺｎＯ焼結体で包囲することにより、かかるＺｎＯ焼結体からＺｎＯ基板周囲の気相中へＺｎが逃散する結果、かかる気相中におけるＺｎ濃度が高くなる。このため、ＺｎＯ基板１１中のＺｎが気相中へ逃散するいわゆる逃散能を低くすることができる結果、ＺｎＯ基板１１自体の分解を抑制することできるためである。
ちなみに、ＺｎＯ基板１１中のＺｎの気相中への逃散を抑えるためには、その周囲をＺｎＯ焼結体で包囲する以外に、Ｚｎを含む材料で包囲するようにしてもよい。Ｚｎを含む材料の例として、例えばＺｎＯ単結晶を用いてもよいし、Ｚｎの板を用いてもよい。かかる場合においても同様に、ＺｎＯ基板１１自体の分解を抑制することできる。
図４（Ａ）は、この１１５０℃で６．５時間加熱処理したＺｎＯ基板１１の（０００１）面を原子間力顕微鏡で観察した結果を示している。この図４（Ａ）より、曲線状の原子ステップがＺｎＯ基板１１の（０００１）面上において形成されているのが分かる。図４（Ｂ）は、１１５０℃で３．５時間加熱処理したＺｎＯ基板１１の（０００−１）面を原子間力顕微鏡で観察した結果を示している。この図４（Ｂ）より、滑らかな直線状の原子ステップがＺｎＯ基板１１の（０００−１）面上において規則的に形成されているのが分かる。なお、各原子ステップの高さをこの原子間力顕微鏡を用いて測定した結果、約０．５ｎｍであった。
即ち、上述の条件に基づいてＺｎＯ基板１１を加熱処理することにより、原子ステップが形成されたＺｎＯ基板１１を結晶成長用基板として適用することが可能となる。この原子ステップが観察されることは、基板表面を最も平坦な状態に仕上げることができ、良好なＩｎＧａＮ薄膜を形成させることが可能となる。またこの原子ステップは、ＩｎＧａＮのエピタキシャル成長における核となりうることから、更に良好な成膜環境を作り上げることも可能となる。
また、ＺｎＯ基板１１は、導体であるため、当該ＺｎＯ自体を電極とすることができる。従って、サファイア基板等の絶縁基板とは異なり、ＩｎＧａＮの下部を電極とした半導体を製造することができ、製造時の工程を簡略化することができる。
（低温成膜工程Ｓ１２）
つぎに、低温成膜工程Ｓ１２では、平坦化工程Ｓ１１によりＺｎＯ基板１１の平坦化した面上に、パルスレーザ堆積法（以下、ＰＬＤ法）により、ＩｎＧａＮ層１２をエピタキシャル成長させる。
このとき、ＩｎＧａＮの成長時の基板の温度を、２７０℃以下とする。
２７０℃以下の温度で成膜をすると、ＩｎＮとＧａＮとに相分離する現象が発生せず、高品質なＩｎＧａＮが成膜される。すなわち、２７０℃以下の温度で成膜をすることにより、ＩｎＧａＮが熱力学的に非平衡な温度で成膜される。ＩｎＧａＮが熱力学的に非平衡な温度で成膜できると、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
つぎに、ＰＬＤ法について説明をする。
ＰＬＤ法は、図５に示すようなＰＬＤ装置３０を用いてＩｎＧａＮ層１２をＺｎＯ基板１１上に堆積させる方法である。
ＰＬＤ装置３０は、内部に充填されたガスの圧力及び温度を一定に保つために密閉空間を形成するチャンバ３１を備えている。チャンバ３１内には、ＺｎＯ基板１１とターゲット３２とが対向して配置されている。ここで、ターゲット３２となるのは、インジウム−ガリウム金属である。
また、ＰＬＤ装置３０は、波長が２４８ｎｍの高出力のパルスレーザを出射するＫｒＦエキシマレーザ３３を備えている。ＫｒＦエキシマレーザ３３から出射されたパルスレーザ光は、レンズ３４により焦点位置がターゲット３２の近傍となるようにスポット調整され、チャンバ３１の側面に設けられた窓３１ａを介してチャンバ３１内に配設されたターゲット３２表面に対して約３０°の角度で入射する。
また、ＰＬＤ装置３０は、チャンバ３１内へ窒素ガスを注入するためのガス供給部３５と、その窒素ガスをラジカル化するラジカル源３６とを備えている。窒素ラジカル源３５は、ガス供給部３５から排出された窒素ガスを、高周波を用いて一旦励起することにより窒素ラジカルとし、その窒素ラジカルをチャンバ３１内に供給する。なお、チャンバ３１とガス供給部３５との間には、窒素ラジカルガス分子とパルスレーザ光の波長との関係においてＺｎＯ基板１１への吸着状態を制御すべく、ガスの濃度を制御するための調整弁３６ａが設けられている。
また、ＰＬＤ装置３０は、チャンバ３１内の圧力を制御するための圧力弁３７とロータリーポンプ３８とを備えている。チャンバ３１内の圧力は、減圧下で成膜するＰＬＤ法のプロセスを考慮しつつ、ロータリーポンプ３８により例えば窒素雰囲気中において所定の圧力となるように制御される。
また、ＰＬＤ装置３０は、パルスレーザ光が照射されている点を移動するために、ターゲット３２を回転させる回転軸３９を備えている。
以上のＰＬＤ装置３０では、チャンバ３１内に窒素ガスを充満させた状態で、ターゲット３２を回転軸３９を介して回転駆動させつつ、パルスレーザ光を断続的に照射する。このことにより、ターゲット３２表面の温度を急激に上昇させ、Ｇａ原子が含まれたアブレーションプラズマを発生させることができる。このアブレーションプラズマ中に含まれるＧａ原子は、窒素ガスとの衝突反応等を繰り返しながら状態を徐々に変化させてＺｎＯ基板１１へ移動する。そして、ＺｎＯ基板１１へ到達したＧａ原子を含む粒子は、そのままＺｎＯ基板１１上の（０００１）面又は（０００−１）面に拡散し、格子整合性の最も安定な状態で薄膜化されることになる。
このとき、ＺｎＯ基板１１の温度は、２７０℃以下にする。
その結果、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
なお、ＩｎＧａＮ層の低温成膜工程Ｓ１２でのＩｎＧａＮのエピタキシャル成長の手法は、ＰＬＤ法に限定されるものではなく、２７０℃以下で成膜できれば、例えば分子線エピタキシャル（ＭＢＥ）法やスパッタリング法等、他の物理気相蒸着（ＰＶＤ）法に基づいて作製してもよい。また、物理気相蒸着（ＰＶＤ）法ではなく、例えばＭＯＣＶＤ法を利用した化学気相蒸着（ＣＶＤ）法に基づいて作製してもよい。
また、ターゲット３２となるのは、インジウム−ガリウム金属としているが、インジウム金属と、ガリウム金属をそれぞれターゲットとし、それぞれに同時にエキシマレーザビームを照射するようにしてもよい。
さらに、以上の実施の形態では、Ｇａ原子を含む粒子をＺｎＯ基板１１上の（０００１）面又は（０００−１）面に拡散させるようにしたが、ＩｎＧａＮに対する格子整合性基板であればＺｎＯ基板でなくてもよく、また、（０００１）面又は（０００−１）面以外の面に拡散させることもできる。
（具体的な製造条件、及び、評価結果）
低温成膜工程Ｓ１２において、具体的には次のような条件でＩｎＧａＮ層１２のエピタキシャル成長を行った。
低温成膜工程Ｓ１２では、ターゲット３２は、ＩｎＧａ金属（Ｉｎ：５０％、Ｇａ：５０％）で構成した。ターゲット３２は、ＺｎＯ基板１１における（０００１）面又は（０００−１）面に対して平行となるように配置した。窒素源としてＲＦプラズマ・ラジカル窒素源を３５０Ｗで用い、成長圧力は２．０×１０−５Ｔｏｒｒとした。ＫｒＦエキシマレーザ３３から出射するパルスレーザ光を、パルス周波数が５−２０Ｈｚとし、エネルギ密度を１〜３Ｊ／ｃｍ２とした。
以上の条件により生成した窒化物半導体素子１０のＩｎＧａＮ層１２に対して、反射光速電子線回折（ＲＨＥＥＤ）による観察、原子間力顕微鏡による観察、Ｘ線回折測定を行った。なお、これらの観察及び測定は、ＰＬＤ法によるエピタキシャル成長時のＺｎＯ基板１１の温度を２７０℃、４２０℃、６５０℃に設定して製造したＩｎＧａＮ層１２に対して行った。
図６（Ａ）は基板温度を２７０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像であり、図６（Ｂ）は基板温度を４２０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像であり、図６（Ｃ）は基板温度を６５０℃として生成されたＩｎＧａＮ層１２に対してＲＨＥＥＤにより観察した結果得られた像である。なお、図６において、左側の図は、ＲＨＥＥＤ像の写真に基づく図面であり、右側の図はその模式図である。
図６（Ａ），（Ｂ）のＲＨＥＥＤ像に示すように、基板温度が２７０℃及び４２０℃の場合には、シャープな縞の形状（ストリーキーパターン）が観察され、ＩｎＧａＮ層１２が良質な結晶となっていることがわかる。これに対して、図６（Ｃ）のＲＨＥＥＤ像に示すように、基板温度が６５０℃の場合には、シャープな縞の形状が得られず、ＩｎＧａＮ層１２が良質な結晶となっていないことがわかる。
図７（Ａ）は基板温度を２７０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図７（Ｂ）は基板温度を４２０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図７（Ｃ）は基板温度を６５０℃として生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像である。なお、図７において、左側の図は、原子間力顕微鏡の走査画像の写真に基づく図面であり、右側の図はその模式図である。
図７（Ａ），（Ｂ）に示すように、基板温度が２７０℃及び４２０℃の場合には、帯状の原子ステップが形成されるステップアンドテラス構造が観察されている。ステップアンドテラス構造が観察されているということは、ＩｎＧａＮの原子層が一層一層に整然と積層されていることを意味する。また、基板温度が２７０℃の場合の表面粗さＲＭＳは０．１７ｎｍであり、基板温度が４２０℃の場合の表面粗さＲＭＳは０．２８ｎｍであり、いずれも非常に小さい。このように、原子間力顕微鏡の観察から、基板温度が４２０℃以下の場合には、ＩｎＧａＮ層１２が表面が滑らかで良質な結晶となっていることがわかる。
これに対して、図７（Ｃ）に示すように、基板温度が６５０℃の場合には、ステップアンドテラス構造が観察できず、４２０℃以下の場合と比べて表面も非常に荒れている。また、基板温度が６５０℃の場合の表面粗さＲＭＳは８．２２ｎｍであり大きい。
図８は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。図８のグラフは、横軸が回転角度（２θ／ω）で、縦軸が検出値である。Ｘ線回折測定では、結晶の構造評価が可能である。測定対象物を回転させ、その回転角に対する回折したＸ線量を測定するとピーク波形が得られる。そのピーク波形が鋭ければ、より結晶性がよいと判断できる。
図８のＡは基板温度を２７０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、Ｂは基板温度を４２０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、Ａは基板温度を６５０℃として生成されたＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果である。
図８のＡに示すように、基板温度が２７０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）でピークを観察することができる。このように、Ｘ線の０００２回折の測定の結果から、基板温度が２７０℃以下の場合には、ＩｎＧａＮ層１２が良質な結晶となっていることがわかる。
これに対して、図８に示すように、基板温度が４２０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）では、２つのピークを観察することができる。このため、Ｘ線の０００２回折の測定の結果から、基板温度が４２０℃の場合には、ＩｎＧａＮ層１２があまり良質な結晶とはいえないことがわかる。
また、図８のＣに示すように、基板温度が６５０℃の場合には、Ｉｎ組成５０％近傍の角度（２θ／ω＝３３ｄｅｇｒｅｅ）でピークを全く観察することができない。このように、Ｘ線の０００２回折の測定の結果から、基板温度が６５０℃の場合には、ＩｎＧａＮ層１２が全く良質な結晶となっていないことがわかる。
以上の図６、図７及び図８に示すように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、品質の高いＩｎＧａＮを成膜することができることがわかる。
（フォトルミネッセンスの結果）
さらに、以上のように製造した窒化物半導体素子１０のＩｎＧａＮ層１２に対して、フォトルミネッセンスの測定を行った。フォトルミネッセンスとは、光で励起された半導体中の電子がエネルギーを放ちながら元のエネルギー状態に戻るときに発する光である。なお、当該測定において、励起光にはＨｅ−Ｃｄレーザ（波長３２５ｎｍ）を用い、温度は３００Ｋとした。また、ＩｎＧａＮ層１２の成膜時の温度は２７０℃とした。
図９は、フォトルミネッセンスの発光波長（フォトンエネルギ）に対するフォトルミネッセンスの検出強度を示すグラフである。
図９に示すように、Ｉｎ組成４４％（Ｘ＝０．４４）及びＩｎ組成５１％（Ｘ＝０．５１）の場合で、明瞭なフォトルミネッセンスを検出することができた。なお、Ｉｎ組成４４％（Ｘ＝０．４４）ではバンドギャップピークが２．０１ｅＶとなり、Ｉｎ組成５１％（Ｘ＝０．５１）ではバンドギャップピークが１．７２ｅＶとなることがわかった。
以上のように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、フォトルミネッセンス特性を有するＩｎＧａＮ層１２を形成できるので、発光デバイスとして用いても充分な結晶性を有する半導体を製造できることがわかる。
（ＩｎとＧａとの組成割合）
さらに、ＩｎとＧａとの組成割合を変化させてＩｎＧａＮ層１２を成膜した。ＩｎとＧａとの組成割合は、例えば、ＰＬＤ装置３０内のターゲット１２のＩｎ金属とＧａ金属の割合を変化させればよい。
図１０は、Ｘ線の０００２回折の測定の結果を示すグラフを示す図である。図１０のグラフは、横軸が回転角度（２θ／ω）で、縦軸が検出値である。なお、このときの基板温度は、２７０℃である。
図１０のＡはＩｎ組成が３２％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＢはＩｎ組成が５１％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＣはＩｎ組成が５９％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＤはＩｎ組成が６７％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果、ＥはＩｎ組成が１００％の場合のＩｎＧａＮ層１２のＸ線の０００２回折の測定の結果を示している。
図１０のＡ〜Ｅに示すように、ＩｎとＧａの組成割合に関わらず、全ての組成で良質な結晶のＩｎＧａＮ層１２が形成できることがわかる。
以上のように、本発明が適用された窒化物半導体の製造プロセスでは、ＩｎＧａＮをＺｎＯ基板１１上に２７０℃以下の温度でエピタキシャル成長させることにより、結晶性がよいＩｎＧａＮ層１２を形成できるとともに、Ｉｎを高濃度に含ませたＩｎＧａＮ層１２を形成することが可能となる。
（成長レート）
また、ＩｎＧａＮ層１２の成長速度を変えた２種類の窒化物半導体素子１０を製造するとともに、反射光速電子線回折（ＲＨＥＥＤ）法を用いてリアルタイムにＩｎＧａＮ層１２の状態変化を測定した。なお、このときの基板温度は、２７０℃である。また、ＩｎＧａＮ層１２の成長速度は、ＫｒＦエキシマレーザ３３の繰り返し周波数を変化させることにより制御することができる。
この結果を、図１１及び図１２に示す。
図１１（Ａ）は、１時間あたりの膜の成長速度を３５ｎｍで成膜した場合のＲＨＥＥＤの検出量を示している。図１１（Ａ）は、初期段階の１時間あたりの膜の成長速度を１０ｎｍとし、その後に１時間あたりの成長速度を３５ｎｍとした場合のＲＨＥＥＤの検出量を示している。
また、図１２（Ａ）は、１時間あたりの膜の成長速度を３５ｎｍで成膜した場合の最終的に生成されたＩｎＧａＮ層１２の原子間力顕微鏡の走査画像であり、図１２（Ｂ）は、初期段階の１時間あたりの膜の成長速度を１０ｎｍとし、その後に１時間あたりの成長速度を３５ｎｍとした場合の原子間力顕微鏡の走査画像である。
図１１（Ａ）に示すように、初期段階から３５ｎｍ／時間の速度で成膜させた場合には、最初わずかに検出値に振動が見られるが、数十秒後にはその振動は消滅している。
一方、図１１（Ｂ）に示すように、初期段階で１０ｎｍ／時間の速度で成膜させた場合には、ＲＨＥＥＤの検出量の振動している。また、初期段階で１０ｎｍ／時間の速度で成膜させた場合、以後、３５ｎｍ／時間の速度に成膜速度を早くしても、振動は継続している。
ここで、ＲＨＥＥＤの検出量の振動の周期は、原子１つの層を示している。すなわち、ＲＨＥＥＤの検出量が膜の成長に応じて振動するということは、良質な結晶ができていることを意味する。
すなわち、ＺｎＯ基板１１上にＩｎＧａＮ層１２を成膜する場合、初期段階では１０ｎｍ／時間程度あるいはそれ以下の速度で成膜を行うことにより、良質な結晶を得ることができる。ただし、初期段階を超えた後（例えば、図１１（Ｂ）に示すように５原子層を超えた後）には、３５ｎｍ／時間程度に成膜の速度を上げても、良質な結晶を得ることができる。
また、ＰＬＤ装置３０に、ＩｎＧａ金属に対して分子線を出射するクヌーセンセル（Ｋ−セル、エフューションセル等とも呼ばれる。）を設けて、一台の装置でＭＢＥ（分子線エピタキシャル）及びＰＬＤを行うことができる複合装置を用いても良い。当該複合装置であれば、初期段階においてＰＬＤにより低速（１０ｎｍ／時間）でＩｎＧａＮの成膜を行い、その後ＭＢＥにより高速（３５ｎｍ／時間 以上）でＩｎＧａＮの成膜を行うことができ、量産に適している。
Claims (9)
- ＩｎＧａＮ層を生成するＩｎＧａＮ層生成方法において、ＩｎＧａＮを２７０℃以下の温度で基板上にエピタキシャル成長させることを特徴とするＩｎＧａＮ層生成方法。
- 上記基板は、ＩｎＧａＮに対する格子整合性基板であることを特徴とする請求の範囲第１項記載のＩｎＧａＮ層生成方法。
- 上記基板は、表面が平坦化されたＺｎＯ基板であることを特徴とする請求の範囲第１項記載のＩｎＧａＮ層生成方法。
- 窒素ガス雰囲気中にＩｎＧａ金属を配置し、又は、窒素ガス雰囲気中にＩｎ金属及びＧａ金属を配置し、これらにレーザ光を照射することにより、上記ＺｎＯ基板の表面にＩｎＧａＮをエピタキシャル成長させることを特徴とする請求の範囲第３項記載のＩｎＧａＮ層生成方法。
- 基板と、２７０℃以下の温度でＩｎＧａＮを上記基板上にエピタキシャル成長させて成膜されたＩｎＧａＮ層とを有することを特徴とする半導体素子。
- 上記基板はＩｎＧａＮに対する格子整合性基板であることを特徴とする請求の範囲第５項記載の半導体素子。
- 上記基板は、表面が平坦化されたＺｎＯ基板であることを特徴とする請求の範囲第５項記載の半導体素子。
- 窒素ガス雰囲気中にＩｎＧａ金属を配置し、又は、窒素ガス雰囲気中にＩｎ金属及びＧａ金属を配置し、これらにレーザ光を照射することにより、上記ＺｎＯ基板の表面にＩｎＧａＮを成膜することを特徴とする請求の範囲第７項記載の半導体素子。
- ２７０℃以下の温度でＩｎＧａＮをエピタキシャル成長させて成膜された低温成膜層を有することを特徴とするＩｎＧａＮ結晶。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005044391 | 2005-02-21 | ||
| JP2005044391 | 2005-02-21 | ||
| PCT/JP2006/303529 WO2006088261A1 (ja) | 2005-02-21 | 2006-02-21 | ＩｎＧａＮ層生成方法及び半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006088261A1 true JPWO2006088261A1 (ja) | 2008-07-17 |
Family
ID=36916642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007503809A Pending JPWO2006088261A1 (ja) | 2005-02-21 | 2006-02-21 | ＩｎＧａＮ層生成方法及び半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2006088261A1 (ja) |
| TW (1) | TW200636823A (ja) |
| WO (1) | WO2006088261A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008266113A (ja) * | 2006-08-28 | 2008-11-06 | Kanagawa Acad Of Sci & Technol | Ｉｉｉ−ｖ族窒化物層およびその製造方法 |
| JP5490368B2 (ja) * | 2007-03-26 | 2014-05-14 | 公益財団法人神奈川科学技術アカデミー | エピタキシャル薄膜の形成方法及び半導体基板の製造方法 |
| JP2012216735A (ja) * | 2011-04-01 | 2012-11-08 | Showa Denko Kk | 半導体素子の製造方法 |
| JP2012216736A (ja) * | 2011-04-01 | 2012-11-08 | Showa Denko Kk | 半導体素子の製造方法 |
| JP2012216734A (ja) * | 2011-04-01 | 2012-11-08 | Showa Denko Kk | 半導体素子の製造方法 |
| CN111613705A (zh) * | 2020-04-17 | 2020-09-01 | 南京航空航天大学 | 低维高亮绿光发射InGaN基异质结二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028473A (ja) * | 1995-11-24 | 2001-01-30 | Nichia Chem Ind Ltd | ｎ型窒化物半導体の成長方法 |
| JP2003192497A (ja) * | 2001-12-25 | 2003-07-09 | Communication Research Laboratory | 窒化インジウム系化合物半導体の積層方法 |
| WO2005006420A1 (ja) * | 2003-07-15 | 2005-01-20 | Kanagawa Academy Of Science And Technology | 窒化物半導体素子並びにその作製方法 |
| JP2007537600A (ja) * | 2004-05-10 | 2007-12-20 | 独立行政法人科学技術振興機構 | 有機金属気相成長法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139445B2 (ja) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 |
| PL216522B1 (pl) * | 2002-06-26 | 2014-04-30 | Ammono Spółka Z Ograniczoną Odpowiedzialnością | Azotkowe półprzewodnikowe urządzenie laserowe oraz sposób wytwarzania półprzewodnikowego urządzenia laserowego |
| JP2005303250A (ja) * | 2004-03-18 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-02-21 JP JP2007503809A patent/JPWO2006088261A1/ja active Pending
- 2006-02-21 WO PCT/JP2006/303529 patent/WO2006088261A1/ja active Application Filing
- 2006-02-21 TW TW095105798A patent/TW200636823A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028473A (ja) * | 1995-11-24 | 2001-01-30 | Nichia Chem Ind Ltd | ｎ型窒化物半導体の成長方法 |
| JP2003192497A (ja) * | 2001-12-25 | 2003-07-09 | Communication Research Laboratory | 窒化インジウム系化合物半導体の積層方法 |
| WO2005006420A1 (ja) * | 2003-07-15 | 2005-01-20 | Kanagawa Academy Of Science And Technology | 窒化物半導体素子並びにその作製方法 |
| JP2007537600A (ja) * | 2004-05-10 | 2007-12-20 | 独立行政法人科学技術振興機構 | 有機金属気相成長法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200636823A (en) | 2006-10-16 |
| WO2006088261A1 (ja) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006237556A (ja) | ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子 | |
| JP6407271B2 (ja) | 格子転位を除去するための急速熱処理によるヘテロエピタキシャル層の形成方法および材料処理装置 | |
| US20030145784A1 (en) | Cubic (zinc-blende) aluminum nitride and method of making same | |
| JP6450675B2 (ja) | 多層基板構造を形成する方法 | |
| JPWO2007119433A1 (ja) | Ｉｉｉ−ｖ族窒化物層およびその製造方法 | |
| JPWO2006088261A1 (ja) | ＩｎＧａＮ層生成方法及び半導体素子 | |
| JP2019524982A (ja) | Ｉｉｉａ族窒化物成長システムおよび方法 | |
| JP7352271B2 (ja) | 窒化物半導体基板の製造方法 | |
| Mosca et al. | Optical, structural, and morphological characterisation of epitaxial ZnO films grown by pulsed-laser deposition | |
| JP5621199B2 (ja) | Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ | |
| US20080254235A1 (en) | Pulsed laser deposition of high quality photoluminescent GaN films | |
| JP2008266113A (ja) | Ｉｉｉ−ｖ族窒化物層およびその製造方法 | |
| JP2008207968A (ja) | 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板 | |
| JPWO2005006420A1 (ja) | 窒化物半導体素子並びにその作製方法 | |
| WO2009131064A1 (ja) | Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ | |
| JP3898575B2 (ja) | ＧａＩｎＮ層の成膜方法 | |
| JP2006253500A (ja) | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 | |
| JP2008053703A (ja) | ＡｌＮ層およびＡｌＧａＮ層並びにそれらの製造方法 | |
| JP7296614B2 (ja) | 窒化物半導体の製造方法、窒化物半導体、及び発光素子 | |
| JP3847682B2 (ja) | 酸化物基板上への集積回路装置の製造方法及び装置 | |
| Zherikhin et al. | Laser deposition of ZnO films on silicon and sapphire substrates | |
| JP2010056435A (ja) | 化合物エピタキシャル層の製造方法および半導体積層構造 | |
| Oliveira et al. | Identification of Self-Buffer Layer on GaN/glass Films Grown by Reactive Sputtering | |
| JP2002348199A (ja) | Ｉｉｉ族窒化物薄膜の形成方法 | |
| WO2009131061A1 (ja) | Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |