JP5621199B2 - Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ - Google Patents

Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ Download PDF

Info

Publication number
JP5621199B2
JP5621199B2 JP2009056914A JP2009056914A JP5621199B2 JP 5621199 B2 JP5621199 B2 JP 5621199B2 JP 2009056914 A JP2009056914 A JP 2009056914A JP 2009056914 A JP2009056914 A JP 2009056914A JP 5621199 B2 JP5621199 B2 JP 5621199B2
Authority
JP
Japan
Prior art keywords
vwx
substrate
layer
main surface
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009056914A
Other languages
English (en)
Other versions
JP2009280485A (ja
Inventor
一成 佐藤
一成 佐藤
宮永　倫正
倫正 宮永
藤原　伸介
伸介 藤原
英章 中幡
英章 中幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009056914A priority Critical patent/JP5621199B2/ja
Priority to EP09735517.6A priority patent/EP2276061A4/en
Priority to PCT/JP2009/057722 priority patent/WO2009131063A1/ja
Priority to US12/989,036 priority patent/US8715414B2/en
Priority to KR1020107022987A priority patent/KR101516036B1/ko
Priority to CN2009801140478A priority patent/CN102017079B/zh
Publication of JP2009280485A publication Critical patent/JP2009280485A/ja
Application granted granted Critical
Publication of JP5621199B2 publication Critical patent/JP5621199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • C23C4/185—Separation of the coating from the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハに関するものである。
６．２ｅＶのエネルギーバンドギャップ、約３．３ＷＫ-1ｃｍ-1の熱伝導率および高い電気抵抗を有するＡｌＮ（窒化アルミニウム）結晶などのＡｌ(1-y-z)ＧａyＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）結晶は、短波長の光デバイス、パワー電子デバイスなどの半導体デバイス用の材料として用いられている。このような結晶は、従来から、気相成長法などで下地基板上に成長されることにより得ている。
このような材料を成長させるために用いられる下地基板として、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材が注目されている。このようなＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法として、たとえば米国特許第４３８２８３７号明細書（特許文献１）、米国特許第６０８６６７２号明細書（特許文献２）および特表２００５−５０６６９５号公報（特許文献３）が挙げられる。
上記特許文献１には、１９００℃〜２０２０℃で原料を加熱して昇華させることにより、Ａｌ2Ｏ3（サファイア）上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を製造していることが開示されている。また上記特許文献２には、１８１０℃〜２４９２℃で原料を加熱して原料を加熱することにより、ＳｉＣ（炭化珪素）上に１７００℃〜２４８８℃で（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長することが開示されている。また上記特許文献３には、原料ガスの温度を５５０℃〜７５０℃にして、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法により、Ｓｉ（シリコン）上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長することが開示されている。
米国特許第４３８２８３７号明細書 米国特許第６０８６６７２号明細書 特表２００５−５０６６９５号公報
しかし、上記特許文献１〜３では、異種基板上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長している。異種基板および（ＳｉＣ）(1-x)（ＡｌＮ）x結晶の組成が異なっているので、異種基板および（ＳｉＣ）(1-x)（ＡｌＮ）x結晶の格子定数および熱膨張率が異なっている。このため、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶の結晶性が悪いという問題があった。
また、上記特許文献１のＳｉＣ基板は、サファイア基板およびＳｉ基板よりも（ＳｉＣ）(1-x)（ＡｌＮ）x結晶との格子定数および熱膨張率の差が小さい。しかし、ＳｉＣ基板は、サファイア基板およびＳｉ基板よりも高価である。このため、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を製造するためにコストを要するという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、高い結晶性を維持し、かつ低いコストを維持するＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハを提供することである。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法は、以下の工程を備えている。まず、異種基板が準備される。そして、異種基板上に、主表面を有するＳｉ(1-v-w-x)ＣwＡｌxＮv層（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｖ＋ｗ＋ｘ≦１）が成長される。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層における主表面に位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１である。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、異種基板との界面から主表面に向けて組成比ｘ＋ｖが単調増加または単調減少している。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、異種基板との界面の組成比ｘ＋ｖは、主表面の組成比ｘ＋ｖよりも異種基板の材料に近い。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によれば、主表面に位置するＳｉ(1-v-w-x)ＣwＡｌxＮv層と、異種基板との間に、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を成長している。これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶と異種基板との格子定数の差および熱膨張率の差と、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶と主表面に位置するＳｉ(1-v-w-x)ＣwＡｌxＮv結晶との格子定数の差および熱膨張率の差との両方が、主表面に位置するＳｉ(1-v-w-x)ＣwＡｌxＮv層と異種基板との格子定数の差および熱膨張率の差よりも小さい。このため、主表面に位置するＳｉ(1-v-w-x)ＣwＡｌxＮv層と異種基板との格子不整合性および熱膨張率の差を緩和できる。したがって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層のうち主表面に位置する組成比ｘ＋ｖ、つまり製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上することができる。
また、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の厚みを大きくせずに、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層のうち主表面に位置する組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上できる。このため、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を下地基板として製造する必要がない。このため、製造することを目的とするＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を製造するために要するコストを低減できる。
以上より、同じ下地基板を用いた場合には、製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上できる。また所望の結晶性のＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造する場合には、コストを低減することができる。したがって、高い結晶性と、低いコストとを両立したＳｉ(1-w-x)Ｃw（ＡｌＮ）x基材を製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法において好ましくは、成長させる工程後に、異種基板を除去する工程をさらに備えている。
これにより、異種基板を含まず、かつ高い結晶性と低いコストとを両立したＳｉ(1-v-w-x)ＣwＡｌxＮv層を製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法において好ましくは、複数の層を含むＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる。
複数の層において、異種基板と近い位置の層の組成比ｘ＋ｖから主表面に位置する層の組成比ｘ＋ｖまで順に高く、または低くなっている。このため、それぞれの層を形成するための原料を変更することで、このような複数の層を含むＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長することができる。したがって、高い結晶性と低いコストとを両立したＳｉ(1-v-w-x)ＣwＡｌxＮv層を容易に製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法において好ましくは、成長させる工程では、パルスレーザー堆積法(Pulsed Laser Deposition：ＰＬＤ)によりＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる。
これにより、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の原料にレーザを照射してプラズマを発生させて、このプラズマを異種基板上に供給することができる。つまり、非平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることができる。この成長条件は平衡状態のような安定な状態でないので、Ｓｉは、Ｃ（炭素）およびＮ（窒素）のいずれとも結合が可能であり、Ａｌ（アルミニウム）はＣおよびＮのいずれとも結合が可能である。このため、Ｓｉ、Ｃ、ＡｌおよびＮの４元素が混晶したＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長することができる。
本発明のエピタキシャルウエハの製造方法は、上記いずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造する工程と、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）を成長させる工程とを備えている。
本発明のエピタキシャルウエハの製造方法によれば、高い結晶性のＳｉ(1-v-w-x)ＣwＡｌxＮv層を製造することができる。このため、このＳｉ(1-v-w-x)ＣwＡｌxＮv層上に高い結晶性のＡｌ(1-y-z)ＧａyＩｎzＮ層を成長することができる。また、Ａｌ(1-y-z)ＧａyＩｎzＮ層の格子整合性および熱膨張率は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の格子整合性および熱膨張率との差が小さいので、Ａｌ(1-y-z)ＧａyＩｎzＮ層の結晶性を向上することができる。また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を製造するために要するコストが低いため、コストを低減してエピタキシャルウエハを製造することができる。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材は、主表面と、主表面と反対側の裏面とを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｖ＋ｗ＋ｘ≦１）を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材である。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層における主表面に位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１である。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、裏面から主表面に向けてｘ＋ｖが単調増加または単調減少していることを特徴としている。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材によれば、上述した本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法により製造することにより、高い結晶性と低いコストとを維持したＳｉ(1-v-w-x)ＣwＡｌxＮv基材を実現することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材において好ましくは、主表面を有する異種基板をさらに備え、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の裏面側が、異種基板の主表面に接するように形成され、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、裏面の組成比ｘ＋ｖは、主表面の組成比ｘ＋ｖよりも異種基板の材料に近いことを特徴としている。
このように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の厚みが薄い場合などＳｉ(1-v-w-x)ＣwＡｌxＮv基材は必要に応じて異種基板をさらに備えていてもよい。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材において好ましくは、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は複数の層を含んでいる。
これにより、容易に、高い結晶性と低いコストとを維持したＳｉ(1-v-w-x)ＣwＡｌxＮv基材を実現することができる。
本発明のエピタキシャルウエハは、上記いずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材と、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の主表面上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）とを備えている。
本発明のエピタキシャルウエハによれば高い結晶性のＳｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層が形成されている。このため、Ａｌ(1-y-z)ＧａyＩｎzＮ層の結晶性を向上することができる。また、Ａｌ(1-y-z)ＧａyＩｎzＮ層の格子整合性および熱膨張率は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の格子整合性および熱膨張率との差が小さいので、Ａｌ(1-y-z)ＧａyＩｎzＮ層の結晶性を向上することができる。また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を製造するために要するコストが低いため、コストを低減したエピタキシャルウエハを実現することができる。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハによれば、熱膨張率の差、格子不整合性を緩和できるので、高い結晶性を維持し、かつ低いコストを維持したＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材を実現することができる。
本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造に使用可能なＰＬＤ装置を概略的に示す模式図である。 本発明の実施の形態１における異種基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる工程を概略的に示す模式図である。 本発明の実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態２における異種基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる工程を概略的に示す模式図である。 本発明の実施の形態３におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態４におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態５におけるエピタキシャルウエハを概略的に示す断面図である。 本発明例１および２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。始めに、図１を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを説明する。
図１に示すように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、異種基板１１と、異種基板１１の主表面１１ａ上に形成されたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｖ＋ｗ＋ｘ≦１）とを備えている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において、組成比１−ｖ−ｗ−ｘはＳｉのモル比であり、ｗはＣのモル比であり、ｘはＡｌのモル比であり、ｖはＮのモル比である。
異種基板１１は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２（０＜ｘ＋ｖ＜１）と異なる材料であり、たとえばＳｉ基板、ＳｉＣ基板、ＡｌＮ基板などを用いることができる。異種基板として、コストが低い観点から、Ｓｉ基板およびサファイア基板を用いることが好ましく、加工性が容易である観点からＳｉ基板を用いることがより好ましい。
また異種基板１１は、大口径であることが好ましく、たとえば１インチ以上の大きさであり、２インチ以上が好ましい。たとえば４インチ、６インチなどの大きさを有する異種基板１１を用いることもできる。
Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、主表面１２ａと、この主表面１２ａと反対側の裏面１２ｂとを有している。裏面１２ｂは、異種基板１１の主表面１１ａと接しており、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２と異種基板１１との界面に位置する。
Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、異種基板１１との界面（裏面１２ｂ）から主表面１２ａに向けて組成比ｘ＋ｖが単調増加または単調減少している。ここで、単調増加とは、異種基板１１の裏面１２ｂから主表面１２ａに向けて（成長方向に向けて）、組成比ｘ＋ｖが常に同じまたは増加しており、かつ裏面１２ｂよりも主表面１２ａの方が組成比ｘ＋ｖが高いことを意味する。つまり、単調増加とは、この成長方向に向けて減少している部分が含まれていない。単調減少とは、異種基板１１の裏面１２ｂから主表面１２ａに向けて（成長方向に向けて）、組成比ｘ＋ｖが常に同じまたは減少しており、かつ裏面１２ｂよりも主表面１２ａの方が組成比が低いことを意味する。つまり、単調減少とは、この成長方向に向けて増加している部分が含まれていない。
Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２における異種基板１１との界面（裏面１２ｂ）の組成比ｘ＋ｖは、主表面１２ａの組成比ｘ＋ｖよりも異種基板１１の材料に近い。たとえば異種基板１１がＳｉ基板またはＳｉＣ基板である場合、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成比ｘ＋ｖは単調増加している。また異種基板１１がたとえばＡｌＮ基板である場合、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成比ｘ＋ｖは単調減少している。
Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において主表面１２ａに位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１である。つまり、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面１２ａに位置するＳｉ(1-v-w-x)ＣwＡｌxＮv結晶は、Ｓｉ、Ｃ、ＡｌおよびＮの４元素を含んでいる。イオン結合よりも強い結合である共有結合を構成する４元素を含むＳｉ(1-v-w-x)ＣwＡｌxＮv結晶は、ＡｌＮよりも機械的に硬い性質を有している。
続いて、図２を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法を説明する。本実施の形態では、たとえばＰＬＤ法によりＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造する。なお、図２は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造に使用可能なＰＬＤ装置を概略的に示す模式図である。図３は、本実施の形態における異種基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる工程を概略的に示す模式図である。
ここで、図２を参照して、ＰＬＤ装置１００の主要な構成について説明する。図２に示すように、ＰＬＤ装置１００は、真空チャンバ１０１と、レーザ光源１０２と、原料１０３と、ステージ１０４と、パルスモータ１０５と、基板保持部１０６と、ヒータ（図示せず）と、制御部１０７と、反射高速電子回折装置（ＲＨＥＥＤ）１０８と、ガス供給部１０９とを備えている。
真空チャンバ１０１の外部には、レーザ光源１０２が配置されている。このレーザ光源１０２は、レーザ光を照射可能である。真空チャンバ１０１の内部であって、レーザ光源１０２からレーザ光が照射される位置に、ターゲットとなる原料１０３が配置可能である。ステージ１０４は、この原料１０３を載置可能である。パルスモータ１０５は、このステージ１０４を駆動可能である。基板保持部１０６は、下地基板である異種基板１１を保持可能である。ヒータは、基板保持部１０６に保持された異種基板１１を加熱する。制御部１０７は、レーザ光源１０２およびパルスモータ１０５の動作制御を行なうことが可能である。ＲＨＥＥＤ１０８は、振動をモニタすることで、異種基板１１上に成長したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の厚みを測定可能である。ガス供給部１０９は、真空チャンバ１０１の内部にガスを供給可能である。
なお、ＰＬＤ装置１００は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
まず、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の原料１０３を準備する。この原料１０３においてＳｉＣとＡｌＮとを混合するモル比により、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成比ｘ＋ｖを制御することができる。本実施の形態では、図３に示すように、たとえば一方端から他方端にかけてＳｉＣとＡｌＮとを混合するＡｌＮのモル比が単調増加または単調減少するような原料１０３を準備する。他方端は、製造することを目的とする組成比ｘ＋ｖ（主表面１２ａに位置する組成比ｘ＋ｖ）のＳｉ(1-v-w-x)ＣwＡｌxＮv結晶となるようにＳｉＣとＡｌＮとを混合するモル比を調整する。この原料１０３は、たとえばＳｉＣとＡｌＮとを混合した焼結体を用いることができる。このようにして準備した原料１０３を、図２に示すステージ１０４上にセットする。
次に、異種基板１１を、真空チャンバ１０１内に設置された基板保持部１０６の表面上であって、原料１０３と対向する位置にセットする。
次に、異種基板１１を加熱する。異種基板１１の表面の温度を、たとえば５５０℃未満に加熱する。異種基板１１の表面の温度は５５０℃未満が好ましく、５４０℃以下がより好ましい。この加熱は、たとえばヒータなどにより行なう。なお、異種基板１１の加熱方法は、ヒータに特に限定されず、たとえば電流を流すなどの他の手法であってもよい。なお、この工程は省略されてもよい。
次に、レーザ光源１０２から放射されるレーザ光を原料１０３に照射する。本実施の形態では、一方端から他方端にかけてＳｉＣとＡｌＮとを混合するＡｌＮのモル比が単調増加または単調減少し、他方端が製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶となるような原料１０３を準備している。このため、図３に示すように、原料１０３の一方端（図３において左端）から他方端（図３において右端）にかけて（図３において矢印の方向に）レーザ光を照射する。この場合、原料１０３の一方端から他方端の原料がＳｉ(1-v-w-x)ＣwＡｌxＮv層１２として異種基板１１上に堆積されることになるので、一方端のモル比に応じた組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶が異種基板１１の界面に位置するように成長し、他方端のモル比に応じた組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶がＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面に位置するように成長する。
なお、レーザとしては、たとえば発光波長が２４８ｎｍ、パルス繰り返し周波数が１０Ｈｚ、パルス当たりのエネルギーが１〜３Ｊ／ｓｈｏｔのＫｒＦ（フッ化クリプトン）エキシマレーザを使用することができる。なお、発光波長が１９３ｎｍのＡｒＦ（フッ化アルゴン）エキシマレーザなどの他のレーザを使用することもできる。
このとき、真空チャンバ１０１内は、たとえば１×１０-3Ｔｏｒｒ〜１×１０-6Ｔｏｒｒ以下程度の真空状態にする。その後、真空チャンバ１０１内をガス供給部１０９によりアルゴン（Ａｒ）などの不活性ガス、窒素などの雰囲気とする。なお、真空チャンバ１０１内を窒素雰囲気とすると、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長の際に窒素を補給することができる。また、真空チャンバ内を不活性ガス雰囲気とすると、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長の際に原料１０３のみが用いられるので、ｘ＋ｖの値を制御しやすい。
レーザ光を原料１０３に照射するに際し、上記のような短波長のレーザを用いることが好ましい。短波長のレーザを用いた場合には、吸収係数が大きくなるので、原料１０３の表面近傍でレーザ光のほとんどが吸収されることとなる。この結果、原料１０３の表面温度が急激に上昇し、真空チャンバ１０１内で固体からの爆発的な粒子放出を伴うプラズマであるアブレーションプラズマ（プルーム）を生成することができる。プラズマ中に含まれるアブレーション粒子は、再結合や雰囲気ガスとの衝突、反応などにより状態を変化させながら異種基板１１へ移動する。そして、異種基板１１に到達した各粒子は、異種基板１１を拡散し、配置可能なサイトに入ることで、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２が形成される。
ここで、各粒子が入る配置可能なサイトとは、以下の通りである。Ａｌ原子の配置可能なサイトは、Ｃ原子またはＮ原子と結合するサイトである。Ｓｉ原子の配置可能なサイトは、Ｃ原子またはＮ原子と結合するサイトである。Ｃ原子の配置可能なサイトは、Ａｌ原子またはＳｉ原子と結合するサイトである。Ｎ原子の配置可能なサイトは、Ａｌ原子またはＳｉ原子と結合するサイトである。
なお、成長させるＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の厚みは、真空チャンバ１０１に取り付けたＲＨＥＥＤ１８の振動によりモニタすることができる。
以上の工程を実施することによって、ＰＬＤ法により、異種基板１１上にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させることができ、図１に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造することができる。
なお、本実施の形態では、ＰＬＤ法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長する方法を説明したが、特にこれに限定されない。たとえば、パルス供給方式のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相堆積）法、ガスソース方式のＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、スパッタ法などの方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させてもよい。たとえばパルス供給方式のＭＯＣＶＤでは、ガスの流量を変更するような制御をすることで、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。ガスソース方式のＭＢＥ法では、たとえばセルの開閉と加熱温度を制御することでＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。スパッタ法では、たとえばターゲットを制御することでＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａおよびその製造方法は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２における主表面１２ａに位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１であり、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において、異種基板１１との界面（裏面１２ｂ）から主表面１２ａに向けて組成比ｘ＋ｖが単調増加または単調減少し、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において、異種基板１１との界面（裏面１２ｂ）の組成比ｘ＋ｖは、主表面１２ａの組成比ｘ＋ｖよりも異種基板１１の材料に近い。
本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａおよびその製造方法によれば、異種基板１１との界面に位置する領域から、製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶に向けて、組成比ｘ＋ｖを徐々に近づけるようにＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させている。言い換えると、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長方向に対して組成比ｘ＋ｖが単調に変化するようにＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させている。これにより、主表面１２ａに位置するＳｉ(1-v-w-x)ＣwＡｌxＮv層１２と、異種基板１１との間に、主表面１２ａに位置するＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成比ｘ＋ｖと異種基板１１との間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を成長している。これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶と異種基板１１との格子定数の差および熱膨張率の差と、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶と製造することを目的とするＳｉ(1-v-w-x)ＣwＡｌxＮv結晶との格子定数の差および熱膨張率の差との両方が、製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv層と異種基板１１との格子定数の差および熱膨張率の差よりも小さい。このため、製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を主表面１２ａに位置するように成長させることで、この製造することを目的とするＳｉ(1-v-w-x)ＣwＡｌxＮv結晶と異種基板１１との格子不整合性および熱膨張率の差を徐々に緩和することができる。このような超格子構造にすることによって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２のうち主表面１２ａに位置する組成比ｘ＋ｖ、つまり製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の歪み、割れなどを抑制することができる。したがって、主表面１２ａに位置し、かつ製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上できる。
また、主表面１２ａと裏面１２ｂとの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の厚みを大きくせずに、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２のうち主表面１２ａに位置する組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上できる。このため、これらの間の組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を下地基板として製造する必要がない。このため、製造することを目的とするＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を製造するために要するコストを低減できる。
以上より、同じ下地基板を用いる場合には、製造することを目的とする組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv結晶の結晶性を向上できる。また所望の結晶性のＳｉ(1-v-w-x)ＣwＡｌxＮv結晶を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造するためには、コストを低減することができる。したがって、高い結晶性と、低いコストとを両立できるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法において好ましくは、ＰＬＤ法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させる。
これにより、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の原料１０３にレーザを照射してプラズマを発生させて、このプラズマを異種基板１１上に供給することができる。つまり、非平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させることができる。非平衡状態は平衡状態のような安定な状態でないので、Ｓｉは、ＣおよびＮのいずれとも結合が可能であり、ＡｌはＣおよびＮのいずれとも結合が可能である。このため、Ｓｉ、Ｃ、ＡｌおよびＮの４元素が混晶したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。このように、ＰＬＤ法でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することにより、組成比ｘ＋ｖを容易に制御できるため、ＰＬＤ法は本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法に好適である。
なお、平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させると、ＳｉＣおよびＡｌＮが安定であるので、ＳｉとＣとが結合し、ＡｌとＮとが結合する。したがって、ＳｉＣ層とＡｌＮ層とが層状に積層した状態に成長したり、ＳｉＣ層中に、凝集したＡｌＮ層が点在するように成長する場合が多くなる。
このようにＰＬＤ法により成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２は、Ｘ線回折(X-ray Diffraction：ＸＲＤ)法で測定されるＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを実現することができる。
ここで、ＸＲＤ法で測定される各材料の回折ピークは、固有の値である。たとえば、ターゲットが銅（Ｃｕ）で、管球電圧が４５ｋＶで、管球電流が４０ｍＡで、測定方式が２θ−ωで、角度分解能が０．００１ｄｅｇステップである測定条件では、ＡｌＮ（００２）面の回折ピークは３６．０３ｄｅｇ付近に、ＳｉＣ（１０２）面の回折ピークは３５．７２ｄｅｇ付近に現れる。この条件のＰＬＤ法により製造されたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の回折ピークは、３５．７２ｄｅｇと、３６．０３ｄｅｇとの間に現れる。
なお、昇華法、ＭＢＥ法などの平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２は、ＸＲＤ法で測定すると、ＳｉＣの回折ピークおよびＡｌＮの回折ピークのみが検出され、ＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークは存在しない。ただし、ＳｉＣの回折ピークとＡｌＮの回折ピークとの間にノイズなどの誤差程度の回折ピークが発生する場合はある。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａおよびその製造方法において好ましくは、異種基板１１がＳｉ基板である。
Ｓｉ基板は、現在のエレクトロニクス材料の主流であり、エッチングなどの加工の技術が確立されている。Ｓｉ基板は、へき開性が高く、酸によるエッチングが容易である。このため、Ｓｉ基板の厚みを薄くするための加工、Ｓｉ基板を除去するための加工を容易に行なうことができる。たとえば発光デバイスを作成するためにＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを用いる場合には、Ｓｉ基板のへき開性などは非常に重要である。したがって、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造することができる。
またＳｉ基板は、ＳｉＣ基板、サファイア基板などよりも安価である。このため、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造するために要するコストを低減することができる。
特に、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２をＰＬＤ法で成長させることにより、低い温度でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。このため、Ｓｉ基板の劣化を抑制できるので、大面積のＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。
したがって、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法により製造されるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、高い結晶性と低いコストとを両立している。このため、たとえばトンネル磁気抵抗素子、巨大磁気抵抗素子などの種々の磁気抵抗効果を利用した機能デバイス、発光ダイオード、レーザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）、スピンＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷデバイスなどに好適に用いることができる。
（実施の形態２）
図４は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。図４を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂは、基本的には実施の形態１と同様の構成を備えているが、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２が複数の層を含んでいる点において異なっている。
具体的には、図４に示すように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、第１の層１３と、第２の層１４と、第３の層１５と、第４の層１６と、第５の層１７と、第６の層１８とを含んでいる。第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８は、異種基板１１上にこの順で積層されている。第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８の組成比ｘ＋ｖは、この順に大きい、または小さい。たとえば異種基板１１がＡｌＮ基板の場合には、第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８の組成比ｘ＋ｖは、この順に小さい。たとえば異種基板１１がＳｉ基板またはＳｉＣ基板の場合には、第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８の組成比ｘ＋ｖは、この順に大きい。
続いて、図２および図５を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法について説明する。図５は、本実施の形態における異種基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる工程を概略的に示す模式図である。
本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法は、基本的には実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法と同様の構成を備えていたが、原料１０３を準備する工程およびレーザ光を原料１０３に照射する工程において異なっている。
具体的には、図５に示すように、原料１０３を準備する工程では、ＳｉＣとＡｌＮとを混合するモル比が異なる２種類以上の材料を準備する。この複数の材料を、図２に示すステージ１０４上にセットする。このとき、ＳｉＣとＡｌＮとを混合するＡｌＮのモル比が高い順（あるいは低い順）に並べて配置することが好ましい。この場合、一定の方向に移動させながらレーザ光を照射することで、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成比ｘ＋ｖが単調増加または単調減少するように容易に成長させることができる。また、レーザ光の照射方向を一定にして、複数の材料を真空チャンバ１０１内で取り替えてもよい。この場合にも、複数の材料においてＡｌＮのモル比の高い順に並べておくことで、容易に複数の材料を取替えができる。
なお、原料１０３は、図３に示すように１つの焼結体において、段階的にＳｉＣおよびＡｌＮのモル比が変化するような材料を用いてもよい。
レーザ光源１０２から放射されるレーザ光を原料１０３に照射する工程では、原料１０３のうち異種基板１１に近い組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv層１２となるべき材料から、製造したい組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv層１２（本実施の形態では第６の層１８）となるべき材料まで（図５中矢印の方向に）、レーザ光を原料１０３に順次照射する。これにより、原料１０３のそれぞれの材料のモル比に応じて、第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８を異種基板１１上に順次成長させることができる。
なお、本実施の形態では、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２が含んでいる複数の層は６層としたが、２層以上であれば、特にこれに限定されない。また、第１、第２、第３、第４、第５および第６の層１３、１４、１５、１６、１７および１８のうち、第１の層１３の組成比ｘ＋ｖと第６の層１８の組成比ｘ＋ｖとが異なっていれば、同じ組成の層が含まれていてもよい。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂおよびその製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は複数の層を含んでいる。
複数の層において、異種基板１１と近い（裏面１２ｂに）位置の層の組成比ｘ＋ｖから主表面１２ａに位置する層の組成比ｘ＋ｖまで順に高く、または低くなっている。このため、それぞれの層を形成するために複数の材料を含む原料１０３を準備することで、このような複数の層を含むＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。したがって、容易に高い結晶性と低いコストを両立したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を製造することができる。
また、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法によれば、たとえば、異種基板１１としてＳｉ基板を用い、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２として第１の層１３がＳｉＣ層で、第２の層１４がＳｉ(1-v-w-x)ＣwＡｌxＮv（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）層を製造することができる。第２の層１４としてのＳｉ(1-v-w-x)ＣwＡｌxＮv（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）層の結晶性は、比較例としてＳｉＣ基板上に成長させた同じ組成比ｘ＋ｖのＳｉ(1-v-w-x)ＣwＡｌxＮv（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）層の結晶性と略同様になる。しかし、本実施の形態における第２の層１４としてのＳｉＣ層は、比較例としてのＳｉＣ基板よりも厚みが薄くてもＳｉ(1-v-w-x)ＣwＡｌxＮv（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）層の結晶性は同様である。このため、結晶成長させるために必要な異種基板としてのＳｉＣ基板よりも、第２の層１４としてＳｉＣ層を形成する方が、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２を製造するためのコストを低減することができる。
なお、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面１２ａに位置するＳｉ(1-v-w-x)ＣwＡｌxＮv結晶は、Ｓｉ、Ｃ、ＡｌおよびＮの４元素を含んでいれば、裏面１２ｂは、ＳｉＣ、ＡｌＮなどの２元素の結晶であってもよい。
（実施の形態３）
図６は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。図６を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃは、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａから少なくとも異種基板１１が除去されている。
続いて、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃの製造方法について説明する。
まず、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法にしたがって、図１に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造する。
次に、異種基板１１を除去する。なお、異種基板１１のみを除去してもよく、異種基板１１およびＳｉ(1-v-w-x)ＣwＡｌxＮv層１２において異種基板１１と接触している面を含む一部分を除去してもよい。
除去する方法は特に限定されず、たとえばエッチングなど化学的な除去方法、切断、研削、へき開など機械的な除去方法などを用いることができる。切断とは、電着ダイヤモンドホイールの外周刃を持つスライサーなどで機械的にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２から少なくとも異種基板１１を除去することをいう。研削とは、砥石を回転させながら表面に接触させて、厚さ方向に削り取ることをいう。へき開とは、結晶格子面に沿って異種基板１１を分割することをいう。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃおよびＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃの製造方法によれば、異種基板１１を除去する工程をさらに備えている。これにより、異種基板１１を含まず、かつ高い結晶性と低いコストとを両立したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を製造することができる。
（実施の形態４）
図７は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。図７を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｄは、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂから少なくとも異種基板１１が除去されている。
続いて、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｄの製造方法について説明する。
まず、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法にしたがって、図４に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂを製造する。
次に、異種基板１１を除去する。なお、異種基板１１のみを除去してもよく、異種基板１１およびＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の第１、第２、第３、第４および第５の層１３、１４、１５、１６および１７の任意の層を除去してもよい。除去する方法は、実施の形態３と同様であるので、その説明は繰り返さない。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃおよびＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｃの製造方法によれば、異種基板１１を除去する工程をさらに備えている。これにより、異種基板１１を含まず、かつ高い結晶性と低いコストを両立したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を製造することができる。
（実施の形態５）
図８は、本実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。図８を参照して、本実施の形態におけるエピタキシャルウエハ２０について説明する。
図８に示すように、エピタキシャルウエハ２０は、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂと、このＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂ上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）層２１とを備えている。言い換えると、エピタキシャルウエハ２０は、異種基板１１と、この異種基板１１上に形成されたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２と、このＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面１２ａ上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層２１とを備えている。
続いて、本実施の形態におけるエピタキシャルウエハ２０の製造方法について説明する。
まず、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法にしたがって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂを製造する。
次に、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂ（本実施の形態では、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面１２ａ）上に、Ａｌ(1-y-z)ＧａyＩｎzＮ層２１を成長させる。成長させる方法は特に限定されず、たとえばＭＯＣＶＤ法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ法、昇華法などの気相成長法、液相成長法などが採用できる。
以上の工程を実施することにより、図８に示すエピタキシャルウエハ２０を製造することができる。なお、このエピタキシャルウエハ２０から、異種基板１１を除去する工程をさらに実施してもよい。また、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの代わりに、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを用いてもよい。
以上説明したように、本実施の形態におけるエピタキシャルウエハ２０およびその製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの上にＡｌ(1-y-z)ＧａyＩｎzＮ層２１が形成されている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂのＳｉ(1-v-w-x)ＣwＡｌxＮv層１２において主表面１２ａに位置するＳｉ(1-v-w-x)ＣwＡｌxＮv結晶は、結晶性が高い。このため、このＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の主表面１２ａ上に高い結晶性のＡｌ(1-y-z)ＧａyＩｎzＮ層２１を成長することができる。また、Ａｌ(1-y-z)ＧａyＩｎzＮ層はＳｉ(1-v-w-x)ＣwＡｌxＮv層２１の格子整合性の差および熱膨張率の差が小さいので、Ａｌ(1-y-z)ＧａyＩｎzＮ層２１の結晶性を向上することができる。また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂのコストが低いため、エピタキシャルウエハ２０の製造コストを低減することができる。
本実施例では、異種基板との界面から主表面に向けて組成比ｘ＋ｖが単調増加または単調減少するようにＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることによる効果について調べた。
（本発明例１）
本発明例１では、基本的には、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法にしたがって、図２に示すＰＬＤ装置で、図９に示すように３層を含むＳｉ(1-v-w-x)ＣwＡｌxＮv層を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造した。また、製造することを目的とする組成比ｘ＋ｖは０．９のＳｉ0.05Ｃ0.05Ａｌ0.45Ｎ0.45であった。なお、図９は、本発明例１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。
具体的には、まず、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の原料１０３を準備した。この原料１０３は、以下の方法により準備した。具体的には、ＳｉＣ粉末とＡｌＮ粉末とを３種類のモル比で混合し、それぞれプレスした。なお、１つは、ＳｉＣ粉末のみをプレスした。この３種類の混合物を真空容器内に配置して、真空容器内を１０-6Ｔｏｒｒまで真空引きをし、雰囲気を高純度の窒素ガスで満たした。その後、この３種類の混合物を２３００℃で２０時間焼成した。これにより、３種類の焼結体材料よりなる原料１０３を準備した。その後、図２に示すステージ１０４上に、この３種類の材料よりなる原料１０３をＡｌＮのモル比が低い順にセットした。
次に、異種基板１１としてＳｉ基板を準備した。このＳｉ基板は、（００１）面を主表面１１ａとして有し、かつ２インチの大きさを有していた。この異種基板１１を、真空チャンバ１０１内に設置された基板保持部１０６の表面上であって、原料１０３と対向する位置にセットした。
次に、異種基板１１の表面の温度を６００℃に加熱した。その後、レーザ光源１０２から放射されるレーザ光を、原料１０３のうちＡｌＮのモル比の最も低い材料、つまりＡｌＮを含まないＳｉＣの焼結体に照射した。これにより、異種基板１１上に、ＳｉＣよりなり、１００ｎｍの厚みを有する第１の層１３を成長させた。その後、原料１０３のうちＡｌＮのモル比が２番目に低い材料にレーザ光を照射した。これにより、第１の層１３上に、Ｓｉ0.45Ｃ0.45Ａｌ0.05Ｎ0.05よりなり、１００ｎｍの厚みを有する第２の層１４を成長させた。その後、原料１０３のうちＡｌＮのモル比が３番目に低い材料、つまりＡｌＮのモル比が最も高い材料にレーザ光を照射した。これにより、第２の層１４上に、Ｓｉ0.05Ｃ0.05Ａｌ0.45Ｎ0.45よりなり、１００ｎｍの厚みを有する第３の層１５を成長させた。
このとき、第１、第２および第３の層１３、１４および１５の厚みは、真空チャンバ１０１に取り付けたＲＨＥＥＤ１８の振動によりモニタした。これにより、合計３００ｎｍの厚みを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させた。
なお、レーザとしては、発光波長が２４８ｎｍ、パルス繰り返し周波数が１０Ｈｚ、パルス当たりのエネルギーが１〜３Ｊ／ｓｈｏｔのＫｒＦエキシマレーザを使用した。
このとき、真空チャンバ１０１内は、１×１０-6Ｔｏｒｒの真空状態にした後、真空チャンバ１０１内を窒素雰囲気とした。
以上の工程を実施することによって、図９に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造した。
（本発明例２）
本発明例２は、基本的には本発明例１と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第２の層１４がＳｉ0.45Ｃ0.45Ａｌ0.04Ｎ0.06である点において異なっていた。
（本発明例３）
本発明例３は、基本的には本発明例１と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第２の層１４がＳｉ0.45Ｃ0.45Ａｌ0.06Ｎ0.04である点において異なっていた。
（本発明例４）
本発明例４は、基本的には本発明例１と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第３の層１５がＳｉ0.05Ｃ0.05Ａｌ0.44Ｎ0.46である点において異なっていた。
（本発明例５）
本発明例５は、基本的には本発明例１と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第３の層１５がＳｉ0.05Ｃ0.05Ａｌ0.46Ｎ0.44である点において異なっていた。
（本発明例６）
本発明例６は、基本的には本発明例１と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、主表面が（１１１）面のＳｉ基板を用いた点において異なっていた。
（本発明例７）
本発明例７は、基本的には本発明例６と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第２の層１４がＳｉ0.45Ｃ0.45Ａｌ0.04Ｎ0.06である点において異なっていた。
（本発明例８）
本発明例８は、基本的には本発明例６と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第２の層１４がＳｉ0.45Ｃ0.45Ａｌ0.06Ｎ0.04である点において異なっていた。
（本発明例９）
本発明例９は、基本的には本発明例６と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第３の層１５がＳｉ0.05Ｃ0.05Ａｌ0.44Ｎ0.46である点において異なっていた。
（本発明例１０）
本発明例１０は、基本的には本発明例６と同様にＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造したが、第３の層１５がＳｉ0.05Ｃ0.05Ａｌ0.46Ｎ0.44である点において異なっていた。
（比較例１）
比較例１は、基本的には本発明例１と同様であったが、Ｓｉ基板上にＡｌＮ層を成長させた点において異なっていた。つまり、原料１０３は、ＡｌＮの原料とした。
（比較例２）
比較例２は、基本的には本発明例６と同様であったが、Ｓｉ基板上にＡｌＮ層を成長させた点において異なっていた。つまり、原料１０３は、ＡｌＮの原料とした。
（測定方法）
本発明例１〜１０のＳｉ(1-v-w-x)ＣwＡｌxＮv基材および比較例１および２のＡｌＮ基材を、室温まで冷却して、ＰＬＤ装置１００から取り出した。その後、本発明例１〜１０のＳｉ(1-v-w-x)ＣwＡｌxＮv層、比較例１および比較例２のＡｌＮ層の主表面において１０ｍｍ四方の領域について、クラックの数を光学顕微鏡で測定した。クラックは、長手方向の総距離が１ｍｍ以上のものを１つとし、それ未満の長さのものはカウントしなかった。その結果を下記の表１に示す。
Figure 0005621199
（測定結果）
表１に示すように、異種基板１１との界面から主表面１２ａに向けて異種基板１１の材料に近い組成から遠い組成になるように成長させた本発明例１〜１０のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数は、５個であった。一方、比較例１および２のＡｌＮ層のクラック数は１０個であった。このことから、異種基板から、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において主表面に位置するＳｉ0.05Ｃ0.05（ＡｌＮ）0.9層まで組成比ｘ＋ｖを単調増加させた本発明例１〜１０は、異種基板との熱膨張率の差を緩和できたので、クラック数を低減することができた。
なお、本発明例１〜１０のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9層と、比較例１および２のＡｌＮ層とは、ＡｌＮのモル比（組成比ｘ＋ｖ）が高い点で共通している。このため、比較例１および２においてＡｌＮ層の代わりにＳｉ0.05Ｃ0.05（ＡｌＮ）0.9層を成長させた場合であっても、クラック数は９個程度と推定でき、本発明例１〜１０のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9層のクラック数と同程度まで低減することはできない。
以上より、本実施例によれば、異種基板との界面から主表面に向けて組成比ｘ＋ｖが単調増加または単調減少するようにＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることにより、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の結晶性を向上できることを確認した。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ａ，１０ｂ，１０ｃ，１０ｄ Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材、１１ 異種基板、１１ａ，１２ａ 主表面、１２ Ｓｉ(1-v-w-x)ＣwＡｌxＮv層、１２ｂ 裏面、１３ 第１の層、１４ 第２の層、１５ 第３の層、１６ 第４の層、１７ 第５の層、１８ 第６の層、２０ エピタキシャルウエハ、２１ Ａｌ(1-y-z)ＧａyＩｎzＮ層、１００ ＰＬＤ装置、１０１ 真空チャンバ、１０２ レーザ光源、１０３ 原料、１０４ ステージ、１０５ パルスモータ、１０６ 基板保持部、１０７ 制御部、１０９ ガス供給部。

Claims (9)

  1. 異種基板を準備する工程と、
    前記異種基板上に、主表面を有するＳｉ(1-v-w-x)ＣwＡｌxＮv層（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｖ＋ｗ＋ｘ≦１）を成長させる工程とを備え、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層における前記主表面に位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１であり、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、前記異種基板との界面から前記主表面に向けて組成比ｘ＋ｖが単調増加または単調減少し、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、前記異種基板との界面の組成比ｘ＋ｖは、前記主表面の組成比ｘ＋ｖよりも前記異種基板の材料に近い、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  2. 前記成長させる工程後に、前記異種基板を除去する工程をさらに備えた、請求項１に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  3. 前記成長させる工程では、複数の層を含む前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる、請求項１または２に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  4. 前記成長させる工程では、パルスレーザー堆積法により前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる、請求項１〜３のいずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  5. 請求項１〜４のいずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造する工程と、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）を成長させる工程とを備えた、エピタキシャルウエハの製造方法。
  6. 主表面と、前記主表面と反対側の裏面とを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｖ＋ｗ＋ｘ≦１）を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材であって、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層における前記主表面に位置する組成比ｘ＋ｖは、０＜ｘ＋ｖ＜１であり、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、前記裏面から前記主表面に向けてｘ＋ｖが単調増加または単調減少していることを特徴とする、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材。
  7. 主表面を有する異種基板をさらに備え、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の前記裏面側が、前記異種基板の前記主表面に接するように形成され、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層において、前記裏面の組成比ｘ＋ｖは、前記主表面の組成比ｘ＋ｖよりも前記異種基板の材料に近いことを特徴とする、請求項６に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材。
  8. 前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は複数の層を含む、請求項６または７に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材。
  9. 請求項６〜８のいずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材と、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の前記主表面上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）とを備えた、エピタキシャルウエハ。
JP2009056914A 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ Active JP5621199B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009056914A JP5621199B2 (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
EP09735517.6A EP2276061A4 (en) 2008-04-24 2009-04-17 METHOD OF MANUFACTURING SI (1-V-W-X) CWALXNV BASE MATERIAL, METHOD FOR PRODUCING AN EPITACTIC WAFER, SI (1-V-W-X) CWALXNV BASE MATERIAL AND EPITACTIC WAFER
PCT/JP2009/057722 WO2009131063A1 (ja) 2008-04-24 2009-04-17 Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ
US12/989,036 US8715414B2 (en) 2008-04-24 2009-04-17 Process for producing Si(1-v-w-x)CwAlxNv base material, process for producing epitaxial wafer, Si(1-v-w-x)CwAlxNv base material, and epitaxial wafer
KR1020107022987A KR101516036B1 (ko) 2008-04-24 2009-04-17 Ｓｉ（１－ｖ－ｗ－ｘ）ＣｗＡｌｘＮｖ 기재의 제조 방법, 에피택셜 웨이퍼의 제조 방법, Ｓｉ（１－ｖ－ｗ－ｘ）ＣｗＡｌｘＮｖ 기재 및 에피택셜 웨이퍼
CN2009801140478A CN102017079B (zh) 2008-04-24 2009-04-17 SiCAlN衬底、外延晶片及它们的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008114466 2008-04-24
JP2008114466 2008-04-24
JP2009056914A JP5621199B2 (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
JP2009280485A JP2009280485A (ja) 2009-12-03
JP5621199B2 true JP5621199B2 (ja) 2014-11-05

Family

ID=41216799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056914A Active JP5621199B2 (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Country Status (6)

Country Link
US (1) US8715414B2 (ja)
EP (1) EP2276061A4 (ja)
JP (1) JP5621199B2 (ja)
KR (1) KR101516036B1 (ja)
CN (1) CN102017079B (ja)
WO (1) WO2009131063A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009280903A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009280484A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102119755B1 (ko) * 2012-11-30 2020-06-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
US11309389B2 (en) * 2012-11-30 2022-04-19 Lx Semicon Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same
JP3211970U (ja) * 2016-04-07 2017-08-17 オルボテック リミテッド ドナー取扱装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382837A (en) 1981-06-30 1983-05-10 International Business Machines Corporation Epitaxial crystal fabrication of SiC:AlN
JPS61291495A (ja) 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
JPH067594B2 (ja) 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
US5281831A (en) * 1990-10-31 1994-01-25 Kabushiki Kaisha Toshiba Optical semiconductor device
JPH04167477A (ja) * 1990-10-31 1992-06-15 Toshiba Corp 半導体素子
US6086672A (en) 1998-10-09 2000-07-11 Cree, Inc. Growth of bulk single crystals of aluminum nitride: silicon carbide alloys
US6911084B2 (en) 2001-09-26 2005-06-28 Arizona Board Of Regents Low temperature epitaxial growth of quaternary wide bandgap semiconductors
JP2005506695A (ja) 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長
JP4167477B2 (ja) 2002-11-25 2008-10-15 日本電気株式会社 ポインティングデバイス及び電子機器
US7781356B2 (en) * 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
KR100659579B1 (ko) 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
CN101882657A (zh) 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
US7371282B2 (en) 2006-07-12 2008-05-13 Northrop Grumman Corporation Solid solution wide bandgap semiconductor materials
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2009280903A (ja) 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009280484A (ja) 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same

Also Published As

Publication number Publication date
JP2009280485A (ja) 2009-12-03
KR20100134039A (ko) 2010-12-22
EP2276061A4 (en) 2013-10-16
EP2276061A1 (en) 2011-01-19
KR101516036B1 (ko) 2015-04-29
CN102017079B (zh) 2012-09-05
US20110031534A1 (en) 2011-02-10
WO2009131063A1 (ja) 2009-10-29
CN102017079A (zh) 2011-04-13
US8715414B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
JP5621199B2 (ja) Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
EP1349203B1 (en) ZnO-containing compound semiconductor device
JP6450675B2 (ja) 多層基板構造を形成する方法
JP5105258B2 (ja) 窒化ガリウム系材料及びその製造方法
EP2246458B1 (en) Thin film of aluminum nitride and process for producing the thin film of aluminum nitride
US8937339B2 (en) Si(1-V-W-X)CWAlXNV substrate, and epitaxial wafer
WO2014091968A1 (ja) 単結晶製造方法、及び当該方法によって製造される単結晶
JPWO2006088261A1 (ja) ＩｎＧａＮ層生成方法及び半導体素子
WO2009131061A1 (ja) Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ
JPH10290051A (ja) 半導体装置とその製造方法
JP2008243873A (ja) 半導体素子、半導体素子の製造方法、発光素子及び電子素子
WO2016199838A1 (ja) β－Ｇａ２Ｏ３基板、半導体積層構造体、及び半導体素子
Satoh et al. Process for producing Si (1-vwx) C w Al x N v base material, process for producing epitaxial wafer, Si (1-vwx) C w Al x N v base material, and epitaxial wafer
Satoh et al. Method of manufacturing a Si (1-vwx) C w Al x N v substrate, method of manufacturing an epitaxial wafer, Si (1-vwx) C w Al x N v substrate, and epitaxial wafer
KR20130025629A (ko) 박막 성장방법
JP2015137189A (ja) Ａｇドープｐ型ＺｎＯ系半導体結晶層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5621199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250