JP2009280484A - Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ - Google Patents

Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ Download PDF

Info

Publication number
JP2009280484A
JP2009280484A JP2009056913A JP2009056913A JP2009280484A JP 2009280484 A JP2009280484 A JP 2009280484A JP 2009056913 A JP2009056913 A JP 2009056913A JP 2009056913 A JP2009056913 A JP 2009056913A JP 2009280484 A JP2009280484 A JP 2009280484A
Authority
JP
Japan
Prior art keywords
substrate
vwx
layer
grown
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009056913A
Other languages
English (en)
Inventor
Kazunari Sato
一成 佐藤
Tomomasa Miyanaga
倫正 宮永
Shinsuke Fujiwara
伸介 藤原
Hideaki Nakahata
英章 中幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009056913A priority Critical patent/JP2009280484A/ja
Priority to US12/989,015 priority patent/US8540817B2/en
Priority to EP09735559.8A priority patent/EP2302110B1/en
Priority to PCT/JP2009/057719 priority patent/WO2009131061A1/ja
Priority to CN2009801143989A priority patent/CN102016135B/zh
Priority to KR1020107020566A priority patent/KR101526632B1/ko
Publication of JP2009280484A publication Critical patent/JP2009280484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24471—Crackled, crazed or slit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】クラックの発生を抑制するとともに、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハを提供する。
【解決手段】Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法は、以下の工程を備えている。まず、Ｓｉ基板１１が準備される。そして、Ｓｉ基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）１２を５５０℃未満の温度で成長される。
【選択図】図１

Description

本発明は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハに関するものである。
６．２ｅＶのエネルギーバンドギャップ、約３．３ＷＫ-1ｃｍ-1の熱伝導率および高い電気抵抗を有するＡｌＮ（窒化アルミニウム）結晶などのＡｌ(1-y-z)ＧａyＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）結晶は、短波長の光デバイス、パワー電子デバイスなどの半導体デバイス用の材料として用いられている。このような結晶は、従来から、気相成長法などで下地基板上に成長されることにより得ている。
このような材料を成長させるために用いられる下地基板として、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材が注目されている。このようなＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法として、たとえば米国特許第４３８２８３７号明細書（特許文献１）、米国特許第６０８６６７２号明細書（特許文献２）および特表２００５−５０６６９５号公報（特許文献３）が挙げられる。
上記特許文献１には、１９００℃〜２０２０℃で原料を加熱して、Ａｌ2Ｏ3（サファイア）上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を製造していることが開示されている。また上記特許文献２には、１８１０℃〜２４９２℃で原料を加熱して、ＳｉＣ（炭化珪素）上に１７００℃〜２４８８℃で（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長することが開示されている。また上記特許文献３には、原料ガスの温度を５５０℃〜７５０℃にして、Ｓｉ（シリコン）上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長することが開示されている。
米国特許第４３８２８３７号明細書 米国特許第６０８６６７２号明細書 特表２００５−５０６６９５号公報
しかし、上記特許文献１および２では、Ａｌ2Ｏ3基板およびＳｉＣ基板上に（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長している。Ａｌ2Ｏ3基板およびＳｉＣ基板は、化学的に非常に安定な材料であるので、ウエットエッチングなどの加工が困難である。このため、Ａｌ2Ｏ3基板およびＳｉＣ基板の厚みを薄くすること、Ａｌ2Ｏ3基板およびＳｉＣ基板を除去することなどが困難であるという問題がある。
また、上記特許文献２では、結晶成長面の温度を１７００℃〜２４８８℃の高温にしている。上記特許文献１では１９００℃〜２０２０℃で原料を加熱している。このため、上記特許文献１のＡｌ2Ｏ3基板の表面温度は原料の温度よりは低いものの、上記特許文献２と同程度の高温である。
上記特許文献３では、原料ガスの温度を約５５０℃〜７５０℃としている。（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長させるためには原料ガスをＳｉ基板の表面で反応させる必要があるので、少なくともＳｉ基板の表面温度は、原料ガスの温度よりも高くする必要がある。したがって、上記特許文献３でのＳｉ基板の表面温度は少なくとも５５０℃を超える温度である。
このように、上記特許文献１〜３では、５５０℃を超える高温で（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を成長している。（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を得るためには、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶の成長終了後に、常温まで冷却して（ＳｉＣ）(1-x)（ＡｌＮ）x結晶を装置から取り出す必要がある。しかし、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶と、Ａｌ2Ｏ3、ＳｉＣおよびＳｉとは熱膨張係数が異なっている。このため、冷却時に熱膨張率の違いにより（ＳｉＣ）(1-x)（ＡｌＮ）x結晶は応力を受ける。成長温度から室温までの温度差が大きい程、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶が受ける応力が大きい。上記特許文献１〜３は高温で成長しているので、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶に大きな応力が加えられる。したがって、（ＳｉＣ）(1-x)（ＡｌＮ）x結晶にクラックが発生しやすいという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、クラックの発生を抑制するとともに、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハを提供することである。
本発明者は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層に生じるクラックを抑制するためには、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる温度から室温までの温度差を小さくすることが効果的であることを見出した。そこで、本発明者はＳｉ(1-v-w-x)ＣwＡｌxＮv層に生じるクラックを抑制するためのＳｉ(1-v-w-x)ＣwＡｌxＮv層の成長温度を鋭意研究した結果、５５０℃未満とすることでクラックを抑制することができることを見出した。
つまり、本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法は、以下の工程を備えている。まず、Ｓｉ基板が準備される。そして、Ｓｉ基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）が５５０℃未満の温度で成長される。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を５５０℃未満で成長させている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の成長終了後に、常温まで冷却する際に、Ｓｉ基板とＳｉ(1-v-w-x)ＣwＡｌxＮv層との熱膨張率の違いによりＳｉ(1-v-w-x)ＣwＡｌxＮv層に応力が加えられる。しかし、成長温度を５５０℃未満としたときにＳｉ(1-v-w-x)ＣwＡｌxＮv層に加えられる応力は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層にクラックを生じさせることを抑制できる大きさである。したがって、成長させるＳｉ(1-v-w-x)ＣwＡｌxＮv層に生じるクラックの発生を抑制することができる。
また、Ｓｉ基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させている。Ｓｉ基板は、へき開性が高く、酸によるエッチングが容易である。このため、Ｓｉ基板の厚みを薄くするための加工、Ｓｉ基板を除去するための加工が容易である。したがって、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法において好ましくは、上記成長させる工程後に、Ｓｉ基板を除去する工程をさらに備えている。
上述したように、Ｓｉ基板は加工性が容易である。このため、Ｓｉ基板を容易に除去できる。したがって、Ｓｉ基板を含まず、かつクラックの発生を抑制したＳｉ(1-v-w-x)ＣwＡｌxＮv層を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材を容易に製造することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法において好ましくは、成長させる工程では、パルスレーザー堆積(Pulsed Laser Deposition：ＰＬＤ)法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる。
これにより、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の原料にレーザを照射してプラズマを発生させて、このプラズマをＳｉ基板上に供給することができる。つまり、非平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることができる。この成長条件は平衡状態のような安定な状態でないので、Ｓｉは、ＣおよびＮのいずれとも結合が可能であり、ＡｌはＣおよびＮのいずれとも結合が可能である。このため、Ｓｉ、Ｃ、ＡｌおよびＮの４元素が混晶したＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長することができる。
本発明のエピタキシャルウエハの製造方法は、上記いずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造する工程と、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）を成長させる工程とを備えている。
本発明のエピタキシャルウエハの製造方法によれば、クラックの発生を抑制したＳｉ(1-v-w-x)ＣwＡｌxＮv層を製造することができる。このため、このＳｉ(1-v-w-x)ＣwＡｌxＮv層上に良好な結晶性のＡｌ(1-y-z)ＧａyＩｎzＮ層を成長することができる。また、Ａｌ(1-y-z)ＧａyＩｎzＮ層の格子整合性および熱膨張率は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の格子整合性および熱膨張率との差が小さいので、Ａｌ(1-y-z)ＧａyＩｎzＮ層の結晶性を向上することができる。さらに、エピタキシャルウエハがＳｉ基板を備えている場合には、Ｓｉ基板の加工性は容易であるので、エピタキシャルウエハからＳｉ基板を容易に除去することができる。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材であって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の１０ｍｍ以下四方の領域において１ｍｍ以上のクラックが１＞ｖ＋ｘ＞０．５では７個以下、０．５≧ｖ＋ｘ＞０．１では５個以下、０．１≧ｖ＋ｘ＞０では３個以下であることを特徴としている。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材によれば、上述した本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法により製造することにより、低い温度でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることで得られる。このため、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数を上記のように低減したＳｉ(1-v-w-x)ＣwＡｌxＮv基材を実現することができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材において好ましくは、主表面を有するＳｉ基板をさらに備え、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は、Ｓｉ基板の主表面上に形成されている。
このように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の厚みが薄い場合などＳｉ(1-v-w-x)ＣwＡｌxＮv基材は必要に応じてＳｉ基板をさらに備えていてもよい。Ｓｉ基板は加工が容易なので、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層からＳｉ基板を除去する必要が生じた場合に特に有利である。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材において好ましくは、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は、Ｘ線回折(X-ray Diffraction：ＸＲＤ)法で測定されるＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有する。
上述したように、ＰＬＤ法などの非平衡状態で成長されたＳｉ(1-v-w-x)ＣwＡｌxＮv層では、Ｓｉは、ＣおよびＮのいずれとも結合しており、Ａｌは、ＣおよびＮのいずれとも結合している。このため、Ｓｉ、Ｃ、ＡｌおよびＮの４元素が混晶したＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長することができる。したがって、ＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層を実現することができる。
本発明のエピタキシャルウエハは、上記いずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材と、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）とを備えている。
本発明のエピタキシャルウエハによれば、クラックの発生を抑制したＳｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層が形成されている。このため、Ａｌ(1-y-z)ＧａyＩｎzＮ層の結晶性を良好にすることができる。また、エピタキシャルウエハがＳｉ基板を備えている場合には、Ｓｉ基板の加工性は容易であるので、エピタキシャルウエハからＳｉ基板を容易に除去することができる。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハによれば、Ｓｉ基板上に低温でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させている。よって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層に応力が加えられることを抑制することにより、クラックの発生を抑制するとともに、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材を実現できる。
本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤにおける回折ピークを示す模式図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤにおける回折ピークを示す模式図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤにおける回折ピークを示す模式図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv層を構成する原子の配列を模式的に示す図である。 本発明の実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造に使用可能なＰＬＤ装置を概略的に示す模式図である。 平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させたときの状態を模式的に示す断面図である。 平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させたときの状態を模式的に示す断面図である。 平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させたときのＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤ法で測定される回折ピークを示す模式図である。 本発明の実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。 本発明の実施の形態３におけるエピタキシャルウエハを概略的に示す断面図である。 本発明の実施の形態４におけるエピタキシャルウエハを概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。始めに、図１を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを説明する。
図１に示すように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、Ｓｉ基板１１と、Ｓｉ基板１１の主表面１１ａ上に形成されたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）とを備えている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において、組成比１−ｖ−ｗ−ｘはＳｉのモル比であり、ｗはＣのモル比であり、ｘはＡｌのモル比であり、ｖはＮのモル比である。
Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の１０ｍｍ以下四方の領域において１ｍｍ以上のクラックは、１＞ｖ＋ｘ＞０．５では７個以下、０．５≧ｖ＋ｘ＞０．１では５個以下、０．１≧ｖ＋ｘ＞０では３個以下である。ここで、ｖ＋ｘは、ＡｌＮのモル比である。
なお、クラックが１ｍｍ以上とは、連続する１つのクラックにおいて、長手方向に沿った距離の合計を意味する。
図２〜図４は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤ法における回折ピークを示す模式図である。図２〜図４に示すように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、ＸＲＤ法で測定されるＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有している。ここで、ＸＲＤ法で測定される各材料の回折ピークは、固有の値である。たとえば、ターゲットが銅（Ｃｕ）で、管球電圧が４５ｋＶで、管球電流が４０ｍＡで、測定方式が２θ−ωで、角度分解能が０．００１ｄｅｇステップである測定条件では、ＡｌＮ（００２）面の回折ピークは３６．０３ｄｅｇ付近に、ＳｉＣ（１０２）面の回折ピークは３５．７２ｄｅｇ付近に現れる。
図２に示すように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２においてＳｉＣの回折ピークとＡｌＮの回折ピークとの間に存在する回折ピークは、ＳｉＣおよびＡｌＮの回折ピークの高さよりも高い場合と、図３に示すように、ＳｉＣおよびＡｌＮの回折ピークの高さよりも低い場合とを含んでいる。また、図４に示すように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、ＳｉＣおよびＡｌＮの回折ピークが現れずに、ＳｉＣの回折ピークとＡｌＮの回折ピークの間にのみ回折ピークを有していてもよい。Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２においてＳｉＣの回折ピークとＡｌＮの回折ピークとの間に存在する回折ピークは、ノイズ程度のピークではなく、Ｓｉ、Ｃ、ＡｌおよびＮの混晶した状態が存在することを示す程度の高さを有している。
図５は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv構成する原子の配列を模式的に示す図である。ＳｉＣとして化学的に安定に存在するので、ＳｉはＣと結合しやすく、Ｎとは結合しにくい。ＡｌＮとして化学的に安定に存在するので、ＡｌはＮと結合しやすく、Ｃとは結合しにくい。しかし、図５に示すように、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２において、Ｓｉは、ＣおよびＮのいずれとも結合し、かつＡｌはＣおよびＮのいずれとも結合している。つまり、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、ＳｉＣとしてまたはＡｌＮとして凝集せずに、Ｓｉ、Ａｌ、ＣおよびＮが原子レベルで分散している。
続いて、図６を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法を説明する。図６は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造に使用可能なＰＬＤ装置を概略的に示す模式図である。
ここで、図６を参照して、ＰＬＤ装置１００の主要な構成について説明する。図６に示すように、ＰＬＤ装置１００は、真空チャンバ１０１と、レーザ光源１０２と、原料１０３と、ステージ１０４と、パルスモータ１０５と、基板保持部１０６と、ヒータ（図示せず）と、制御部１０７と、反射高速電子回折装置（ＲＨＥＥＤ）１０８と、ガス供給部１０９とを備えている。
真空チャンバ１０１の外部には、レーザ光源１０２が配置されている。このレーザ光源１０２は、レーザ光を照射可能である。真空チャンバ１０１の内部であって、レーザ光源１０２からレーザ光が照射される位置に、ターゲットとなる原料１０３が配置可能である。ステージ１０４は、この原料１０３を載置可能である。パルスモータ１０５は、このステージ１０４を駆動可能である。基板保持部１０６は、下地基板としてのＳｉ基板１１を保持可能である。ヒータは、基板保持部１０６に保持されたＳｉ基板１１を加熱する。制御部１０７は、レーザ光源１０２およびパルスモータ１０５の動作制御を行なうことが可能である。ＲＨＥＥＤ１０８は、振動をモニタすることで、Ｓｉ基板１１上に成長したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の厚みを測定可能である。ガス供給部１０９は、真空チャンバ１０１の内部にガスを供給可能である。
なお、ＰＬＤ装置１００は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
まず、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の原料１０３を準備する。この原料１０３は、たとえばＳｉＣとＡｌＮとを混合した焼結体を用いることができる。この原料１０３においてＳｉＣとＡｌＮとを混合するモル比により、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の組成ｖ＋ｘを制御することができる。このようにして準備した原料１０３を、図６に示すステージ１０４上にセットする。
次に、Ｓｉ基板１１を、真空チャンバ１０１内に設置された基板保持部１０６の表面上であって、原料１０３と対向する位置にセットする。
次に、Ｓｉ基板１１の表面の温度を５５０℃未満に加熱する。Ｓｉ基板１１の表面の温度は５５０℃未満であり、好ましくは５４０℃以下である。この加熱は、たとえばヒータなどにより行なう。なお、Ｓｉ基板１１の加熱方法は、ヒータに特に限定されず、たとえば電流を流すなどの他の手法であってもよい。
次に、レーザ光源１０２から放射されるレーザ光を原料１０３に照射する。なお、レーザとしては、たとえば発光波長が２４８ｎｍ、パルス繰り返し周波数が１０Ｈｚ、パルス当たりのエネルギーが１〜３Ｊ／ｓｈｏｔのＫｒＦ（フッ化クリプトン）エキシマレーザを使用することができる。なお、発光波長が１９３ｎｍのＡｒＦ（フッ化アルゴン）エキシマレーザなどの他のレーザを使用することもできる。
このとき、真空チャンバ１０１内は、たとえば１×１０-3Ｔｏｒｒ〜１×１０-6Ｔｏｒｒ以下程度の真空状態にする。その後、真空チャンバ１０１内をガス供給部１０９によりアルゴン（Ａｒ）などの不活性ガス、窒素（Ｎ2）などの雰囲気とする。なお、真空チャンバ１０１内を窒素雰囲気とすると、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長の際に窒素を補給することができる。また、真空チャンバ内を不活性ガス雰囲気とすると、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長の際に原料１０３のみが用いられるので、ｖ＋ｘの値を制御しやすい。
レーザ光を原料１０３に照射するに際し、上記のような短波長のレーザを用いることが好ましい。短波長のレーザを用いた場合には、吸収係数が大きくなるので、原料１０３の表面近傍でレーザ光のほとんどが吸収されることとなる。この結果、原料１０３の表面温度が急激に上昇し、真空チャンバ１０１内で固体からの爆発的な粒子放出を伴うプラズマであるアブレーションプラズマ（プルーム）を生成することができる。プラズマ中に含まれるアブレーション粒子は、再結合や雰囲気ガスとの衝突、反応などにより状態を変化させながらＳｉ基板１１へ移動する。そして、Ｓｉ基板１１に到達した各粒子は、Ｓｉ基板１１を拡散し、配置可能なサイトに入ることで、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２が形成される。
ここで、各粒子が入る配置可能なサイトとは、以下の通りである。Ａｌ原子の配置可能なサイトは、Ｃ原子またはＮ原子と結合するサイトである。Ｓｉ原子の配置可能なサイトは、Ｃ原子またはＮ原子と結合するサイトである。Ｃ原子の配置可能なサイトは、Ａｌ原子またはＳｉ原子と結合するサイトである。Ｎ原子の配置可能なサイトは、Ａｌ原子またはＳｉ原子と結合するサイトである。
なお、成長させるＳｉ(1-v-w-x)ＣwＡｌxＮv層１２の厚みは、真空チャンバ１０１に取り付けたＲＨＥＥＤ１８の振動によりモニタすることができる。
以上の工程を実施することによって、Ｓｉ基板１１上にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を５５０℃未満の温度で成長させることができ、図１に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造することができる。
なお、本実施の形態では、ＰＬＤ法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長する方法を説明したが、特にこれに限定されない。たとえば、パルス供給方式のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相堆積）法、ガスソース方式のＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、スパッタ法などの方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させてもよい。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法によれば、Ｓｉ基板１１を準備する工程と、このＳｉ基板１１上にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を５５０℃未満の温度で成長させる工程とを備えている。
本発明のＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２を５５０℃未満で成長させている。本発明者は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２を５５０℃未満で成長させることによって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長後、室温まで冷却する際に、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２とＳｉ基板１１との熱膨張率差によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２に生じる応力の影響を低減できることを見出した。つまり、成長温度を５５０℃未満としたときにＳｉ(1-v-w-x)ＣwＡｌxＮv層１２に加えられる応力は、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２にクラックを生じさせることを抑制できることを見出した。したがって、成長させるＳｉ(1-v-w-x)ＣwＡｌxＮv層１２に生じるクラックの発生を抑制することができる。
また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の下地基板としてＳｉ基板１１を用いている。Ｓｉ基板１１は、現在のエレクトロニクス材料の主流であり、エッチングなどの加工の技術が確立されている。Ｓｉ基板１１は、へき開性が高く、酸によるエッチングが容易である。このため、Ｓｉ基板１１の厚みを薄くするための加工、Ｓｉ基板を除去するための加工を容易に行なうことができる。たとえば発光デバイスを作成するためにＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを用いる場合には、Ｓｉ基板のへき開性などは非常に重要である。したがって、加工性の容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造することができる。
特に、従来では、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の成長温度が高いので、Ｓｉ基板１１を下地基板として用いてＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することが困難であった。しかし、本実施の形態では、５５０℃未満の低温でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させているので、Ｓｉ基板１１が熱により劣化することを抑制することができる。このため、Ｓｉ基板１１上にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することが可能になる。
さらに、下地基板としてＳｉ基板１１を用いている。Ｓｉ基板１１は、ＳｉＣ基板、サファイア基板などよりも安価である。このため、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造するために要するコストを低減することができる。
このように５５０℃未満でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させる本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの成長方法によれば、１０ｍｍ以下四方の領域において１ｍｍ以上のクラックが１＞ｖ＋ｘ＞０．５では７個以下、０．５≧ｖ＋ｘ＞０．１では５個以下、０．１≧ｖ＋ｘ＞０では３個以下であるＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを実現することができる。
したがって、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法により製造されるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、加工が容易であり、結晶性を向上している。このため、たとえばトンネル磁気抵抗素子、巨大磁気抵抗素子などの種々の磁気抵抗効果を利用した機能デバイス、発光ダイオード、レーザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）、スピンＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷデバイスなどに好適に用いることができる。
上記Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法において好ましくは、成長させる工程では、ＰＬＤ法によりＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させている。
これにより、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２の原料１０３にレーザを照射してプラズマを発生させて、このプラズマをＳｉ基板１１上に供給することができる。つまり、非平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させることができる。非平衡状態は平衡状態のような安定な状態でないので、Ｓｉは、ＣおよびＮのいずれとも結合が可能であり、ＡｌはＣおよびＮのいずれとも結合が可能である。このため、図５に示すように、Ｓｉ、Ｃ、ＡｌおよびＮの４元素が混晶したＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。
ここで、平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させた場合について図７および図８を参照して説明する。図７および図８は、平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させたときの状態を模式的に示す断面図である。
平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層１１２を成長させると、ＳｉＣおよびＡｌＮが安定であるので、ＳｉとＣとが結合し、ＡｌとＮとが結合する。したがって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２は、図７に示すように、ＳｉＣ層１１２ａとＡｌＮ層１１２ｂとが層状に積層した状態に成長したり、図８に示すように、ＳｉＣ層１１２ａ中に、凝集したＡｌＮ層１１２ｂが点在するように成長する場合が多くなる。
図９は、平衡状態でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させたときのＳｉ(1-v-w-x)ＣwＡｌxＮv層のＸＲＤ法で測定される回折ピークを示す模式図である。このように成長したＳｉ(1-v-w-x)ＣwＡｌxＮv層は、図７および図８のようにＳｉ、Ｃ、ＡｌおよびＮの４元素の混晶状態ではない。このため、ＸＲＤ法で測定すると、図９に示すように、ＳｉＣの回折ピークおよびＡｌＮの回折ピークのみが検出され、ＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークは存在しない。なお、ＳｉＣの回折ピークとＡｌＮの回折ピークとの間にノイズなどの誤差程度の回折ピークが発生する場合はある。
したがって、ＰＬＤ法でＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長させた場合には、図５に示すように、Ｓｉ、Ｃ、ＡｌおよびＮの４元素の混晶状態のＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を成長することができる。その結果、図２〜図４に示すように、ＸＲＤ法で測定されるＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有するＳｉ(1-v-w-x)ＣwＡｌxＮv層１２を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造することができる。
（実施の形態２）
図１０は、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材を概略的に示す断面図である。図１０を参照して、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂは、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａから少なくともＳｉ基板１１が除去されている。
続いて、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法について説明する。
まず、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法にしたがって、図１に示すＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造する。
次に、Ｓｉ基板１１を除去する。なお、Ｓｉ基板１１のみを除去してもよく、Ｓｉ基板１１およびＳｉ(1-v-w-x)ＣwＡｌxＮv層１２においてＳｉ基板１１と接触している面を含む一部分を除去してもよい。
除去する方法は特に限定されず、たとえばエッチングなど化学的な除去方法、切断、研削、へき開など機械的な除去方法などを用いることができる。切断とは、電着ダイヤモンドホイールの外周刃を持つスライサーなどで機械的にＳｉ(1-v-w-x)ＣwＡｌxＮv層１２から少なくともＳｉ基板１１を除去することをいう。研削とは、砥石を回転させながら表面に接触させて、厚さ方向に削り取ることをいう。へき開とは、結晶格子面に沿ってＳｉ基板１１を分割することをいう。
以上説明したように、本実施の形態におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法によれば、Ｓｉ基板１１を除去する工程をさらに備えている。Ｓｉ基板１１は容易に除去されるので、たとえばＳｉ(1-v-w-x)ＣwＡｌxＮv層１２のみを備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂを容易に製造することができる。
（実施の形態３）
図１１は、本実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。図１１を参照して、本実施の形態におけるエピタキシャルウエハ２０ａについて説明する。
図１１に示すように、エピタキシャルウエハ２０ａは、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａと、このＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂ上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）層２１とを備えている。言い換えると、エピタキシャルウエハ２０ａは、Ｓｉ基板１１と、このＳｉ基板１１上に形成されたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２と、このＳｉ(1-v-w-x)ＣwＡｌxＮv層１２上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層２１とを備えている。
続いて、本実施の形態におけるエピタキシャルウエハ２０ａの製造方法について説明する。
まず、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法にしたがって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造する。
次に、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａ（本実施の形態では、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２）上に、Ａｌ(1-y-z)ＧａyＩｎzＮ層２１を成長させる。成長させる方法は特に限定されず、たとえばＭＯＣＶＤ法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ法、昇華法などの気相成長法、液相成長法などが採用できる。
以上の工程を実施することにより、図１１に示すエピタキシャルウエハ２０ａを製造することができる。なお、このエピタキシャルウエハ２０ａから、Ｓｉ基板１１を除去する工程をさらに実施してもよい。
以上説明したように、本実施の形態におけるエピタキシャルウエハ２０ａおよびエピタキシャルウエハ２０ａの製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの上にＡｌ(1-y-z)ＧａyＩｎzＮ層２１が形成されている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、クラックの発生が抑制されている。このため、このＳｉ(1-v-w-x)ＣwＡｌxＮv層１２上に良好な結晶性のＡｌ(1-y-z)ＧａyＩｎzＮ層２１を成長することができる。また、Ａｌ(1-y-z)ＧａyＩｎzＮ層はＳｉ(1-v-w-x)ＣwＡｌxＮv層２１の格子整合性の差および熱膨張率の差が小さいので、Ａｌ(1-y-z)ＧａyＩｎzＮ層２１の結晶性を向上することができる。さらに、エピタキシャルウエハがＳｉ基板１１を備えている場合には、Ｓｉ基板１１の加工は容易であるので、エピタキシャルウエハからＳｉ基板１１を容易に除去することができる。
（実施の形態４）
図１２は、本実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。図１２を参照して、本実施の形態におけるエピタキシャルウエハ２０ｂについて説明する。
図１２に示すように、エピタキシャルウエハ２０ｂは、実施の形態２におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂと、このＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂ上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）層２１とを備えている。言い換えると、エピタキシャルウエハ２０ａは、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２と、このＳｉ(1-v-w-x)ＣwＡｌxＮv層１２上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層２１とを備えている。
続いて、本実施の形態におけるエピタキシャルウエハ２０ｂの製造方法について説明する。
まず、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの製造方法にしたがって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂを製造する。
次に、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａ（本実施の形態では、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２）上に、実施の形態３と同様に、Ａｌ(1-y-z)ＧａyＩｎzＮ層２１を成長させる。
以上の工程を実施することにより、図１２に示すエピタキシャルウエハ２０ｂを製造することができる。
以上説明したように、本実施の形態におけるエピタキシャルウエハ２０ｂおよびエピタキシャルウエハ２０ｂの製造方法によれば、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ｂの上にＡｌ(1-y-z)ＧａyＩｎzＮ層２１が形成されている。Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａは、クラックの発生が抑制されているため、良好な結晶性のＡｌ(1-y-z)ＧａyＩｎzＮ層２１を成長することができる。
本実施例では、Ｓｉ基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることによる効果について調べた。
（本発明例１）
本発明例１では、基本的には、実施の形態１におけるＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａの製造方法にしたがって、図６に示すＰＬＤ装置でＳｉ(1-v-w-x)ＣwＡｌxＮv基材１０ａを製造した。また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層１２としてＡｌＮの組成比であるｘ＋ｖ＝０．９のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9を製造した。
具体的には、まず、Ｓｉ0.05Ｃ0.05（ＡｌＮ）0.9層１２の原料１０３を準備した。この原料１０３は、以下の方法により準備した。具体的には、ＳｉＣ粉末とＡｌＮ粉末とを混合し、プレスした。この混合物を真空容器内に配置して、真空容器内を１０-6Ｔｏｒｒまで真空引きをし、雰囲気を高純度のＡｒガスで満たした。その後、この混合物を２３００℃で２０時間焼成した。これにより、原料１０３を準備した。その後、この原料１０３を、図６に示すステージ１０４上にセットした。
次に、下地基板としてＳｉ基板１１を準備した。このＳｉ基板１１は、（００１）面を主表面１１ａとして有し、かつ１インチの大きさを有していた。このＳｉ基板１１を、真空チャンバ１０１内に設置された基板保持部１０６の表面上であって、原料１０３と対向する位置にセットした。
次に、Ｓｉ基板１１の表面の温度を５４０℃に加熱した。その後、レーザ光源１０２から放射されるレーザ光を原料１０３に照射した。なお、レーザとしては、発光波長が２４８ｎｍ、パルス繰り返し周波数が１０Ｈｚ、パルス当たりのエネルギーが１〜３Ｊ／ｓｈｏｔのＫｒＦエキシマレーザを使用した。
このとき、真空チャンバ１０１内は、１×１０-6Ｔｏｒｒの真空状態にした後、真空チャンバ１０１内を窒素雰囲気とした。
真空チャンバ１０１に取り付けたＲＨＥＥＤ１８の振動によりモニタして、５００ｎｍの厚みを有するＳｉ0.05Ｃ0.05（ＡｌＮ）0.9層１２を成長させた。
以上の工程を実施することによって、図１に示すＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材１０ａを製造した。
（比較例１）
比較例１は、基本的には本発明例１と同様にＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材を製造したが、下地基板として、Ｓｉ基板の代わりに、主表面が（０００１）面のサファイア基板を用いた。
（比較例２）
比較例２は、基本的には本発明例１と同様にＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材を製造したが、下地基板としてＳｉ基板の代わりに、主表面が（０００１）面の６Ｈ−ＳｉＣ基板を用いた。
（測定方法）
本発明例１、比較例１および比較例２のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材の下地基板について、フッ化水素（ＨＦ）と硝酸（ＨＮＯ3）との混合液、および水酸化カリウム（ＫＯＨ）によるエッチング性と、へき開性とを各々調べた。
その結果を下記の表１に示す。表１中、○は、良好に下地基板が除去されたことを示し、×は、下地基板を十分に除去できなかったことを示す。
Figure 2009280484
（測定結果）
表１に示すように、下地基板としてＳｉ基板を用いた本発明例１のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材は、Ｓｉ基板のエッチング性およびへき開性が良好であった。このため、Ｓｉ基板の加工が容易であることが確認できた。
一方、下地基板としてサファイア基板を用いた比較例１のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材は、サファイア基板のエッチング性およびへき開性が良好でなかったので、サファイア基板を十分に除去できなかった。
また下地基板としてＳｉＣ基板を用いた比較例２のＳｉ0.05Ｃ0.05（ＡｌＮ）0.9基材は、ＳｉＣ基板のエッチング性が良好でなかったので、エッチングによりＳｉＣ基板を十分に除去できなかった。
以上より、本実施例によれば、Ｓｉ基板を用いることで加工が容易なＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造することができることが確認できた。
本実施例では、５５０℃未満の温度でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長することによる効果について調べた。
（本発明例２）
本発明例２では、基本的には本発明例１と同様であったが、下地基板として主表面が（１１１）面であるＳｉ基板１１を用いて、Ｓｉ0.05Ｃ0.05Ａｌ0.45Ｎ0.45を成長させた。
（本発明例３）
本発明例３は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.0005Ｃ0.0005Ａｌ0.4994Ｎ0.4996とした。このため、準備した原料１０３のＡｌＮ粉末およびＳｉＣ粉末のモル比を変更した。
（本発明例４）
本発明例４は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.0005Ｃ0.0005Ａｌ0.4996Ｎ0.4994とした。
（本発明例５）
本発明例５は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.0005Ｃ0.0005Ａｌ0.4995Ｎ0.4995とした。
（本発明例６）
本発明例６は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.0006Ｃ0.0004Ａｌ0.4995Ｎ0.4995とした。
（本発明例７）
本発明例７は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.0004Ｃ0.0006Ａｌ0.4995Ｎ0.4995とした。
（本発明例８）
本発明例８は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.005Ｃ0.005Ａｌ0.495Ｎ0.495とした。
（本発明例９）
本発明例９は、基本的には本発明例１と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.25Ｃ0.25Ａｌ0.25Ｎ0.25とした。
（本発明例１０）
本発明例１０は、基本的には本発明例１と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.45Ｃ0.45Ａｌ0.05Ｎ0.05とした。
（本発明例１１）
本発明例１１は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.495Ｃ0.495Ａｌ0.005Ｎ0.005とした。
（本発明例１２）
本発明例１２は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.4995Ｃ0.4995Ａｌ0.0004Ｎ0.0006とした。
（本発明例１３）
本発明例１３は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.4995Ｃ0.4995Ａｌ0.0006Ｎ0.0004とした。
（本発明例１４）
本発明例１４は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.4995Ｃ0.4995Ａｌ0.0005Ｎ0.0005とした。
（本発明例１５）
本発明例１５は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.4996Ｃ0.4994Ａｌ0.0005Ｎ0.0005とした。
（本発明例１６）
本発明例１６は、基本的には本発明例２と同様であったが、成長させたＳｉ(1-v-w-x)ＣwＡｌxＮv層１２をＳｉ0.49945Ｃ0.4996Ａｌ0.0005Ｎ0.0005とした。
（比較例３）
比較例３は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.05Ｃ0.05Ａｌ0.45Ｎ0.45層を成長させた。
（比較例４）
比較例４は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.0005Ｃ0.0005Ａｌ0.4994Ｎ0.4996層を成長させた。
（比較例５）
比較例５は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.0005Ｃ0.0005Ａｌ0.4996Ｎ0.4994層を成長させた。
（比較例６）
比較例６は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.0005Ｃ0.0005Ａｌ0.4995Ｎ0.4995層を成長させた。
（比較例７）
比較例７は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.0006Ｃ0.0004Ａｌ0.4995Ｎ0.4995層を成長させた。
（比較例８）
比較例８は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.0004Ｃ0.0006Ａｌ0.4995Ｎ0.4995層を成長させた。
（比較例９）
比較例９は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃でＳｉ0.005Ｃ0.005Ａｌ0.495Ｎ0.495層を成長させた。
（比較例１０）
比較例１０は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.25Ｃ0.25Ａｌ0.25Ｎ0.25層を成長させた。
（比較例１１）
比較例１１は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.45Ｃ0.45Ａｌ0.05Ｎ0.05層を成長させた。
（比較例１２）
比較例１２は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.495Ｃ0.495Ａｌ0.005Ｎ0.005層を成長させた。
（比較例１３）
比較例１３は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.4995Ｃ0.4995Ａｌ0.0004Ｎ0.0006層を成長させた。
（比較例１４）
比較例１４は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.4995Ｃ0.4995Ａｌ0.0006Ｎ0.0004層を成長させた。
（比較例１５）
比較例１５は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.4995Ｃ0.4995Ａｌ0.0005Ｎ0.0005層を成長させた。
（比較例１６）
比較例１６は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.4996Ｃ0.4994Ａｌ0.0005Ｎ0.0005層を成長させた。
（比較例１７）
比較例１７は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、Ｓｉ0.4994Ｃ0.4996Ａｌ0.0005Ｎ0.0005層を成長させた。
（比較例１８）
比較例１８は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５４０℃で、ＡｌＮ層を成長させた。
（比較例１９）
比較例１９は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度を５５０℃で、ＡｌＮ層を成長させた。
（比較例２０）
比較例２０は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５４０℃で、ＳｉＣ層を成長させた。
（比較例２１）
比較例２１は、基本的には本発明例２と同様であったが、Ｓｉ基板の主表面の温度が５５０℃で、ＳｉＣ層を成長させた。
（測定方法）
本発明例２〜１６および比較例３〜２１のＳｉ(1-v-w-x)ＣwＡｌxＮv層、ＡｌＮ層およびＳｉＣ層の１０ｍｍ四方の領域について、クラックの数を光学顕微鏡で測定した。クラックは、長手方向の総距離が１ｍｍ以上のものを１つとし、それ未満の長さのものはカウントしなかった。その結果を下記の表２に示す。
Figure 2009280484
（測定結果）
表２に示すように、５４０℃で成長させた本発明例２〜８のｖ＋ｘ＝０．９、０．９９９、０．９９の組成のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数は７個であった。一方、５５０℃で成長させた比較例３〜９のｖ＋ｘ＝０．９、０．９９９、０．９９の組成のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数は８個であった。
また、本発明例９の５４０℃で成長したＳｉ0.25Ｃ0.25Ａｌ0.25Ｎ0.25層のクラック数は５個であった。一方、比較例１０の５５０℃で成長した本発明例９と同じ組成のＳｉ0.25Ｃ0.25Ａｌ0.25Ｎ0.25層のクラック数は６個であった。
また、５４０℃で成長させた本発明例１０〜１６のｖ＋ｘ＝０．１、０．０１、０．００１の組成のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数は３個であった。一方、５５０℃で成長させた比較例１１〜１７のｖ＋ｘ＝０．１、０．０１、０．００１の組成のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラック数は４個であった。
このことから、同じ組成のＳｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を成長させる場合には、成長温度を５５０℃未満とすることによって、クラック数を低減できることがわかった。
また、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層のｖ＋ｘが大きいほどＳｉ基板１１との組成のずれが大きくなるので、クラックが多くなる。このため、表２の結果から、５４０℃でＳｉ(1-v-w-x)ＣwＡｌxＮv層を成長させることによって、１＞ｖ＋ｘ＞０．５のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラックは７個以下、０．５≧ｖ＋ｘ＞０．１のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラックは５個以下、０．１≧ｖ＋ｘ＞０のＳｉ(1-v-w-x)ＣwＡｌxＮv層のクラックは３個以下になることがわかった。
さらに、５４０℃および５５０℃でＡｌＮを成長した比較例１８および１９は、クラック数が１０個と同一であった。また５４０℃および５５０℃でＳｉＣを成長した比較例２０および２１は、クラック数が２個と同一であった。このことから、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層においてｖ＋ｘ＝０およびｖ＋ｘ＝１の場合には、成長温度を５５０℃未満としてもクラック数を低減できる効果を有していないことがわかった。
以上より、本実施例によれば、５５０℃未満でＳｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を成長させることによって、Ｓｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１））に発生するクラック数を低減できることを確認した。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ａ，１０ｂ Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材、１１ Ｓｉ基板、１１ａ 主表面、１２ Ｓｉ(1-v-w-x)ＣwＡｌxＮv層、２０ａ，２０ｂ エピタキシャルウエハ、２１ Ａｌ(1-y-z)ＧａyＩｎzＮ層、１００ ＰＬＤ装置、１０１ 真空チャンバ、１０２ レーザ光源、１０３ 原料、１０４ ステージ、１０５ パルスモータ、１０６ 基板保持部、１０７ 制御部、１０９ ガス供給部。

Claims (8)

  1. Ｓｉ基板を準備する工程と、
    前記Ｓｉ基板上にＳｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を５５０℃未満の温度で成長させる工程とを備えた、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  2. 前記成長させる工程後に、前記Ｓｉ基板を除去する工程をさらに備えた、請求項１に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  3. 前記成長させる工程では、パルスレーザー堆積法により前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層を成長させる、請求項１または２に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法。
  4. 請求項１〜３のいずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法によりＳｉ(1-v-w-x)ＣwＡｌxＮv基材を製造する工程と、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上にＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）を成長させる工程とを備えた、エピタキシャルウエハの製造方法。
  5. Ｓｉ(1-v-w-x)ＣwＡｌxＮv層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）を備えたＳｉ(1-v-w-x)ＣwＡｌxＮv基材であって、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層の１０ｍｍ以下四方の領域において１ｍｍ以上のクラックが、１＞ｖ＋ｘ＞０．５では７個以下、０．５≧ｖ＋ｘ＞０．１では５個以下、０．１≧ｖ＋ｘ＞０では３個以下であることを特徴とする、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材。
  6. 主表面を有するＳｉ基板をさらに備え、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は、前記Ｓｉ基板の前記主表面上に形成されている、請求項５に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材。
  7. 前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層は、Ｘ線回折法で測定されるＳｉＣの回折ピークとＡｌＮの回折ピークとの間に回折ピークを有する、請求項５または６に記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材。
  8. 請求項５〜７のいずれかに記載のＳｉ(1-v-w-x)ＣwＡｌxＮv基材と、
    前記Ｓｉ(1-v-w-x)ＣwＡｌxＮv層上に形成されたＡｌ(1-y-z)ＧａyＩｎzＮ層（０≦ｙ≦１、０≦ｚ≦１、０≦ｙ＋ｚ≦１）とを備えた、エピタキシャルウエハ。
JP2009056913A 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ Pending JP2009280484A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009056913A JP2009280484A (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
US12/989,015 US8540817B2 (en) 2008-04-24 2009-04-17 Method of manufacturing a Si(1-v-w-x)CwAlxNv substrate, method of manufacturing an epitaxial wafer, Si(1-v-w-x)CwAlxNv substrate, and epitaxial wafer
EP09735559.8A EP2302110B1 (en) 2008-04-24 2009-04-17 Method of manufacturing a si(1-v-w-x)cwalxnv substrate, method of manufacturing an epitaxial wafer, si(1-v-w-x)cwalxnv substrate, and epitaxial wafer
PCT/JP2009/057719 WO2009131061A1 (ja) 2008-04-24 2009-04-17 Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ
CN2009801143989A CN102016135B (zh) 2008-04-24 2009-04-17 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
KR1020107020566A KR101526632B1 (ko) 2008-04-24 2009-04-17 Ｓｉ（１－ｖ－ｗ－ｘ）ＣｗＡｌｘＮｖ 기재의 제조 방법, 에피택셜 웨이퍼의 제조 방법, Ｓｉ（１－ｖ－ｗ－ｘ）ＣｗＡｌｘＮｖ 기재 및 에피택셜 웨이퍼

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008114465 2008-04-24
JP2009056913A JP2009280484A (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Publications (1)

Publication Number Publication Date
JP2009280484A true JP2009280484A (ja) 2009-12-03

Family

ID=41216797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056913A Pending JP2009280484A (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Country Status (6)

Country Link
US (1) US8540817B2 (ja)
EP (1) EP2302110B1 (ja)
JP (1) JP2009280484A (ja)
KR (1) KR101526632B1 (ja)
CN (1) CN102016135B (ja)
WO (1) WO2009131061A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009280903A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP5621199B2 (ja) * 2008-04-24 2014-11-05 住友電気工業株式会社 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086672A (en) * 1998-10-09 2000-07-11 Cree, Inc. Growth of bulk single crystals of aluminum nitride: silicon carbide alloys
JP2005506695A (ja) * 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382837A (en) 1981-06-30 1983-05-10 International Business Machines Corporation Epitaxial crystal fabrication of SiC:AlN
JPS61291495A (ja) 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JPH04167477A (ja) 1990-10-31 1992-06-15 Toshiba Corp 半導体素子
JP3754294B2 (ja) * 2000-12-28 2006-03-08 株式会社東芝 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
US6911084B2 (en) 2001-09-26 2005-06-28 Arizona Board Of Regents Low temperature epitaxial growth of quaternary wide bandgap semiconductors
KR100659579B1 (ko) 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
US7371282B2 (en) * 2006-07-12 2008-05-13 Northrop Grumman Corporation Solid solution wide bandgap semiconductor materials
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP5621199B2 (ja) 2008-04-24 2014-11-05 住友電気工業株式会社 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009280903A (ja) 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086672A (en) * 1998-10-09 2000-07-11 Cree, Inc. Growth of bulk single crystals of aluminum nitride: silicon carbide alloys
JP2005506695A (ja) * 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6013063051; Ｓ．　Ｈｕａｎｇ　ｅｔ　ａｌ．: 'Ｓｙｎｔｈｅｓｉｓ　ａｎｄ　ｐｒｏｐｅｒｔｙ　ｓｔｕｄｙ　ｏｆ　ｎａｎｏｐａｒｔｉｃｌｅ　ｑｕａｔｅｒｎａｒｙ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＳｉＣＡｌＮ　ｆｉｌｍｓ　ｗｉｔｈ　ｃｏ-ｓｐｕｔｔｅｒｉｎ' Ｓｕｒｆ．　Ｒｅｖ．　Ｌｅｔｔ． Ｖｏｌ．　１２，　Ｎｏ．　３, 200506, ｐｐ．　３９７-４００, Ｗｏｒｌｄ　Ｓｃｉｅｎｔｉｆｉｃ　Ｐｕｂｌｉｓｈｉｎｇ　Ｃｏ． *
JPN6013063053; Ｋ．　Ｏｓｔｒｉｋｏｖ　ｅｔ　ａｌ．: 'Ｓｅｌｆ-ａｓｓｅｍｂｌｅｄ　ｌｏｗ-ｄｉｍｅｎｓｉｏｎａｌ　ｎａｎｏｍａｔｅｒｉａｌｓ　ｖｉａ　ｌｏｗ-ｔｅｍｐｅｒａｔｕｒｅ　ｐｌａｓｍａ　ｐｒｏｃｅｓｓｉｎｇ' Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ Ｖｏｌ．　５１６, 20071119, ｐｐ．　６６０９-６６１５, Ｅｌｓｅｖｉｅｒ　Ｂ．　Ｖ． *
JPN6013063054; Ｒ．　Ｒｏｕｃｋａ　ｅｔ　ａｌ．: 'Ｌｏｗ-ｔｅｍｐｅｒａｔｕｒｅ　ｇｒｏｗｔｈ　ｏｆ　ＳｉＣＡｌＮ　ｆｉｌｍｓ　ｏｆ　ｈｉｇｈ　ｈａｒｄｎｅｓｓ　ｏｎ　Ｓｉ（１１１）　ｓｕｂｓｔｒａｔｅｓ' Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ． Ｖｏｌ．　７９，　Ｎｏ．　１８, 20011029, ｐｐ．　２８８０-２８８２, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *
JPN6013063056; Ｊ．　Ｔｏｌｌｅ　ｅｔ　ａｌ．: 'Ｇｒｏｗｔｈ　ｏｆ　ＳｉＣＡｌＮ　ｏｎ　Ｓｉ（１１１）　ｖｉａ　ａ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｉｎｔｅｒｆａｃｅ' Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ． Ｖｏｌ．　８１，　Ｎｏ．　１２, 20020916, ｐｐ．　２１８１-２１８３, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *

Also Published As

Publication number Publication date
EP2302110A1 (en) 2011-03-30
EP2302110B1 (en) 2015-01-28
CN102016135B (zh) 2013-01-02
EP2302110A4 (en) 2013-06-05
KR20100133978A (ko) 2010-12-22
US20110039071A1 (en) 2011-02-17
KR101526632B1 (ko) 2015-06-05
US8540817B2 (en) 2013-09-24
WO2009131061A1 (ja) 2009-10-29
CN102016135A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
JP5621199B2 (ja) Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
US11168411B2 (en) Impurity control during formation of aluminum nitride crystals and thermal treatment of aluminum nitride crystals
JP6013383B2 (ja) β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP2010042950A (ja) ＡｌＮ結晶の製造方法、ＡｌＮ基板の製造方法および圧電振動子の製造方法
US20210047749A1 (en) Diameter expansion of aluminum nitride crystals during growth by physical vapor transport
US8937339B2 (en) Si(1-V-W-X)CWAlXNV substrate, and epitaxial wafer
WO2009131061A1 (ja) Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ
JPWO2006088261A1 (ja) ＩｎＧａＮ層生成方法及び半導体素子
JP2009215116A (ja) 化合物半導体単結晶の製造装置および製造方法
US20220316089A1 (en) Method for producing semiconductor substrates and device for producing semiconductor substrates
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
Satoh et al. Method of manufacturing a Si (1-vwx) C w Al x N v substrate, method of manufacturing an epitaxial wafer, Si (1-vwx) C w Al x N v substrate, and epitaxial wafer
Satoh et al. Process for producing Si (1-vwx) C w Al x N v base material, process for producing epitaxial wafer, Si (1-vwx) C w Al x N v base material, and epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603