JPWO2006080351A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2006080351A1
JPWO2006080351A1 JP2007500546A JP2007500546A JPWO2006080351A1 JP WO2006080351 A1 JPWO2006080351 A1 JP WO2006080351A1 JP 2007500546 A JP2007500546 A JP 2007500546A JP 2007500546 A JP2007500546 A JP 2007500546A JP WO2006080351 A1 JPWO2006080351 A1 JP WO2006080351A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
chip
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007500546A
Other languages
English (en)
Inventor
理仁 川端
理仁 川端
義人 冨士原
義人 冨士原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006080351A1 publication Critical patent/JPWO2006080351A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明の課題は、複数の半導体チップを立体的に配置した場合に、従来手法に比べて厚みを抑え、専有面積を低減し、かつ、他の部品を用いずに低コストの実装を実現し、また、その半導体装置の製造工程の簡略化を図ることである。 バックグラインドで薄型化されている第１の半導体チップ（１０１）と、基板（１０５）を、バンプ電極（１０２）を介して配線パターン（１０６）に直接に接続してフリップチップ実装構造を形成する。また、第２の半導体チップ（１０３）には、例えば、第１の半導体チップ（１０１）の厚みと電極（１０２）の高さの和よりも高い電極（１０４）を形成しておき、この電極（１０４）を、基板（１０５）上の配線パターン（１０６）に直接に接続し、これによって、最もコンパクトで立体的な半導体実装装置を得る。

Description

本発明は、複数の半導体チップが、共通の基板上において立体的にフリップチップ実装されてなる半導体装置およびその製造方法に関する。
半導体装置の高密度化、小型化を達成するため、半導体チップの基板への実装にフリップチップ実装が多く採用されている。フリップチップ実装は、パッケージ構造をもたない半導体ベアチップを、基板の配線パターン上にフェイスダウン状態で実装する実装方式である。
従来、フリップチップ実装された一つの半導体チップの上に、別の半導体チップを積層する（あるいは、一つの半導体チップの上に、別の半導体チップを立体的に配置する）ことにより、実装面積の低減を図ろうとする実装構造が提案されている（特許文献１〜３）。
特許文献１では、一つの半導体チップの上に他の半導体チップを積層し、その積層された上側の半導体チップと基板の配線パターンとの接続には、ワイヤボンディングが使用されている（特許文献１）。
また、特許文献２および特許文献３には、一つの半導体チップの上側に他の半導体チップを立体的に配置するために、基板上に専用の中継基板（中継部品）を配置し、この中継基板（中継部品）によって、その上側の半導体チップを支持する実装構造が開示されている。
特開平１１−２６０８５１号公報 特開２００２−１７０９２１号公報 特開２００２−２７０７６０号公報
特許文献１に記載の実装技術では、ワイヤボンディングの配線高さ、および、ワイヤ部を封止する樹脂の厚みが生じて、半導体装置の厚みが厚くなる。また、ボンディングワイヤは横方向にも延びているため、各半導体チップを平面的に配置した場合と比較して、面積縮小効果が得られるとは限らない。
また、特許文献２または特許文献３に記載の実装技術では、専用の中継基板（中継部品）がかなりの面積を占め、その分だけ半導体装置の占有面積が横方向に拡大することになり、この場合も、各半導体チップを平面的に配置した場合と比較して、面積縮小効果が得られるとは限らない。さらに、専用の中継基板（中継部品）の厚みの分だけ半導体装置の厚みも増すため、十分な体積縮小効果が生じるとは言えず、また、その中継基板（中継部品）を使用することによってコスト高になる場合がある。
このように、従来の実装技術では、複数の半導体チップを積層実装（あるいは立体的に実装）したときに、各チップを平面的に配置した場合よりも、面積、体積の縮小効果の面、あるいは、コスト面で、不十分な点がある。
本発明は、前記実情に鑑みてなされたものであり、複数の半導体チップを立体的に配置した場合に、従来手法に比べて厚みを抑え、専有面積を低減し、かつ、他の部品を用いずに低コストの実装を実現し、また、その半導体装置の製造工程の簡略化を図ることを目的とする。
本発明の半導体装置は、主面上に、所定の配線パターンが形成された基板と、この基板の前記配線パターンに接続するための第１の電極を備え、この第１の電極が前記配線パターンの該当箇所に直接に接続されることによってフリップチップ実装された第１の半導体チップと、この第１の半導体チップよりも縦横の長さが共に大きく、前記配線パターンに接続するための第２の電極を備え、前記第２の電極が前記配線パターンの該当箇所に直接に接続されてフリップチップ実装されると共に、前記第２の電極の厚みおよび前記第２の電極に接続される前記配線パターンの該当個所の厚みの総和は、前記第１の半導体チップの厚み、前記第１の電極の厚み、ならびに前記第１の電極に接続される前記所定箇所の配線パターンの厚みの総和を越えており、これによって前記第１の半導体チップの上に位置してなる第２の半導体チップと、を有する。
チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、共通の基板にフリップチップ実装したものである。チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置され、薄型の立体的なフリップチップ実装構造が実現される。下側に位置する第１の半導体チップの肉厚はバックグラインド（背面研磨）によって薄型化が可能であり、また、第１の半導体チップの接続電極（第１の電極）は、金属メッキ等により形成される高さの低い（低背の）バンプ電極等とすることができ、これにより、第１の半導体チップの高さを低く抑えることができる。その一方、上側に位置するの第２の半導体チップを支持する第２の電極として、例えば、ボンディングパッドに使用される肉厚（高背）の電極を使用することによって、かなりの高さを確保することができ、また、その高さが足りないときは、第２の電極の先端にメッキ等によって突起部（延長電極）を設けて高さ不足を補うこともできる（また、第２の電極が接続される、基板の表面の配線パターンの該当箇所に突起部を形成して、さらに高さを稼ぐことも可能である）。これによって、第２の電極の厚みおよび第２の電極に接続される配線パターンの該当個所の厚みの総和が、第１の半導体チップの厚み、第１の電極の厚み、第１の電極に接続される所定箇所の配線パターンの厚みの総和を越えることが可能となり、これによって、同一平面に平置きするタイプの半導体実装と同じ電極材料と電極形成技術のみを使用して、第１の半導体チップの真上に、第２の半導体チップを位置させることが可能となる。第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の薄型化を図ることができる。また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、本発明の半導体装置は、前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層が形成されているものを含む。
シールド層によって、各半導体チップは互いに電磁ノイズの影響を受け難くなる。シールド層は第１の半導体チップの表面に設けられており、半導体装置の薄型化の妨げにならない。
また、本発明の半導体装置は、前記第１の半導体チップの前記第１の電極は、低背の金属電極であり、前記第２の半導体チップの前記第２の電極は、ボンディングパッドに使用される肉厚の金属層で構成される高背の電極であるものを含む。
第１の電極は、金属メッキ等により形成される高さの低い（低背の）バンプ電極等とすることができ、これにより、第１の半導体チップの実装高さを低く抑えることができる。その一方、上側に位置する第２の半導体チップを支持する第２の電極として、ボンディングパッドに使用される肉厚（高背）の電極を使用することによって、かなりの高さを確保することができる。すなわち、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を活用して、無理なく、立体的なフリップチップ実装を実現することができる。
また、本発明の半導体装置では、前記第２の半導体チップの前記第２の電極が接続される、前記配線パターンの該当箇所に、金属メッキによる突起状部分が形成されているものを含む。
第２の電極だけでは高さが不足する場合の対策として、第２の電極が接続される、基板の表面の配線パターンの該当箇所に突起部を形成して、高さを補充するものである。これにより、特別な部品を使用することなく、第２の半導体チップを第１の半導体チップ上に無理なく位置させ、立体的なフリップチップ構造を実現することができる。
また、本発明の半導体装置は、第１の半導体チップが、第２の半導体チップに絶縁性樹脂を介して接着されているものを含む。
第１の半導体チップを、第２の半導体チップに絶縁性樹脂を介して接着した構造をもつものである。第１のチップと第２のチップは一体化されているため、その一体化された各チップを、基板に一括して実装することが可能となる。よって、半導体装置の製造工程の簡略化が可能である。また、薄くて応力に弱い第１の半導体チップを、所定厚みをもつ応力に比較的強い半導体チップに貼付けてから、一括してフリップチップすることにより、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、本発明の半導体装置は、前記基板と前記第２の半導体チップとの間を熱硬化性絶縁樹脂によって封止するものを含む。
熱処理による封止樹脂によって半導体装置は強固な構造となり、耐湿性や耐環境性が向上する。
また、本発明の半導体装置は、前記基板と前記第２の半導体チップとの間を熱可塑性絶縁樹脂によって封止するものを含む。
半導体装置は封止樹脂により強固な構造となる。また、装置全体を加熱することによって、封止樹脂の接着力が弱まり、接着界面から剥離可能となり、リペア（半導体チップの実装し直し）も可能となる。
また、本発明の半導体装置は、前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１の半導体チップの前記基板側の表面を覆わない形態で、紫外線硬化性絶縁樹脂による封止構造を形成するものを含む。
高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射することが可能になるといったメリットがある。この点に着目し、本態様では、一部に開口が設けられた基板（一部が中空の基板）、あるいは、紫外線（つまり光）が透過可能な透明基板を使用すると共に、第１の半導体チップの裏面（基板側の表面）を避けて樹脂封止を行い、その一部が中空である樹脂封止体を形成するものである。封止材料として紫外線硬化性絶縁樹脂を使用する（および紫外線透過基板を使用する）理由は、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するためである。
また、本発明の半導体装置の他の態様では、前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１および第２の半導体チップの各々と前記基板の前記配線パターンの該当箇所との接続部分の周囲においてのみ、紫外線硬化性絶縁樹脂による封止構造を形成する。
樹脂封止箇所を、第１および第２の半導体チップと基板との接続部の周辺に限定するものである。第１の半導体チップについては、中空部を設ける前掲の態様と同じ効果（つまり、樹脂の接触を避けることによる高周波回路の周波数特性の改善、基板側からの光入力を可能とする、基板側からの紫外線照射を可能とする）を得ることができる。また、第２の半導体チップの側面や裏面にも樹脂が接触しないため、第１の半導体チップだけでなく、第２の半導体チップについても、回路の周波数特性（高周波特性）が改善される。
また、本発明の半導体装置の製造方法は、バックグラインド（背面研磨）によって厚みを薄くする加工がなされると共に、その主面上に所定の配線パターンが形成される前記基板を用意する工程と、前記第１の電極をもつ第１の半導体チップおよび前記第２の電極をもつ第２の半導体チップの各々を前記基板上にフリップチップ実装し、前記第２の半導体チップが前記第１の半導体チップ上に位置する、立体的なフリップチップ実装構造を形成する工程と、を含む。
下側に配置される第１の半導体チップを予め薄型化し、また、第１の電極の厚みを小さくして第１の半導体チップの位置を低く抑制する一方で、第２のチップに関しては、その反対に、第２の電極の厚みと配線パターン部分の厚みの総和を大きくし、これによって、第２の半導体チップを第１の半導体チップ上に、無理なくフリップチップ実装することができる。余分な部品を使用せず、通常の実装技術のみを使用するため、製造プロセスが複雑化しないという効果が得られる。
また、本発明の半導体装置の製造方法は、上記工程に加えて、さらに、前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層を形成する工程を、有するものを含む。
第１の半導体チップ上に予めシールド層（例えば、アルミニュウム等の薄い金属層）を形成しておき、上記のとおり、第１および第２の半導体チップを立体的にフリップチップ実装することによって、各チップの耐電磁ノイズ性を、効率的に向上させることが可能となる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップを前記第２の半導体チップに接着して両チップを一体化し、その一体化した前記第１および第２の半導体チップを、前記基板に一括してフリップチップ実装する工程を含む。
第１および第２のチップを予め接着して一体化しておき、その一体化された両チップを一括してフリップチップ実装するものである。フリップチップ実装工程が１回で済むことから、製造プロセスの簡略化を図ることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第１の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記第２の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、を有する。
この方法により、２つの半導体チップをフリップチップ実装すると同時に、樹脂封止も完了し、効率的に樹脂封止体を形成することができる。
また、本発明の半導体装置の製造方法は、さらに、ペースト状の絶縁性樹脂を供給し封止する工程と、前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、を有するものを含む。
これにより、強固な構造をもつ樹脂封止体を効率的に形成することができ、半導体装置の耐湿性や耐環境性が向上する。
また、本発明の半導体装置の製造方法は、さらに、ペースト状の絶縁性樹脂を供給する工程と、この絶縁性樹脂が前記第１の半導体チップの前記基板との接続領域の内側に流れ込まないように、前記絶縁性樹脂の少なくとも一部に紫外線を照射して硬化させる工程と、前記絶縁性樹脂を加熱処理し硬化させる工程と、を含む。
この方法により、第１の半導体チップは、接続電極の周囲のみが樹脂封止され、機能面（駆動面）は暴露された状態（すなわち、中空状態）であり、一方、第２の半導体チップは十分に樹脂封止されてなる半導体装置を効率的に形成することができる。樹脂封止の際、樹脂の光硬化を利用して、樹脂の中空部への流出を効果的に防ぐことができる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記絶縁性樹脂の少なくとも一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、前記第２の半導体チップを前記基板にフリップチップ実装する工程と、ペースト状の絶縁性樹脂を供給し封止する工程と、前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、を含む。
この方法により、２つの半導体チップがフリップチップ実装され、第１の半導体チップは中空状態で樹脂封止され、第２の半導体チップは十分に樹脂封止された、強固な樹脂封止構造をもつ半導体装置を、効率的に製造することができる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記絶縁性樹脂の一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、前記第２の半導体チップを前記基板にフリップチップ実装する工程と、前記絶縁性樹脂の未硬化の部分に紫外線を照射し、前記絶縁性樹脂が前記第２の半導体チップの基板との接続部の内側に流れ込まないようにしつつ、未硬化の前記絶縁性樹脂を硬化させる工程と、を含む。
この方法により、樹脂の光硬化を利用して中空部への流出を防止しつつ、第１および第２の半導体チップの各々と基板との接続部（接続電極）の周囲のみを樹脂封止することができる。
本発明によれば、チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、通常の実装技術を利用して、共通の基板の主面上にフリップチップ実装することができる。
すなわち、第１の半導体チップの薄型化、電極の低背化によって第１の半導体チップの支持位置の高さを抑制し、その一方で、第２の半導体チップの電極を高背化し、さらに、必要に応じて配線パターンの該当箇所にも突起部を形成して高さ不足を補うという手法を採用することによって、特別な部品や技術を使用することなく、第２の半導体チップを、第１の半導体チップの真上で支持することが可能となる。
これにより、チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置される、最もコンパクトな構造の立体的なフリップチップ実装構造が実現される。
第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の格段の薄型化を図ることができる。
また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、第１の半導体チップの上面に電磁シールド層を設けたり、第１および第２の半導体チップを一体化しておき、その一体化したチップを一括してフェースダウン実装することもでき、半導体装置の高性能化や製造コストの削減が可能である。
また、各チップを一括してフェースダウンボンディングする手法を採用すると、薄くて応力に弱い第１の半導体チップを、所定厚みをもち比較的応力に強い半導体チップに貼付けてから、一括でフリップチップすることができ、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、樹脂封止体を形成することによって、半導体装置の耐湿性ならびに耐環境性を向上させることができる。樹脂封止体の態様としては、半導体装置の全体を封止する態様と、第１および第２の半導体チップの接続部周辺のみを封止する態様とがあり、前者の態様では、第１および第２のチップを樹脂により保護できる。後者の態様では、第２の半導体チップに樹脂が接触しないようにすることができ、回路の高周波特性の改善を図れる。
また、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本発明では、樹脂封止体に中空部を設ける構造にも対応できるようにしている。すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することができる。
また、樹脂の硬化に際し、紫外線硬化と熱硬化を併用することによって、封止体の封止特性をさらに改善することもできる。
また、本発明によれば、２つの半導体チップを共通の基板上に効率的にフリップチップ実装することができ、また、必要に応じて樹脂封止体を形成してパッケージ化も可能であり、簡便化された製造プロセスにて、小型、薄型かつ信頼性の高い半導体装置を効率的に製造することが可能である。
本発明の半導体装置は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度化、薄型化を実現しており、かつ、製造工程も簡便化されており、したがって、高集積化、薄型化、積層化が求められる半導体メモリやＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）等の半導体パッケージとして利用可能である。
また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品の用途に適している。
本発明によって、特別な部品や技術を使用しない、使い勝手のよい、立体的フリップチップ実装技術を確立することができる。
本発明の半導体装置の基本的な構造を示す、半導体装置の断面図 第１の半導体チップの上面に電磁シールド層を形成した構造をもつ半導体装置の断面図 基板上の配線パターンの一部にメッキを施して高さを高くした構造をもつ半導体装置の断面図 本発明の半導体装置の他の例（第１および第２の半導体チップを一体化した例）を示す、半導体装置の断面図 本発明の半導体装置の他の例（全体を樹脂封止した例）を示す、半導体装置の断面図 （ａ），（ｂ）は、中空の樹脂封止体をもつ半導体装置の構造例を示す半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた半導体装置の断面図であり、（ｂ）は、紫外線透過基板を使用した半導体装置の断面図 （ａ），（ｂ）は、中空部をもち、かつ各半導体チップの電極回りのみを樹脂封止した構造をもつ半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた半導体装置の断面図、（ｂ）は、紫外線透過基板を使用した半導体装置の断面図 （ａ）〜（ｃ）は、図１の本発明の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図 （ａ）〜（ｄ）は、図２に示される半導体装置（シールド層が設けられた構造をもつ半導体装置）の製造方法を説明するための、主要な工程における半導体装置の断面図 （ａ）〜（ｅ）は、図４の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図５の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図６（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図７（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図
符号の説明
１０１ バックグラインドによる薄型化加工がなされた第１の半導体チップ
１０２ フェースダウン実装用の低背の第１の電極（バンプ電極等）
１０３ 第２の半導体チップ
１０４ フェースダウン実装用の高背の第２の電極（例えば、ボンディングパッド用金属層とメッキ層を組み合わせて所定高さを確保した電極）
１０５ 基板（実装基板）
１０６ 基板上の配線パターン（端子電極）
１０７ 金属からなる電磁シールド層
１０８ 配線パターン上のメッキ層（第２電極の高さ不足を補うための金属層）
１０９（１），１０９（２），１０９ 封止樹脂
１１０ 接着剤
１５０，１５２，１５４，１５６，１５８，１６０，１６２ １６４，１６６ 本発明の、立体的なフリップチップ構造をもつ半導体装置（ＳｉＰ等）
２０５ 開口部をもつ実装基板
２０８ 紫外線透過性の実装基板
２０９（１），２０９（２） 封止樹脂（熱硬化性と紫外線硬化性を併せ持つ樹脂）
Ａ 中空部（封止樹脂が設けられない部分）
以下、本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）
図１は、本発明の半導体装置の基本的な構造を示す、半導体装置の断面図である。
図示されるように、半導体装置１５０は、２つの半導体チップ１０１，１０３を立体的にフリップチップ実装して構成される。
すなわち、第１の半導体チップ（下側の半導体チップ）１０１には、金属メッキ等により形成されるバンプ電極（低背の電極：以下、第１の電極という）１０２が形成されており、この第１の電極１０２は、基板１０５上に形成された所定の配線パターン１０６に直接に接続されている。つまり、第１の半導体装置は基板１０５の主面上にてフリップチップ実装されている。
同様に、第２の半導体チップ１０３には高背の電極１０４（以下、第２の電極という）が形成されており、この第２の電極１０４が、基板１０５上に形成された所定の配線パターン１０６に直接に接続されている。つまり、第２の半導体チップ１０３も、第１の半導体チップ１０１と同様に、基板１０５の主面上にてフリップチップ実装されている。
この立体的なフリップチップ構造には、特別な部品は一切、使用されていない。
ここで、第１の半導体チップ１０１は、シリコン（Ｓｉ）などの薄型化可能な材質のチップであり、予め、５０〜８０μｍ程度にバックグラインド（背面研磨）されている。
また、第１の電極１０２は、Ｎｉ、Ａｕ、Ｃｕなどの金属材料からなり、高さが５〜１０μｍであり、その高さが低く抑えられている。
一方、第２の半導体チップ１０３は、Ｓｉ、ＳｉＣ、ＧａＡｓなどフリップチップ実装可能な材質のチップであり、厚みは、１００〜６００μｍ程度である。なお、半導体装置のさらなる薄型化のために、この第２の半導体チップ１０３についても、バックグラインド加工を施すこともできる。
第２の電極１０４は、Ｎｉ、Ａｕ、Ｃｕなどの金属材料からなり、高さが９０〜１２０μｍである。図１の場合、この第２の電極１０４の先端は突起状となっており（例えば、２つの電極層を積層することによって、このような先端が突起状の電極を形成することができる）、高さを確保している。
第２の半導体チップ１０３を支持する第２の電極１０４としては、例えば、ボンディングパッドに使用される肉厚（高背）の電極を使用することができる。これによって、かなりの高さを確保することができる。すなわち、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を活用して、無理なく、立体的なフリップチップ実装を実現することができる。
上記のとおり、第１の半導体チップ１０１の厚みは５０〜８０μｍ程度であり、第１の電極１０２の高さが５〜１０μｍであるため、第１の半導体チップ１０１の上面の位置は、基板１０５の主面から最大で９０μｍ程度である。一方、第２の電極１０４の高さは、上記のとおり９０〜１２０μｍであるため、第２の半導体チップ１０３を、第１の半導体チップ１０１の真上にて保持することが可能である。
また、基板（実装基板）１０５は、有機材料（エポキシ、ポリイミドなど）または無機材料（ガラス、セラミックなど）からなる。配線パターン（端子電極）１０６は、メッキ法による配線形成の場合、圧延または電解Ｃｕ箔をベースにＮｉとＡｕを表面にメッキ（電解または無電解）されて形成され、総配線高さは、３０〜５０μｍであり、半導体チップ１０１、１０３を実装する電極部の平坦度は、±２μｍ以下である。また、配線パターンは、ディスペンス法によって形成することもできる。ディスペンス法による配線パターンの形成の場合、Ａｇ、Ａｕ、Ｐｄなどのナノペーストを塗布し、厚み１０〜２０μｍに焼成する。
図１に示される基本実装構造は、図２、図３に示されるように、種々、変形、応用が可能である。
図２は、第１の半導体チップの上面に電磁シールド層を形成した構造をもつ半導体装置の断面図である。
図示されるように、半導体チップの上面には、シールド材１０７として、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどの薄箔材または（ナノ）ペースト層を厚さ５〜１０μｍで設けている。これにより、第１および第２の半導体チップ１０１，１０３の電磁ノイズ耐性が向上する。また、シールド材１０７は極薄であるため、第２の半導体チップ１０３を立体的に配置することの妨げにならない。
図３は、基板上の配線パターンの一部にメッキを施して高さを高くした構造をもつ半導体装置の断面図である。
第２の電極１０４の高背化だけでは十分な高さを確保できない場合には、基板１０５上の配線パターンの一部にメッキを施して、そのメッキ部分にて高さ不足を補うことが可能である。
図３に示されるように、第２の電極１０４に接続される配線パターン１０６にのみ、局部メッキ（例えばＣｕメッキ）を行い、メッキ層１０８の厚みを３０〜５０μｍ程度とする。これにより、そのメッキ層１０８の厚みの分だけ、第２の半導体チップ１０３を高い位置に支持することが可能となる。したがって、第２の電極１０４だけでは高さが不足する場合でも、その高さ不足を効果的に補い、立体的なフリップチップ実装が可能となる。
なお、ディスペンス方によって配線パターン１０６が形成される場合には、高さを補うための電極部分１０８も同じくディスペンス法によって形成される。その厚みは、３０〜５０μｍ程度である。
次に、図１（乃至図３）の半導体装置の製造方法を説明する。
図８（ａ）〜（ｃ）は、図１の本発明の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図である。
図８（ａ）に示すように、基板１０５上に配線パターン１０６を形成する（金属の蒸着ならびにパターニング）。このとき、必要に応じて、配線パターン１０６上に、局所的なメッキやディスペンスによる端子電極１０８（図３）を形成する。
次に、図８（ｂ）に示すように、第１の電極１０２が形成され、かつ、５０μｍの厚みまでバックグラインドした第１の半導体チップ１０１を、基板１０５上に、応力歪みの小さい低温、低荷重法によりフリップチップ実装する（例えば、常温低荷重超音波接合や、電極表面プラズマ処理後の真空常温接合など）。
そして、図８（ｃ）に示すように、第２の電極１０４が形成された第２の半導体チップ１０３を超音波接合や金属接合法により、基板１０５上に、フリップチップ実装する。
図９（ａ）〜（ｄ）は、図２に示される半導体装置（シールド層が設けられた構造をもつ半導体装置）の製造方法を説明するための、主要な工程における半導体装置の断面図である。
図９（ａ），（ｂ），（ｄ）は、それぞれ、図８（ａ），（ｂ），（ｃ）に対応している。図９に示される製造方法の特徴的な工程は、図９（ｃ）の工程である。つまり、図９（ｃ）の工程では、フリップチップ実装された第１の半導体チップ１０１上に、電磁シールド層１０７を形成している。
なお、本発明には種々のバリエーションが考えられ、例えば、第２の半導体チップ１０１も薄くバックグラインドして半導体装置の薄型化を促進することができる。また、第３の半導体チップを同一基板面へフリップチップ実装して実装密度をさらに高めることもできる。また、第２の半導体チップの下面に、複数の半導体チップや面実装部品を配置して、高密度実装を実現することも可能である。
（実施の形態２）
図４は、本発明の半導体装置の他の例（第１および第２の半導体チップを一体化した例）を示す、半導体装置の断面図である。図４において、前掲の図面と共通する部分には同じ参照符号を付してあり、共通する部分の説明は省略する。この点は、以下の図面でも同様である。
前掲の実施形態では、２つの半導体チップを別々にフリップチップ実装したが、本実施の形態では、まず、２つの半導体チップ（１０１，１０３）を接着し、次に、一体化された半導体チップを一括して基板１０５上にフリップチップ実装する。
すなわち、前掲の実施形態では、第１の半導体チップ１０１と第２の半導体チップ１０３は、接触または密着が無い状態であったが、本実施の形態では、第１の半導体チップ１０１の上面と、第２の半導体チップ１０３の下面が接着剤１１０で固定されている。
この接着剤１０７は、高耐熱（ガラス転移温度が１２０〜１８０℃）のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等であり、ハロゲン、有機リン酸等腐食誘発成分フリーであることが望ましい。また、接着剤１０７の硬化温度は、１００〜２００℃である。
次に、この半導体装置の製造方法について説明する。
図１０は、図４の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図である。
まず、図１０（ａ）に示すように、第２の半導体チップ１０３を用意する。
次に、図１０（ｂ）に示すように、第２の半導体チップ１０３上の電極形成領域に被らないように接着剤１１０を供給する。
次に、図１０（ｃ）に示すように、第１の半導体チップ１０１を第２の半導体チップ１０３上に接着（ダイボンディング）する。第１の半導体チップ１０１には、第１の電極（バンプ電極）１０２が形成されており、また、第１の半導体チップの肉厚は５０μｍまでバックグラインドされている。
そして、図１０（ｄ）に示すように、第２の半導体チップに第２の電極（高背の電極）１０４を形成する。この時、第１の電極１０２と第２の電極１０４の、第２の半導体チップ１０３の裏面からの高さのばらつきが±２μｍ以下であることが望ましい。なおここで、電極高さばらつきを小さくするレベリング工程を付加してもよい。
最後に、図１０（ｅ）に示すように、配線パターン（端子電極）１０６が形成されている基板１０５上へ、一体化された半導体チップ１０１および１０３を一括して、超音波接合や金属・ＢＲ＞レ合法によりフリップチップ実装する。
このように、応力に弱い薄い第１の半導体チップ１０１を、比較的応力に強い厚い半導体チップ１０３に貼付けてから、一括でフリップチップすることにより、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となる。
なお、先の説明では、各半導体チップ（１０１，１０３）の第１および第２の電極（１０２，１０４）の形成を別々に行っているが、最初に各チップ（１０１，１０３）をダイボンディングしてから、メッキマスクを利用して、両チップ（１０１，１０３）について、一括でメッキ電極（１０２，１０４）を形成してもよい。これにより電極高さのばらつきを小さくすることができる。
（実施の形態３）
図５は、本発明の半導体装置の他の例（全体を樹脂封止した例）を示す、半導体装置の断面図である。
本実施形態では、ベアチップ（１０１，１０３）に樹脂封止を行い、パッケージ構造を形成することによって、耐水性や耐環境性を向上させる。図５に示されるように、本実施形態の半導体装置１５８には、全体を封止する樹脂封止体１０９が設けられている（他の構造は、図１と同じである）。
封止樹脂１０９は、高耐熱（ガラス転移温度が１２０〜１８０℃）のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等からなり、ハロゲン、有機リン酸等腐食誘発成分フリーであることが望ましい。また、封止樹脂１０９の硬化温度は、１００〜２００℃である。
次に、この半導体装置の製造方法について説明する。
図１１（ａ）〜（ｆ）は、図５の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図である。
まず、図１１（ａ）に示すように、基板１０５上に配線パターン（端子電極）１０６を形成する。
次に、図１１（ｂ）に示すように、基板１０５の、第１の半導体チップ１０１の実装領域に、フリップチップ実装を妨げない絶縁性接着フイルム（ＮＣＦ）１０９（１）を供給する。なお、参照符号１０９（１）の（１）は、最初に部分的に供給される樹脂であることを示している。
なお、絶縁性接着フイルム１０９（１）は、異方性導電性フイルム（ＡＣＦ）やペーストタイプ（ＮＣＰやＡＣＰ）であってもよい。
次に、図１１（ｃ）に示すように、第１の電極１０２が形成されている第１の半導体チップ１０１を、基板１０５上にフリップチップ実装する。この実装は、熱圧着法であり、１５０〜２２０℃で、５〜２０秒間加熱、圧着する。
そして、図１１（ｄ）に示すように、第２の半導体チップ１０３を実装するエリアに同様の絶縁性接着フイルム１０９（２）を供給する。
最後に、図１１（ｅ）に示すように、第２の電極１０４が形成されている第２の半導体チップ１０３を、同じく熱圧着方式で、基板１０５上にフリップチップ実装する。
このようにして、図１１（ｆ）に示されるような、全体が樹脂封止された半導体装置が形成される。
なお、図１１（ｅ），（ｆ）において、樹脂封止体の全体には、１０９という参照符号を付している（つまり、１０９（１）と１０９（２）を合わせたものが１０９である）。
なお、上記の方法では、先に基板側に封止樹脂を供給して、熱圧着方式でフリップチップ実装したが、第１の実施の形態や第２の実施の形態でフリップチップ実装したものに対して、側面からキャピラリフロー現象を利用して、アンダーフィル封止樹脂ペーストを流し込んでもよい。
なお、封止樹脂ペーストは、粘度が１〜３０Ｐａ・ｓであることが望ましい。また、高信頼性にするため、サブμｍ〜１０μｍのシリカ粉体を２０〜５０ｗｔ％含有していることが望ましい。この場合、一括した樹脂封止が可能であり、熱圧着方法よりも工程が簡略化される利点がある。
（実施の形態４）
本実施形態では、樹脂封止の一部に中空部を設けた構造を採用し、実装基板１０５側から光の照射も可能とする。
すなわち、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップ１０１の基板１０５側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本実施形態では、樹脂封止体に中空部を設ける構造を採用したものである。
図６（ａ），（ｂ）は、中空の樹脂封止体をもつ半導体装置の構造例を示す半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた例を示し、（ｂ）は、紫外線透過基板を使用した例を示す。
図６（ａ），（ｂ）に示されるように、実施形態の半導体装置（１６０，１６２）には、樹脂封止体１０９の一部に、中空部（Ａ）が形成されている。これにより、第１の半導体チップ１０１の機能面（駆動面）が露出しており、開口部をもつ基板２０５（あるいは、紫外線透過基板２０８）から光照射が可能である。
但し、中空部をもつ樹脂封止体を形成するときは、樹脂封止材料が、中空にしたいエリア（中空部Ａ）へ流出し易いという問題が生じる。
そこで、本発明では、このような中空実装の樹脂封止エリアの精度を向上するために、紫外線硬化性を付与した、封止樹脂１０９を用いる。すなわち、その封止樹脂成分には、熱硬化型の樹脂に、さらに紫外線硬化性を付加するためにカチオン重合系の硬化樹脂触媒を添加しておく。
そして、第１の半導体１０１の実装に際し、開口部をもつ基板２０５や紫外線透過基板２０８の下面側から紫外線を照射し、この紫外線照射の下でフリップチップ実装を実施する。この紫外線照射によって、封止樹脂１０９の中空部の周辺が光硬化し、この部分がダムの働きをして余分な樹脂の流出が、効果的に防止される。
すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を適宜、使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することが可能である。
次に、図６（ａ）に示される半導体装置の製造方法について説明する。
図１２（ａ）〜（ｆ）は、図６（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図である。
まず、図１２（ａ）に示すように、開口部Ａが設けられた基板２０５上に所定の配線パターン１０６を形成する。
次に、図１２（ｂ）に示すように、基板２０５上の第１の半導体チップ１０１の接続電極部周辺に紫外線硬化性付与の樹脂２０９（１）を供給する。
次に、図１２（ｃ）に示すように、電極１０２が形成された第１の半導体チップ１０１を基板２０５にアライメント（位置決め）してフェースダウンボンディングする。この時、樹脂２０９（１）が基板２０５の開口部Ａから流れ出すことを防ぐため、高圧水銀ランプ、メタルハライドランプ、ガリウムランプなどの主波長を持った紫外線を、基板２０５の開口部Ａから照射する。
これにより、紫外線が当たった部分の樹脂が硬化し、樹脂の開口部Ａへの流出が防止される。これにより、第１の半導体チップ１０１は、中空で封止した状態でフリップチップ実装されたことになる。
以下、図１２（ｄ），（ｅ）の工程を経て、図１２（ｆ）に示すような中空構造をもつ樹脂封止パッケージを備えた半導体装置１６０が完成する。図１２（ｄ），（ｅ）の工程（第２の半導体チップ１０３の実装工程）は、図１１（ｄ），（ｅ）と同様であるため、省略する。
図６（ｂ）に示される紫外線透過基板（２０８）を用いて中空構造をもつ樹脂封止パッケージを形成場合も、同様の工程を経て形成することができる。ただし、この場合には、紫外線を中空にしたいエリアのみに当たるように、遮光マスクを基板２０８の下面に当接させた状態で、紫外線照射を実施する。
（実施の形態５）
本実施形態では、第１の半導体チップに関しては中空の樹脂封止とし（この点は実施の形態４と同じ）、さらに、第２の半導体チップについても電極回りのみを樹脂封止する構成とする。
図７（ａ），（ｂ）は、中空部をもち、かつ各半導体チップの電極回りのみを樹脂封止した構造をもつ半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた例を示し、（ｂ）は、紫外線透過基板を使用した例を示す。
実施の形態４では、２つの半導体チップのうち、第１の半導体チップ１０１については、中空実装状態で樹脂封止を行い、第２の半導体チップ１０３については、チップ下面全面を樹脂封止したが、本実施形態では、第２の半導体チップ１０３についても、中空実装状態で樹脂封止を行っている（つまり、部分的な樹脂封止を実施する）。
２つの半導体チップ１０１、１０３の接続電極の周辺を封止する樹脂（図７（ａ），（ｂ）における参照符号２０９（１），２０９（２））としては、上記の紫外線硬化性付与封止樹脂を使用することができる。
次に、この半導体装置の製造方法について説明する。
まず、図１３（ａ）〜（ｆ）は、図７（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図である。
図１３（ａ）〜図１３（ｃ）までは、図１２（ａ）〜（ｃ）と同様である。すなわち、開口部Ａを有する基板２０５上に配線パターン１０６を形成し、部分的に封止樹脂２０９（１）を供給し、続いて、第１の半導体チップ１０１のフリップチップ実装を実施する。
続いて、図１３（ｄ）に示すように、第２の半導体チップ１０３の電極接続部のみ封止樹脂２０９（２）を供給する。
そして、図１３（ｅ）に示すように、第２の半導体チップ１０３をフリップチップ実装する。このときに、基板２０５側から、ならびに、半導体装置の側面から紫外線を照射する。これにより、樹脂２０９（１），２０９（２）は共に硬化し、第１および第２の半導体チップ（１０１，１０３）のいずれに関しても中空実装が実現される。
なお、図７（ｂ）の紫外線透過性基板２０８を使用するデバイスも、同様の製造工程を経て、形成することが可能である。但し、紫外線照射は、紫外線透過性基板２０８の下面に遮光マスクを当接させた状態で行う。
このように、熱硬化性と光硬化性を併せ持つ樹脂を用い、紫外線照射による中空部回りの樹脂の局所的な硬化によって、中空部への樹脂流出を防止することができ、電極周辺のみをスポット的に樹脂封止する形態も容易に実現することが可能となる。
以上説明したように、本発明によれば、チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、通常の実装技術を利用して、共通の基板の主面上にフリップチップ実装することができる。
すなわち、第１の半導体チップの薄型化、電極の低背化によって第１の半導体チップの支持位置の高さを抑制し、その一方で、第２の半導体チップの電極を高背化し、さらに、必要に応じて配線パターンの該当箇所にも突起部を形成して高さ不足を補うという手法を採用することによって、特別な部品や技術を使用することなく、第２の半導体チップを、第１の半導体チップの真上で支持することが可能となる。
これにより、チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置される、最もコンパクトな構造の立体的なフリップチップ実装構造が実現される。
第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の格段の薄型化を図ることができる。
また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、第１の半導体チップの上面に電磁シールド層を設けたり、第１および第２の半導体チップを一体化しておき、その一体化したチップを一括してフェースダウン実装することもでき、半導体装置の高性能化や製造コストの削減が可能である。
また、各チップを一括してフェースダウンボンディングする手法を採用すると、薄くて応力に弱い第１の半導体チップを、所定厚みをもち比較的応力に強い半導体チップに貼付けてから、一括でフリップチップすることができ、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、樹脂封止体を形成することによって、半導体装置の耐湿性ならびに耐環境性を向上させることができる。樹脂封止体の態様としては、半導体装置の全体を封止する態様と、第１および第２の半導体チップの接続部周辺のみを封止する態様とがあり、前者の態様では、第１および第２のチップを樹脂により保護できる。後者の態様では、第２の半導体チップに樹脂が接触しないようにすることができ、回路の高周波特性の改善を図れる。
また、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本発明では、樹脂封止体に中空部を設ける構造にも対応できるようにしている。すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することができる。
また、樹脂の硬化に際し、紫外線硬化と熱硬化を併用することによって、封止体の封止特性をさらに改善することもできる。
また、本発明によれば、２つの半導体チップを共通の基板上に効率的にフリップチップ実装することができ、また、必要に応じて樹脂封止体を形成してパッケージ化も可能であり、簡便化された製造プロセスにて、小型、薄型かつ信頼性の高い半導体装置を効率的に製造することが可能である。
本発明の半導体装置は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度化、薄型化を実現しており、かつ、製造工程も簡便化されており、したがって、高集積化、薄型化、積層化が求められる半導体メモリーやＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）等の半導体パッケージとして利用可能である。
また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品の用途に適している。
本発明によって、特別な部品や技術を使用しない、使い勝手のよい、立体的フリップチップ実装技術を確立することができる。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。本出願は、２００５年１月２５日出願の日本特許出願、出願番号２００５−０１６８１８に基づくものであり、その内容はここに参照として取り込まれる。
本発明は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度かつ薄型の半導体装置を実現することができるという効果を奏し、したがって、半導体メモリや
ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）用の半導体装置として利用可能であり、また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品用の半導体装置として利用可能である。
本発明は、複数の半導体チップが、共通の基板上において立体的にフリップチップ実装されてなる半導体装置およびその製造方法に関する。
半導体装置の高密度化、小型化を達成するため、半導体チップの基板への実装にフリップチップ実装が多く採用されている。フリップチップ実装は、パッケージ構造をもたない半導体ベアチップを、基板の配線パターン上にフェイスダウン状態で実装する実装方式である。
従来、フリップチップ実装された一つの半導体チップの上に、別の半導体チップを積層する（あるいは、一つの半導体チップの上に、別の半導体チップを立体的に配置する）ことにより、実装面積の低減を図ろうとする実装構造が提案されている（特許文献１〜３）。
特許文献１では、一つの半導体チップの上に他の半導体チップを積層し、その積層された上側の半導体チップと基板の配線パターンとの接続には、ワイヤボンディングが使用されている（特許文献１）。
また、特許文献２および特許文献３には、一つの半導体チップの上側に他の半導体チップを立体的に配置するために、基板上に専用の中継基板（中継部品）を配置し、この中継基板（中継部品）によって、その上側の半導体チップを支持する実装構造が開示されている。
特開平１１−２６０８５１号公報 特開２００２−１７０９２１号公報 特開２００２−２７０７６０号公報
特許文献１に記載の実装技術では、ワイヤボンディングの配線高さ、および、ワイヤ部を封止する樹脂の厚みが生じて、半導体装置の厚みが厚くなる。また、ボンディングワイヤは横方向にも延びているため、各半導体チップを平面的に配置した場合と比較して、面積縮小効果が得られるとは限らない。
また、特許文献２または特許文献３に記載の実装技術では、専用の中継基板（中継部品）がかなりの面積を占め、その分だけ半導体装置の占有面積が横方向に拡大することになり、この場合も、各半導体チップを平面的に配置した場合と比較して、面積縮小効果が得られるとは限らない。さらに、専用の中継基板（中継部品）の厚みの分だけ半導体装置の厚みも増すため、十分な体積縮小効果が生じるとは言えず、また、その中継基板（中継部品）を使用することによってコスト高になる場合がある。
このように、従来の実装技術では、複数の半導体チップを積層実装（あるいは立体的に実装）したときに、各チップを平面的に配置した場合よりも、面積、体積の縮小効果の面、あるいは、コスト面で、不十分な点がある。
本発明は、前記実情に鑑みてなされたものであり、複数の半導体チップを立体的に配置した場合に、従来手法に比べて厚みを抑え、専有面積を低減し、かつ、他の部品を用いずに低コストの実装を実現し、また、その半導体装置の製造工程の簡略化を図ることを目的とする。
本発明の半導体装置は、主面上に、所定の配線パターンが形成された基板と、この基板の前記配線パターンに接続するための第１の電極を備え、この第１の電極が前記配線パターンの該当箇所に直接に接続されることによってフリップチップ実装された第１の半導体チップと、この第１の半導体チップよりも縦横の長さが共に大きく、前記配線パターンに接続するための第２の電極を備え、前記第２の電極が前記配線パターンの該当箇所に直接に接続されてフリップチップ実装されると共に、前記第２の電極の厚みおよび前記第２の電極に接続される前記配線パターンの該当個所の厚みの総和は、前記第１の半導体チップの厚み、前記第１の電極の厚み、ならびに前記第１の電極に接続される前記所定箇所の配線パターンの厚みの総和を越えており、これによって前記第１の半導体チップの上に位置してなる第２の半導体チップと、を有する。
チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、共通の基板にフリップチップ実装したものである。チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置され、薄型の立体的なフリップチップ実装構造が実現される。下側に位置する第１の半導体チップの肉厚はバックグラインド（背面研磨）によって薄型化が可能であり、また、第１の半導体チップの接続電極（第１の電極）は、金属メッキ等により形成される高さの低い（低背の）バンプ電極等とすることができ、これにより、第１の半導体チップの高さを低く抑えることができる。その一方、上側に位置するの第２の半導体チップを支持する第２の電極として、例えば、ボンディングパッドに使用される肉厚（高背）の電極を使用することによって、かなりの高さを確保することができ、また、その高さが足りないときは、第２の電極の先端にメッキ等によって突起部（延長電極）を設けて高さ不足を補うこともできる（また、第２の電極が接続される、基板の表面の配線パターンの該当箇所に突起部を形成して、さらに高さを稼ぐことも可能である）。これによって、第２の電極の厚みおよび第２の電極に接続される配線パターンの該当個所の厚みの総和が、第１の半導体チップの厚み、第１の電極の厚み、第１の電極に接続される所定箇所の配線パターンの厚みの総和を越えることが可能となり、これによって、同一平面に平置きするタイプの半導体実装と同じ電極材料と電極形成技術のみを使用して、第１の半導体チップの真上に、第２の半導体チップを位置させることが可能となる。第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の薄型化を図ることができる。また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、本発明の半導体装置は、前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層が形成されているものを含む。
シールド層によって、各半導体チップは互いに電磁ノイズの影響を受け難くなる。シールド層は第１の半導体チップの表面に設けられており、半導体装置の薄型化の妨げにならない。
また、本発明の半導体装置は、前記第１の半導体チップの前記第１の電極は、低背の金属電極であり、前記第２の半導体チップの前記第２の電極は、ボンディングパッドに使用される肉厚の金属層で構成される高背の電極であるものを含む。
第１の電極は、金属メッキ等により形成される高さの低い（低背の）バンプ電極等とすることができ、これにより、第１の半導体チップの実装高さを低く抑えることができる。その一方、上側に位置する第２の半導体チップを支持する第２の電極として、ボンディングパッドに使用される肉厚（高背）の電極を使用することによって、かなりの高さを確保することができる。すなわち、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を活用して、無理なく、立体的なフリップチップ実装を実現することができる。
また、本発明の半導体装置では、前記第２の半導体チップの前記第２の電極が接続される、前記配線パターンの該当箇所に、金属メッキによる突起状部分が形成されているものを含む。
第２の電極だけでは高さが不足する場合の対策として、第２の電極が接続される、基板の表面の配線パターンの該当箇所に突起部を形成して、高さを補充するものである。これにより、特別な部品を使用することなく、第２の半導体チップを第１の半導体チップ上に無理なく位置させ、立体的なフリップチップ構造を実現することができる。
また、本発明の半導体装置は、第１の半導体チップが、第２の半導体チップに絶縁性樹脂を介して接着されているものを含む。
第１の半導体チップを、第２の半導体チップに絶縁性樹脂を介して接着した構造をもつものである。第１のチップと第２のチップは一体化されているため、その一体化された各チップを、基板に一括して実装することが可能となる。よって、半導体装置の製造工程の簡略化が可能である。また、薄くて応力に弱い第１の半導体チップを、所定厚みをもつ応力に比較的強い半導体チップに貼付けてから、一括してフリップチップすることにより、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、本発明の半導体装置は、前記基板と前記第２の半導体チップとの間を熱硬化性絶縁樹脂によって封止するものを含む。
熱処理による封止樹脂によって半導体装置は強固な構造となり、耐湿性や耐環境性が向上する。
また、本発明の半導体装置は、前記基板と前記第２の半導体チップとの間を熱可塑性絶縁樹脂によって封止するものを含む。
半導体装置は封止樹脂により強固な構造となる。また、装置全体を加熱することによって、封止樹脂の接着力が弱まり、接着界面から剥離可能となり、リペア（半導体チップの実装し直し）も可能となる。
また、本発明の半導体装置は、前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１の半導体チップの前記基板側の表面を覆わない形態で、紫外線硬化性絶縁樹脂による封止構造を形成するものを含む。
高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射することが可能になるといったメリットがある。この点に着目し、本態様では、一部に開口が設けられた基板（一部が中空の基板）、あるいは、紫外線（つまり光）が透過可能な透明基板を使用すると共に、第１の半導体チップの裏面（基板側の表面）を避けて樹脂封止を行い、その一部が中空である樹脂封止体を形成するものである。封止材料として紫外線硬化性絶縁樹脂を使用する（および紫外線透過基板を使用する）理由は、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するためである。
また、本発明の半導体装置の他の態様では、前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１および第２の半導体チップの各々と前記基板の前記配線パターンの該当箇所との接続部分の周囲においてのみ、紫外線硬化性絶縁樹脂による封止構造を形成する。
樹脂封止箇所を、第１および第２の半導体チップと基板との接続部の周辺に限定するものである。第１の半導体チップについては、中空部を設ける前掲の態様と同じ効果（つまり、樹脂の接触を避けることによる高周波回路の周波数特性の改善、基板側からの光入力を可能とする、基板側からの紫外線照射を可能とする）を得ることができる。また、第２の半導体チップの側面や裏面にも樹脂が接触しないため、第１の半導体チップだけでなく、第２の半導体チップについても、回路の周波数特性（高周波特性）が改善される。
また、本発明の半導体装置の製造方法は、バックグラインド（背面研磨）によって厚みを薄くする加工がなされると共に、その主面上に所定の配線パターンが形成される前記基板を用意する工程と、前記第１の電極をもつ第１の半導体チップおよび前記第２の電極をもつ第２の半導体チップの各々を前記基板上にフリップチップ実装し、前記第２の半導体チップが前記第１の半導体チップ上に位置する、立体的なフリップチップ実装構造を形成する工程と、を含む。
下側に配置される第１の半導体チップを予め薄型化し、また、第１の電極の厚みを小さくして第１の半導体チップの位置を低く抑制する一方で、第２のチップに関しては、その反対に、第２の電極の厚みと配線パターン部分の厚みの総和を大きくし、これによって、第２の半導体チップを第１の半導体チップ上に、無理なくフリップチップ実装することができる。余分な部品を使用せず、通常の実装技術のみを使用するため、製造プロセスが複雑化しないという効果が得られる。
また、本発明の半導体装置の製造方法は、上記工程に加えて、さらに、前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層を形成する工程を、有するものを含む。
第１の半導体チップ上に予めシールド層（例えば、アルミニュウム等の薄い金属層）を形成しておき、上記のとおり、第１および第２の半導体チップを立体的にフリップチップ実装することによって、各チップの耐電磁ノイズ性を、効率的に向上させることが可能となる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップを前記第２の半導体チップに接着して両チップを一体化し、その一体化した前記第１および第２の半導体チップを、前記基板に一括してフリップチップ実装する工程を含む。
第１および第２のチップを予め接着して一体化しておき、その一体化された両チップを一括してフリップチップ実装するものである。フリップチップ実装工程が１回で済むことから、製造プロセスの簡略化を図ることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第１の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記第２の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、を有する。
この方法により、２つの半導体チップをフリップチップ実装すると同時に、樹脂封止も完了し、効率的に樹脂封止体を形成することができる。
また、本発明の半導体装置の製造方法は、さらに、ペースト状の絶縁性樹脂を供給し封止する工程と、前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、を有するものを含む。
これにより、強固な構造をもつ樹脂封止体を効率的に形成することができ、半導体装置の耐湿性や耐環境性が向上する。
また、本発明の半導体装置の製造方法は、さらに、ペースト状の絶縁性樹脂を供給する工程と、この絶縁性樹脂が前記第１の半導体チップの前記基板との接続領域の内側に流れ込まないように、前記絶縁性樹脂の少なくとも一部に紫外線を照射して硬化させる工程と、前記絶縁性樹脂を加熱処理し硬化させる工程と、を含む。
この方法により、第１の半導体チップは、接続電極の周囲のみが樹脂封止され、機能面（駆動面）は暴露された状態（すなわち、中空状態）であり、一方、第２の半導体チップは十分に樹脂封止されてなる半導体装置を効率的に形成することができる。樹脂封止の際、樹脂の光硬化を利用して、樹脂の中空部への流出を効果的に防ぐことができる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記絶縁性樹脂の少なくとも一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、前記第２の半導体チップを前記基板にフリップチップ実装する工程と、ペースト状の絶縁性樹脂を供給し封止する工程と、前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、を含む。
この方法により、２つの半導体チップがフリップチップ実装され、第１の半導体チップは中空状態で樹脂封止され、第２の半導体チップは十分に樹脂封止された、強固な樹脂封止構造をもつ半導体装置を、効率的に製造することができる。
また、本発明の半導体装置の製造方法は、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、前記絶縁性樹脂の一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、前記第２の半導体チップを前記基板にフリップチップ実装する工程と、前記絶縁性樹脂の未硬化の部分に紫外線を照射し、前記絶縁性樹脂が前記第２の半導体チップの基板との接続部の内側に流れ込まないようにしつつ、未硬化の前記絶縁性樹脂を硬化させる工程と、を含む。
この方法により、樹脂の光硬化を利用して中空部への流出を防止しつつ、第１および第２の半導体チップの各々と基板との接続部（接続電極）の周囲のみを樹脂封止することができる。
本発明によれば、チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、通常の実装技術を利用して、共通の基板の主面上にフリップチップ実装することができる。
すなわち、第１の半導体チップの薄型化、電極の低背化によって第１の半導体チップの支持位置の高さを抑制し、その一方で、第２の半導体チップの電極を高背化し、さらに、必要に応じて配線パターンの該当箇所にも突起部を形成して高さ不足を補うという手法を採用することによって、特別な部品や技術を使用することなく、第２の半導体チップを、第１の半導体チップの真上で支持することが可能となる。
これにより、チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置される、最もコンパクトな構造の立体的なフリップチップ実装構造が実現される。
第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の格段の薄型化を図ることができる。
また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、第１の半導体チップの上面に電磁シールド層を設けたり、第１および第２の半導体チップを一体化しておき、その一体化したチップを一括してフェースダウン実装することもでき、半導体装置の高性能化や製造コストの削減が可能である。
また、各チップを一括してフェースダウンボンディングする手法を採用すると、薄くて応力に弱い第１の半導体チップを、所定厚みをもち比較的応力に強い半導体チップに貼付けてから、一括でフリップチップすることができ、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、樹脂封止体を形成することによって、半導体装置の耐湿性ならびに耐環境性を向上させることができる。樹脂封止体の態様としては、半導体装置の全体を封止する態様と、第１および第２の半導体チップの接続部周辺のみを封止する態様とがあり、前者の態様では、第１および第２のチップを樹脂により保護できる。後者の態様では、第２の半導体チップに樹脂が接触しないようにすることができ、回路の高周波特性の改善を図れる。
また、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本発明では、樹脂封止体に中空部を設ける構造にも対応できるようにしている。すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することができる。
また、樹脂の硬化に際し、紫外線硬化と熱硬化を併用することによって、封止体の封止特性をさらに改善することもできる。
また、本発明によれば、２つの半導体チップを共通の基板上に効率的にフリップチップ実装することができ、また、必要に応じて樹脂封止体を形成してパッケージ化も可能であり、簡便化された製造プロセスにて、小型、薄型かつ信頼性の高い半導体装置を効率的に製造することが可能である。
本発明の半導体装置は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度化、薄型化を実現しており、かつ、製造工程も簡便化されており、したがって、高集積化、薄型化、積層化が求められる半導体メモリやＳＩＰ（System in Package）等の半導体パッケージとして利用可能である。
また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品の用途に適している。
本発明によって、特別な部品や技術を使用しない、使い勝手のよい、立体的フリップチップ実装技術を確立することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）
図１は、本発明の半導体装置の基本的な構造を示す、半導体装置の断面図である。
図示されるように、半導体装置１５０は、２つの半導体チップ１０１，１０３を立体的にフリップチップ実装して構成される。
すなわち、第１の半導体チップ（下側の半導体チップ）１０１には、金属メッキ等により形成されるバンプ電極（低背の電極：以下、第１の電極という）１０２が形成されており、この第１の電極１０２は、基板１０５上に形成された所定の配線パターン１０６に直接に接続されている。つまり、第１の半導体装置は基板１０５の主面上にてフリップチップ実装されている。
同様に、第２の半導体チップ１０３には高背の電極１０４（以下、第２の電極という）が形成されており、この第２の電極１０４が、基板１０５上に形成された所定の配線パターン１０６に直接に接続されている。つまり、第２の半導体チップ１０３も、第１の半導体チップ１０１と同様に、基板１０５の主面上にてフリップチップ実装されている。
この立体的なフリップチップ構造には、特別な部品は一切、使用されていない。
ここで、第１の半導体チップ１０１は、シリコン（Ｓｉ）などの薄型化可能な材質のチップであり、予め、５０〜８０μｍ程度にバックグラインド（背面研磨）されている。
また、第１の電極１０２は、Ｎｉ、Ａｕ、Ｃｕなどの金属材料からなり、高さが５〜１０μｍであり、その高さが低く抑えられている。
一方、第２の半導体チップ１０３は、Ｓｉ、ＳｉＣ、ＧａＡｓなどフリップチップ実装可能な材質のチップであり、厚みは、１００〜６００μｍ程度である。なお、半導体装置のさらなる薄型化のために、この第２の半導体チップ１０３についても、バックグラインド加工を施すこともできる。
第２の電極１０４は、Ｎｉ、Ａｕ、Ｃｕなどの金属材料からなり、高さが９０〜１２０μｍである。図１の場合、この第２の電極１０４の先端は突起状となっており（例えば、２つの電極層を積層することによって、このような先端が突起状の電極を形成することができる）、高さを確保している。
第２の半導体チップ１０３を支持する第２の電極１０４としては、例えば、ボンディングパッドに使用される肉厚（高背）の電極を使用することができる。これによって、かなりの高さを確保することができる。すなわち、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を活用して、無理なく、立体的なフリップチップ実装を実現することができる。
上記のとおり、第１の半導体チップ１０１の厚みは５０〜８０μｍ程度であり、第１の電極１０２の高さが５〜１０μｍであるため、第１の半導体チップ１０１の上面の位置は、基板１０５の主面から最大で９０μｍ程度である。一方、第２の電極１０４の高さは、上記のとおり９０〜１２０μｍであるため、第２の半導体チップ１０３を、第１の半導体チップ１０１の真上にて保持することが可能である。
また、基板（実装基板）１０５は、有機材料（エポキシ、ポリイミドなど）または無機材料（ガラス、セラミックなど）からなる。配線パターン（端子電極）１０６は、メッキ法による配線形成の場合、圧延または電解Ｃｕ箔をベースにＮｉとＡｕを表面にメッキ（電解または無電解）されて形成され、総配線高さは、３０〜５０μｍであり、半導体チップ１０１、１０３を実装する電極部の平坦度は、±２μｍ以下である。また、配線パターンは、ディスペンス法によって形成することもできる。ディスペンス法による配線パターンの形成の場合、Ａｇ、Ａｕ、Ｐｄなどのナノペーストを塗布し、厚み１０〜２０μｍに焼成する。
図１に示される基本実装構造は、図２、図３に示されるように、種々、変形、応用が可能である。
図２は、第１の半導体チップの上面に電磁シールド層を形成した構造をもつ半導体装置の断面図である。
図示されるように、半導体チップの上面には、シールド材１０７として、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどの薄箔材または（ナノ）ペースト層を厚さ５〜１０μｍで設けている。これにより、第１および第２の半導体チップ１０１，１０３の電磁ノイズ耐性が向上する。また、シールド材１０７は極薄であるため、第２の半導体チップ１０３を立体的に配置することの妨げにならない。
図３は、基板上の配線パターンの一部にメッキを施して高さを高くした構造をもつ半導体装置の断面図である。
第２の電極１０４の高背化だけでは十分な高さを確保できない場合には、基板１０５上の配線パターンの一部にメッキを施して、そのメッキ部分にて高さ不足を補うことが可能である。
図３に示されるように、第２の電極１０４に接続される配線パターン１０６にのみ、局部メッキ（例えばＣｕメッキ）を行い、メッキ層１０８の厚みを３０〜５０μｍ程度とする。これにより、そのメッキ層１０８の厚みの分だけ、第２の半導体チップ１０３を高い位置に支持することが可能となる。したがって、第２の電極１０４だけでは高さが不足する場合でも、その高さ不足を効果的に補い、立体的なフリップチップ実装が可能となる。
なお、ディスペンス方によって配線パターン１０６が形成される場合には、高さを補うための電極部分１０８も同じくディスペンス法によって形成される。その厚みは、３０〜５０μｍ程度である。
次に、図１（乃至図３）の半導体装置の製造方法を説明する。
図８（ａ）〜（ｃ）は、図１の本発明の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図である。
図８（ａ）に示すように、基板１０５上に配線パターン１０６を形成する（金属の蒸着ならびにパターニング）。このとき、必要に応じて、配線パターン１０６上に、局所的なメッキやディスペンスによる端子電極１０８（図３）を形成する。
次に、図８（ｂ）に示すように、第１の電極１０２が形成され、かつ、５０μｍの厚みまでバックグラインドした第１の半導体チップ１０１を、基板１０５上に、応力歪みの小さい低温、低荷重法によりフリップチップ実装する（例えば、常温低荷重超音波接合や、電極表面プラズマ処理後の真空常温接合など）。
そして、図８（ｃ）に示すように、第２の電極１０４が形成された第２の半導体チップ１０３を超音波接合や金属接合法により、基板１０５上に、フリップチップ実装する。
図９（ａ）〜（ｄ）は、図２に示される半導体装置（シールド層が設けられた構造をもつ半導体装置）の製造方法を説明するための、主要な工程における半導体装置の断面図である。
図９（ａ），（ｂ），（ｄ）は、それぞれ、図８（ａ），（ｂ），（ｃ）に対応している。図９に示される製造方法の特徴的な工程は、図９（ｃ）の工程である。つまり、図９（ｃ）の工程では、フリップチップ実装された第１の半導体チップ１０１上に、電磁シールド層１０７を形成している。
なお、本発明には種々のバリエーションが考えられ、例えば、第２の半導体チップ１０１も薄くバックグラインドして半導体装置の薄型化を促進することができる。また、第３の半導体チップを同一基板面へフリップチップ実装して実装密度をさらに高めることもできる。また、第２の半導体チップの下面に、複数の半導体チップや面実装部品を配置して、高密度実装を実現することも可能である。
（実施の形態２）
図４は、本発明の半導体装置の他の例（第１および第２の半導体チップを一体化した例）を示す、半導体装置の断面図である。図４において、前掲の図面と共通する部分には同じ参照符号を付してあり、共通する部分の説明は省略する。この点は、以下の図面でも同様である。
前掲の実施形態では、２つの半導体チップを別々にフリップチップ実装したが、本実施の形態では、まず、２つの半導体チップ（１０１，１０３）を接着し、次に、一体化された半導体チップを一括して基板１０５上にフリップチップ実装する。
すなわち、前掲の実施形態では、第１の半導体チップ１０１と第２の半導体チップ１０３は、接触または密着が無い状態であったが、本実施の形態では、第１の半導体チップ１０１の上面と、第２の半導体チップ１０３の下面が接着剤１１０で固定されている。
この接着剤１０７は、高耐熱（ガラス転移温度が１２０〜１８０℃）のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等であり、ハロゲン、有機リン酸等腐食誘発成分フリーであることが望ましい。また、接着剤１０７の硬化温度は、１００〜２００℃である。
次に、この半導体装置の製造方法について説明する。
図１０は、図４の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図である。
まず、図１０（ａ）に示すように、第２の半導体チップ１０３を用意する。
次に、図１０（ｂ）に示すように、第２の半導体チップ１０３上の電極形成領域に被らないように接着剤１１０を供給する。
次に、図１０（ｃ）に示すように、第１の半導体チップ１０１を第２の半導体チップ１０３上に接着（ダイボンディング）する。第１の半導体チップ１０１には、第１の電極（バンプ電極）１０２が形成されており、また、第１の半導体チップの肉厚は５０μｍまでバックグラインドされている。
そして、図１０（ｄ）に示すように、第２の半導体チップに第２の電極（高背の電極）１０４を形成する。この時、第１の電極１０２と第２の電極１０４の、第２の半導体チップ１０３の裏面からの高さのばらつきが±２μｍ以下であることが望ましい。なおここで、電極高さばらつきを小さくするレベリング工程を付加してもよい。
最後に、図１０（ｅ）に示すように、配線パターン（端子電極）１０６が形成されている基板１０５上へ、一体化された半導体チップ１０１および１０３を一括して、超音波接合や金属・BR>レ合法によりフリップチップ実装する。
このように、応力に弱い薄い第１の半導体チップ１０１を、比較的応力に強い厚い半導体チップ１０３に貼付けてから、一括でフリップチップすることにより、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となる。
なお、先の説明では、各半導体チップ（１０１，１０３）の第１および第２の電極（１０２，１０４）の形成を別々に行っているが、最初に各チップ（１０１，１０３）をダイボンディングしてから、メッキマスクを利用して、両チップ（１０１，１０３）について、一括でメッキ電極（１０２，１０４）を形成してもよい。これにより電極高さのばらつきを小さくすることができる。
（実施の形態３）
図５は、本発明の半導体装置の他の例（全体を樹脂封止した例）を示す、半導体装置の断面図である。
本実施形態では、ベアチップ（１０１，１０３）に樹脂封止を行い、パッケージ構造を形成することによって、耐水性や耐環境性を向上させる。図５に示されるように、本実施形態の半導体装置１５８には、全体を封止する樹脂封止体１０９が設けられている（他の構造は、図１と同じである）。
封止樹脂１０９は、高耐熱（ガラス転移温度が１２０〜１８０℃）のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等からなり、ハロゲン、有機リン酸等腐食誘発成分フリーであることが望ましい。また、封止樹脂１０９の硬化温度は、１００〜２００℃である。
次に、この半導体装置の製造方法について説明する。
図１１（ａ）〜（ｆ）は、図５の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図である。
まず、図１１（ａ）に示すように、基板１０５上に配線パターン（端子電極）１０６を形成する。
次に、図１１（ｂ）に示すように、基板１０５の、第１の半導体チップ１０１の実装領域に、フリップチップ実装を妨げない絶縁性接着フイルム（ＮＣＦ）１０９（１）を供給する。なお、参照符号１０９（１）の（１）は、最初に部分的に供給される樹脂であることを示している。
なお、絶縁性接着フイルム１０９（１）は、異方性導電性フイルム（ＡＣＦ）やペーストタイプ（ＮＣＰやＡＣＰ）であってもよい。
次に、図１１（ｃ）に示すように、第１の電極１０２が形成されている第１の半導体チップ１０１を、基板１０５上にフリップチップ実装する。この実装は、熱圧着法であり、１５０〜２２０℃で、５〜２０秒間加熱、圧着する。
そして、図１１（ｄ）に示すように、第２の半導体チップ１０３を実装するエリアに同様の絶縁性接着フイルム１０９（２）を供給する。
最後に、図１１（ｅ）に示すように、第２の電極１０４が形成されている第２の半導体チップ１０３を、同じく熱圧着方式で、基板１０５上にフリップチップ実装する。
このようにして、図１１（ｆ）に示されるような、全体が樹脂封止された半導体装置が形成される。
なお、図１１（ｅ），（ｆ）において、樹脂封止体の全体には、１０９という参照符号を付している（つまり、１０９（１）と１０９（２）を合わせたものが１０９である）。
なお、上記の方法では、先に基板側に封止樹脂を供給して、熱圧着方式でフリップチップ実装したが、第１の実施の形態や第２の実施の形態でフリップチップ実装したものに対して、側面からキャピラリフロー現象を利用して、アンダーフィル封止樹脂ペーストを流し込んでもよい。
なお、封止樹脂ペーストは、粘度が１〜３０Ｐａ・ｓであることが望ましい。また、高信頼性にするため、サブμｍ〜１０μｍのシリカ粉体を２０〜５０ｗｔ％含有していることが望ましい。この場合、一括した樹脂封止が可能であり、熱圧着方法よりも工程が簡略化される利点がある。
（実施の形態４）
本実施形態では、樹脂封止の一部に中空部を設けた構造を採用し、実装基板１０５側から光の照射も可能とする。
すなわち、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップ１０１の基板１０５側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本実施形態では、樹脂封止体に中空部を設ける構造を採用したものである。
図６（ａ），（ｂ）は、中空の樹脂封止体をもつ半導体装置の構造例を示す半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた例を示し、（ｂ）は、紫外線透過基板を使用した例を示す。
図６（ａ），（ｂ）に示されるように、実施形態の半導体装置（１６０，１６２）には、樹脂封止体１０９の一部に、中空部（Ａ）が形成されている。これにより、第１の半導体チップ１０１の機能面（駆動面）が露出しており、開口部をもつ基板２０５（あるいは、紫外線透過基板２０８）から光照射が可能である。
但し、中空部をもつ樹脂封止体を形成するときは、樹脂封止材料が、中空にしたいエリア（中空部Ａ）へ流出し易いという問題が生じる。
そこで、本発明では、このような中空実装の樹脂封止エリアの精度を向上するために、紫外線硬化性を付与した、封止樹脂１０９を用いる。すなわち、その封止樹脂成分には、熱硬化型の樹脂に、さらに紫外線硬化性を付加するためにカチオン重合系の硬化樹脂触媒を添加しておく。
そして、第１の半導体１０１の実装に際し、開口部をもつ基板２０５や紫外線透過基板２０８の下面側から紫外線を照射し、この紫外線照射の下でフリップチップ実装を実施する。この紫外線照射によって、封止樹脂１０９の中空部の周辺が光硬化し、この部分がダムの働きをして余分な樹脂の流出が、効果的に防止される。
すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を適宜、使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することが可能である。
次に、図６（ａ）に示される半導体装置の製造方法について説明する。
図１２（ａ）〜（ｆ）は、図６（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図である。
まず、図１２（ａ）に示すように、開口部Ａが設けられた基板２０５上に所定の配線パターン１０６を形成する。
次に、図１２（ｂ）に示すように、基板２０５上の第１の半導体チップ１０１の接続電極部周辺に紫外線硬化性付与の樹脂２０９（１）を供給する。
次に、図１２（ｃ）に示すように、電極１０２が形成された第１の半導体チップ１０１を基板２０５にアライメント（位置決め）してフェースダウンボンディングする。この時、樹脂２０９（１）が基板２０５の開口部Ａから流れ出すことを防ぐため、高圧水銀ランプ、メタルハライドランプ、ガリウムランプなどの主波長を持った紫外線を、基板２０５の開口部Ａから照射する。
これにより、紫外線が当たった部分の樹脂が硬化し、樹脂の開口部Ａへの流出が防止される。これにより、第１の半導体チップ１０１は、中空で封止した状態でフリップチップ実装されたことになる。
以下、図１２（ｄ），（ｅ）の工程を経て、図１２（ｆ）に示すような中空構造をもつ樹脂封止パッケージを備えた半導体装置１６０が完成する。図１２（ｄ），（ｅ）の工程（第２の半導体チップ１０３の実装工程）は、図１１（ｄ），（ｅ）と同様であるため、省略する。
図６（ｂ）に示される紫外線透過基板（２０８）を用いて中空構造をもつ樹脂封止パッケージを形成場合も、同様の工程を経て形成することができる。ただし、この場合には、紫外線を中空にしたいエリアのみに当たるように、遮光マスクを基板２０８の下面に当接させた状態で、紫外線照射を実施する。
（実施の形態５）
本実施形態では、第１の半導体チップに関しては中空の樹脂封止とし（この点は実施の形態４と同じ）、さらに、第２の半導体チップについても電極回りのみを樹脂封止する構成とする。
図７（ａ），（ｂ）は、中空部をもち、かつ各半導体チップの電極回りのみを樹脂封止した構造をもつ半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた例を示し、（ｂ）は、紫外線透過基板を使用した例を示す。
実施の形態４では、２つの半導体チップのうち、第１の半導体チップ１０１については、中空実装状態で樹脂封止を行い、第２の半導体チップ１０３については、チップ下面全面を樹脂封止したが、本実施形態では、第２の半導体チップ１０３についても、中空実装状態で樹脂封止を行っている（つまり、部分的な樹脂封止を実施する）。
２つの半導体チップ１０１、１０３の接続電極の周辺を封止する樹脂（図７（ａ），（ｂ）における参照符号２０９（１），２０９（２））としては、上記の紫外線硬化性付与封止樹脂を使用することができる。
次に、この半導体装置の製造方法について説明する。
まず、図１３（ａ）〜（ｆ）は、図７（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図である。
図１３（ａ）〜図１３（ｃ）までは、図１２（ａ）〜（ｃ）と同様である。すなわち、開口部Ａを有する基板２０５上に配線パターン１０６を形成し、部分的に封止樹脂２０９（１）を供給し、続いて、第１の半導体チップ１０１のフリップチップ実装を実施する。
続いて、図１３（ｄ）に示すように、第２の半導体チップ１０３の電極接続部のみ封止樹脂２０９（２）を供給する。
そして、図１３（ｅ）に示すように、第２の半導体チップ１０３をフリップチップ実装する。このときに、基板２０５側から、ならびに、半導体装置の側面から紫外線を照射する。これにより、樹脂２０９（１），２０９（２）は共に硬化し、第１および第２の半導体チップ（１０１，１０３）のいずれに関しても中空実装が実現される。
なお、図７（ｂ）の紫外線透過性基板２０８を使用するデバイスも、同様の製造工程を経て、形成することが可能である。但し、紫外線照射は、紫外線透過性基板２０８の下面に遮光マスクを当接させた状態で行う。
このように、熱硬化性と光硬化性を併せ持つ樹脂を用い、紫外線照射による中空部回りの樹脂の局所的な硬化によって、中空部への樹脂流出を防止することができ、電極周辺のみをスポット的に樹脂封止する形態も容易に実現することが可能となる。
以上説明したように、本発明によれば、チップサイズが異なる２つの半導体チップの双方を、特別の部品を使用することなく、通常の実装技術を利用して、共通の基板の主面上にフリップチップ実装することができる。
すなわち、第１の半導体チップの薄型化、電極の低背化によって第１の半導体チップの支持位置の高さを抑制し、その一方で、第２の半導体チップの電極を高背化し、さらに、必要に応じて配線パターンの該当箇所にも突起部を形成して高さ不足を補うという手法を採用することによって、特別な部品や技術を使用することなく、第２の半導体チップを、第１の半導体チップの真上で支持することが可能となる。
これにより、チップサイズが小さい第１の半導体チップが、チップサイズが大きい第２の半導体チップと完全な重なりをもちつつ真下に配置される、最もコンパクトな構造の立体的なフリップチップ実装構造が実現される。
第１の半導体と第２の半導体が共通の基板の主面上において共にフリップチップ実装されているため、半導体装置の格段の薄型化を図ることができる。
また、同一平面に平置きするタイプの半導体実装と同じ電極材料、電極形成技術を利用して立体的なフリップチップ実装を実現するため、特別な部品が不要であり、同一基板面積での半導体装置の取り数を無理なく増やすことができ、したがって、半導体装置の低コスト化も可能となる。
また、第１の半導体チップの上面に電磁シールド層を設けたり、第１および第２の半導体チップを一体化しておき、その一体化したチップを一括してフェースダウン実装することもでき、半導体装置の高性能化や製造コストの削減が可能である。
また、各チップを一括してフェースダウンボンディングする手法を採用すると、薄くて応力に弱い第１の半導体チップを、所定厚みをもち比較的応力に強い半導体チップに貼付けてから、一括でフリップチップすることができ、第１の半導体チップの実装上の制約がなくなり、汎用性の高い実装方法が利用可能となるという効果も得られる。
また、樹脂封止体を形成することによって、半導体装置の耐湿性ならびに耐環境性を向上させることができる。樹脂封止体の態様としては、半導体装置の全体を封止する態様と、第１および第２の半導体チップの接続部周辺のみを封止する態様とがあり、前者の態様では、第１および第２のチップを樹脂により保護できる。後者の態様では、第２の半導体チップに樹脂が接触しないようにすることができ、回路の高周波特性の改善を図れる。
また、高周波モジュール用半導体装置や固体撮像素子等の光学モジュール用半導体装置では、第１の半導体チップの基板側の表面を開放すること（つまり、樹脂で覆わないこと）によって中空部を形成することによって、高周波回路の寄生容量を小さくして高周波特性を改善したり、あるいは、基板の裏面側から第１の半導体チップの裏面に形成された受光面に光を照射できるようにする必要があり、この点を考慮し、本発明では、樹脂封止体に中空部を設ける構造にも対応できるようにしている。すなわち、一部が中空の基板、あるいは、紫外線が透過可能な透明基板を使用すると共に、封止材料として紫外線硬化性絶縁樹脂を使用し、樹脂封止工程において、基板側から、少なくとも中空部の周辺部分に紫外線を照射してその部分を光硬化させ、樹脂が中空部分に流出するのを防止するという技術を使用することによって、高周波モジュール用半導体装置や固体撮像素子等の光学モジュールに適した、小型で薄型の半導体装置を実現することができる。
また、樹脂の硬化に際し、紫外線硬化と熱硬化を併用することによって、封止体の封止特性をさらに改善することもできる。
また、本発明によれば、２つの半導体チップを共通の基板上に効率的にフリップチップ実装することができ、また、必要に応じて樹脂封止体を形成してパッケージ化も可能であり、簡便化された製造プロセスにて、小型、薄型かつ信頼性の高い半導体装置を効率的に製造することが可能である。
本発明の半導体装置は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度化、薄型化を実現しており、かつ、製造工程も簡便化されており、したがって、高集積化、薄型化、積層化が求められる半導体メモリーやＳＩＰ（System in Package） 等の半導体パッケージとして利用可能である。
また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品の用途に適している。
本発明によって、特別な部品や技術を使用しない、使い勝手のよい、立体的フリップチップ実装技術を確立することができる。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。本出願は、2005年1月25日出願の日本特許出願、出願番号2005-016818に基づくものであり、その内容はここに参照として取り込まれる。
本発明は、複数の半導体チップを同一基板面にフリップチップ実装し、低コストで高密度かつ薄型の半導体装置を実現することができるという効果を奏し、したがって、半導体メモリやＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）用の半導体装置として利用可能であり、また、樹脂封止体の一部に中空構造をもつ半導体装置は、高周波モジュール部品や固体撮像素子等の光学モジュール部品用の半導体装置として利用可能である。
本発明の半導体装置の基本的な構造を示す、半導体装置の断面図 第１の半導体チップの上面に電磁シールド層を形成した構造をもつ半導体装置の断面図 基板上の配線パターンの一部にメッキを施して高さを高くした構造をもつ半導体装置の断面図 本発明の半導体装置の他の例（第１および第２の半導体チップを一体化した例）を示す、半導体装置の断面図 本発明の半導体装置の他の例（全体を樹脂封止した例）を示す、半導体装置の断面図 （ａ），（ｂ）は、中空の樹脂封止体をもつ半導体装置の構造例を示す半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた半導体装置の断面図であり、（ｂ）は、紫外線透過基板を使用した半導体装置の断面図 （ａ），（ｂ）は、中空部をもち、かつ各半導体チップの電極回りのみを樹脂封止した構造をもつ半導体装置の断面図であり、（ａ）は、開口部を有する基板を用いた半導体装置の断面図、（ｂ）は、紫外線透過基板を使用した半導体装置の断面図 （ａ）〜（ｃ）は、図１の本発明の半導体装置の製造方法を示す、主要な工程におけるデバイスの断面図 （ａ）〜（ｄ）は、図２に示される半導体装置（シールド層が設けられた構造をもつ半導体装置）の製造方法を説明するための、主要な工程における半導体装置の断面図 （ａ）〜（ｅ）は、図４の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図５の半導体装置の製造方法を示す、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図６（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図 （ａ）〜（ｆ）は、図７（ａ）に示される半導体装置の製造方法を説明するための、主要な工程における半導体装置の断面図
符号の説明
１０１ バックグラインドによる薄型化加工がなされた第１の半導体チップ
１０２ フェースダウン実装用の低背の第１の電極（バンプ電極等）
１０３ 第２の半導体チップ
１０４ フェースダウン実装用の高背の第２の電極（例えば、ボンディングパッド用金属層とメッキ層を組み合わせて所定高さを確保した電極）
１０５ 基板（実装基板）
１０６ 基板上の配線パターン（端子電極）
１０７ 金属からなる電磁シールド層
１０８ 配線パターン上のメッキ層（第２電極の高さ不足を補うための金属層）
１０９（１），１０９（２），１０９ 封止樹脂
１１０ 接着剤
１５０，１５２，１５４，１５６，１５８，１６０，１６２ １６４，１６６ 本発明の、立体的なフリップチップ構造をもつ半導体装置（ＳｉＰ等）
２０５ 開口部をもつ実装基板
２０８ 紫外線透過性の実装基板
２０９（１），２０９（２） 封止樹脂（熱硬化性と紫外線硬化性を併せ持つ樹脂）
Ａ 中空部（封止樹脂が設けられない部分）

Claims (17)

  1. 主面上に、所定の配線パターンが形成された基板と、
    前記基板の前記配線パターンに接続するための第１の電極を備え、この第１の電極が前記配線パターンの該当箇所に直接に接続されることによってフリップチップ実装された第１の半導体チップと、
    前記第１の半導体チップよりも縦横の長さが共に大きく、前記配線パターンに接続するための第２の電極を備え、前記第２の電極が前記配線パターンの該当箇所に直接に接続されてフリップチップ実装されると共に、前記第２の電極の厚みおよび前記第２の電極に接続される前記配線パターンの該当個所の厚みの総和は、前記第１の半導体チップの厚み、前記第１の電極の厚み、ならびに前記第１の電極に接続される前記所定箇所の配線パターンの厚みの総和を越えており、前記第１の半導体チップの上に位置してなる第２の半導体チップと、
    を有する半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層が形成されている半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記第１の半導体チップの前記第１の電極は、低背の金属電極であり、前記第２の半導体チップの前記第２の電極は、ボンディングパッドに使用される肉厚の金属層で構成される高背の電極である半導体装置。
  4. 請求項１乃至請求項３のいずれかに記載の半導体装置であって、
    前記第２の半導体チップの前記第２の電極が接続される、前記配線パターンの該当箇所に、金属メッキによる突起状部分が形成されている半導体装置。
  5. 請求項１乃至請求項４記載のいずれかに記載の半導体装置であって、
    第１の半導体チップが、第２の半導体チップに絶縁性樹脂を介して接着されている半導体装置。
  6. 請求項１乃至請求項５のいずれかに記載の半導体装置であって、
    前記基板と前記第２の半導体チップとの間を熱硬化性絶縁樹脂によって封止した半導体装置。
  7. 請求項１乃至請求項５のいずれかに記載の半導体装置であって、
    前記基板と前記第２の半導体チップとの間を熱可塑性絶縁樹脂によって封止した半導体装置。
  8. 請求項１乃至請求項５のいずれかに記載の半導体装置であって、
    前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１の半導体チップの前記基板側の表面を覆わない形態で、紫外線硬化性絶縁樹脂による封止構造を形成した半導体装置。
  9. 請求項１乃至請求項５のいずれかに記載の半導体装置であって、
    前記基板は、紫外線透過性の基材からなる基板、または、その一部に開口部を有する基板であり、かつ、前記第１および第２の半導体チップの各々と前記基板の前記配線パターンの該当箇所との接続部分の周囲においてのみ、紫外線硬化性絶縁樹脂による封止構造を形成したことを特徴とする半導体装置。
  10. 請求項１、請求項３または請求項４のいずれかに記載の半導体装置の製造方法であって、
    バックグラインド（背面研磨）によって厚みを薄くする加工がなされると共に、その主面上に所定の配線パターンが形成される前記基板を用意する工程と、
    前記第１の電極をもつ第１の半導体チップおよび前記第２の電極をもつ第２の半導体チップの各々を前記基板上にフリップチップ実装し、前記第２の半導体チップが前記第１の半導体チップ上に位置する、立体的なフリップチップ実装構造を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 請求項２記載の半導体装置の製造方法であって、
    請求項１０記載の工程に加えて、さらに、前記第１の半導体チップの、前記第２の半導体チップ側の表面にシールド層を形成する工程を、有することを特徴とする半導体装置の製造方法。
  12. 請求項５記載の半導体装置の製造方法であって、
    請求項１０記載の、前記立体的なフリップチップ実装構造を形成する工程は、前記第１の半導体チップを前記第２の半導体チップに接着して両チップを一体化し、その一体化した前記第１および第２の半導体チップを、前記基板に一括してフリップチップ実装する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項６または７記載の半導体装置の製造方法であって、
    請求項１０記載の工程に加えて、さらに、
    前記第１の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、
    前記第２の半導体チップがフリップチップ実装されるエリアにフイルムまたはペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 請求項６または７記載の半導体装置の製造方法であって、
    請求項１０記載の工程に加えて、さらに、ペースト状の絶縁性樹脂を供給し封止する工程と、
    前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  15. 請求項８記載の半導体装置の製造方法であって、
    請求項１０記載の工程に加えて、さらに、
    ペースト状の絶縁性樹脂を供給する工程と、
    この絶縁性樹脂が前記第１の半導体チップの前記基板との接続領域の内側に流れ込まないように、前記絶縁性樹脂の少なくとも一部に紫外線を照射して硬化させる工程と、
    前記絶縁性樹脂を加熱処理し硬化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  16. 請求項８記載の半導体装置の製造方法であって、
    請求項１０記載の、前記立体的なフリップチップ実装構造を形成する工程は、
    前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、
    前記絶縁性樹脂の少なくとも一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、
    前記第２の半導体チップを前記基板にフリップチップ実装する工程と、
    ペースト状の絶縁性樹脂を供給し封止する工程と、
    前記ペースト状の絶縁性樹脂を加熱処理し硬化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  17. 請求項９記載の半導体装置の製造方法であって、
    請求項１０記載の、前記立体的なフリップチップ実装構造を形成する工程は、
    前記第１の半導体チップの前記基板との接続部のみにペースト状の絶縁性樹脂または異方性導電性樹脂を供給する工程と、
    前記絶縁性樹脂の一部に紫外線を照射し、前記絶縁性樹脂が前記第１の半導体チップの前記基板との接続部の内側に流れ込ないようにしつつ、前記第１の半導体チップを前記基板にフリップチップ実装する工程と、
    前記第２の半導体チップを前記基板にフリップチップ実装する工程と、
    前記絶縁性樹脂の未硬化の部分に紫外線を照射し、前記絶縁性樹脂が前記第２の半導体チップの基板との接続部の内側に流れ込まないようにしつつ、未硬化の前記絶縁性樹脂を硬化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007500546A 2005-01-25 2006-01-25 半導体装置およびその製造方法 Withdrawn JPWO2006080351A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005016818 2005-01-25
JP2005016818 2005-01-25
PCT/JP2006/301144 WO2006080351A1 (ja) 2005-01-25 2006-01-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2006080351A1 true JPWO2006080351A1 (ja) 2008-08-07

Family

ID=36740381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500546A Withdrawn JPWO2006080351A1 (ja) 2005-01-25 2006-01-25 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7999376B2 (ja)
JP (1) JPWO2006080351A1 (ja)
CN (1) CN101107710B (ja)
WO (1) WO2006080351A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080082A1 (ja) * 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP2012189788A (ja) * 2011-03-10 2012-10-04 Toshiba Corp カメラモジュール、およびカメラモジュールの製造方法
US20130214419A1 (en) * 2012-02-16 2013-08-22 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
US10636714B2 (en) * 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
TWI653919B (zh) * 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP3891678B2 (ja) 1998-03-11 2007-03-14 松下電器産業株式会社 半導体装置
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
JP2002170921A (ja) 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002270760A (ja) 2001-03-07 2002-09-20 Sony Corp 電子部品、そのアセンブリ及びその製造方法
EP1263043A1 (en) * 2001-05-30 2002-12-04 Alcatel Electronic element with a shielding
JP2004006482A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2004079923A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2004214344A (ja) 2002-12-27 2004-07-29 Nec Kansai Ltd 固体撮像装置
US7026711B2 (en) * 2003-12-16 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)

Also Published As

Publication number Publication date
CN101107710B (zh) 2010-05-19
WO2006080351A1 (ja) 2006-08-03
CN101107710A (zh) 2008-01-16
US7999376B2 (en) 2011-08-16
US20080265436A1 (en) 2008-10-30
WO2006080351A9 (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JPWO2006080351A1 (ja) 半導体装置およびその製造方法
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
US8377752B2 (en) Semiconductor device and method of manufacturing the same
US8841776B2 (en) Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
US11996424B2 (en) Controllable gap height for an image sensor package
JP2008159607A (ja) 半導体装置及びその製造方法
JP2012129464A (ja) 半導体装置およびその製造方法
KR20150051358A (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
US20240274589A1 (en) Manufacturing method of package on package structure
US10115673B1 (en) Embedded substrate package structure
TW201438159A (zh) 超薄封裝上封裝ＰｏＰ之封裝
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20070054439A1 (en) Multi-chip stack structure
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP6116846B2 (ja) 半導体装置および半導体装置の製造方法
TWI565008B (zh) 半導體元件封裝結構及其形成方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2013157363A (ja) 積層型半導体装置
KR101055491B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008034762A (ja) 回路装置
JP2006073677A (ja) 半導体素子のシールド構造及びシールド方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407