JPWO2002097872A1 - 半導体ウェーハの製造方法及びそれに用いられるサセプタ - Google Patents

半導体ウェーハの製造方法及びそれに用いられるサセプタ Download PDF

Info

Publication number
JPWO2002097872A1
JPWO2002097872A1 JP2003500959A JP2003500959A JPWO2002097872A1 JP WO2002097872 A1 JPWO2002097872 A1 JP WO2002097872A1 JP 2003500959 A JP2003500959 A JP 2003500959A JP 2003500959 A JP2003500959 A JP 2003500959A JP WO2002097872 A1 JPWO2002097872 A1 JP WO2002097872A1
Authority
JP
Japan
Prior art keywords
wafer
susceptor
counterbore
single crystal
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003500959A
Other languages
English (en)
Other versions
JP3900154B2 (ja
Inventor
久寿 樫野
久寿 樫野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2002097872A1 publication Critical patent/JPWO2002097872A1/ja
Application granted granted Critical
Publication of JP3900154B2 publication Critical patent/JP3900154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

サセプタ(10)に設けられた座ぐり(11)内にシリコン単結晶ウェーハ(W)を載置し、シリコン単結晶ウェーハ(W)に熱処理を施して半導体ウェーハを製造する、半導体ウェーハの製造方法において、座ぐり(11)とシリコン単結晶ウェーハ(W)との接触率を、0.1%以上1.1%以下とする。

Description

技術分野
本発明は、サセプタ上にシリコン単結晶ウェーハを載置して熱処理を施し、半導体ウェーハを製造する、半導体ウェーハの製造方法及びそれに用いられるサセプタに関する。
背景技術
シリコン単結晶ウェーハ(以降、ウェーハと記載する)から半導体を製造する過程では、各種の装置によって、ウェーハに様々な熱処理が施される。このような装置内にウェーハを載置する主な方法には、ウェーハの周縁部を支持して該ウェーハを立てた状態で装置内に並べる方式と、ウェーハの裏面側を支持して装置内のサセプタに載置する方式とがある。この後者の方式では、熱処理が例えば気相成長の場合、ウェーハを一枚ずつサセプタに載置して処理する枚葉型の装置と、一度に複数枚のウェーハをサセプタに並べて処理するパンケーキ型またはバレル型(シリンダー型)とよばれる装置が知られている。これら枚葉型、パンケーキ型およびバレル型の装置では、サセプタ上のウェーハを載置する位置に、円形の窪み(座ぐり)が形成されている。この座ぐりは、一般的に炭化珪素で被覆されたカーボンで形成されており、その径および深さは、処理するウェーハの径や厚み、また気相成長等のウェーハに施す熱処理が、適切になされる条件等を鑑みて設計されている。
この座ぐりの底部が平坦面に形成された場合、ウェーハWを載置する際に、ウェーハが座ぐり上で滑り易い。
そのため、この座ぐり底部の表面には、図1Aのように、例えば格子状の溝を刻み、台形状の凸部が多数配列するような形状に形成するなどしている。そして、ウェーハを座ぐりの底部に載置した際には、ウェーハが裏面側から多数の凸部で支持される。
このような装置において、ウェーハは、熱処理が施される前の待機位置から処理を行う場所のサセプタまで、ベルヌーイチャック等の搬送手段によって搬送され、サセプタに設けられた座ぐり上に載置される。そして、熱処理が行われた後、ウェーハは装置外部へ搬出するための待機位置まで搬送される。この一連の作業は装置内において連続して行われるようになっており、一連の処理作業終了後は、次の未処理ウェーハに対する熱処理作業が開始されるようになっている。
半導体ウェーハを製造するためのウェーハに対する熱処理は、高温環境下で行われるものが多い。そしてサセプタも、ウェーハを所定の温度にするため、座ぐり自身が高周波やランプ等の手段によって高温に加熱される。
このような装置において、ウェーハの熱処理を連続して行う場合、未処理のウェーハを反応炉に搬送した時に、既に高温に加熱されているサセプタ上にウェーハを載置することになる。その際、ウェーハがサセプタに設けられた座ぐりの底部に接触した瞬間に、下面側が急激に熱せられることによって、ウェーハが図6のように上方に反り上がる。例えば、直径200mmのウェーハWを約600℃のサセプタ10に載置する際、ウェーハの反り上がりの瞬間を観察すると、ウェーハの下面の端部から、座ぐりの底部までの距離(ウェーハの反り量D)は、瞬間的に約3.2mmにもなる。
この反りは一時的なものであるが、例えばベルヌーイチャックなどの搬送手段がウェーハと近接した位置に存在すると、反り上がりの瞬間にウェーハが搬送手段と接触してウェーハWの表面にキズが発生することがあり、問題である。
本発明の課題は、半導体ウェーハの製造過程において、シリコン単結晶ウェーハをサセプタに載置する瞬間に発生するシリコン単結晶ウェーハの反りを低減できる、半導体ウェーハの製造方法及びそれに用いられるサセプタを提供することである。
発明の開示
以上の課題に基き、本発明者等は、装置内でのウェーハWの搬送・載置に関する検討を行った。その結果、サセプタの座ぐりに形成する凸部の間隔を大きくすることにより、座ぐり上に載置した瞬間においても、図2のように、ウェーハの反りが軽減され、安定した状態で載置できることが分かった。
このように、座ぐり底部の凸部の間隔を変えた場合、座ぐり上において、ウェーハWが接触する単位面積当たりの凸部の数が変化して、座ぐりとウェーハとの接触率が変化する。そこで、この接触率を調整することによって、ウェーハの反り量が低減できると考えた。
そして検討の結果、例えば600℃のサセプタの座ぐりにウェーハを載置する際、接触率を1.1%以下、より好ましくは1%以下(溝幅1.8mm以上)とすると、ウェーハの反り量が大幅に低減でき、傷の発生を防止できることが分かった。
ただし、凸部間隔をある程度以上に大きくしてしまうと、座ぐりからウェーハに十分に熱が伝達されなくなるため、スリップ転位が発生する。そこで、座ぐりとウェーハとの接触率の下限については、スリップ転位の発生を抑えるため0.1%以上とすると好ましい。
そこで、本発明の第1の側面によれば、本発明による半導体ウェーハの製造方法は、サセプタに設けられた座ぐり内にシリコン単結晶ウェーハを載置し、該シリコン単結晶ウェーハに熱処理を施して半導体ウェーハを製造する、半導体ウェーハの製造方法において、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上1.1%以下とすることを特徴とする。
この座ぐりとシリコン単結晶ウェーハとの接触率は、例えば座ぐりに格子状の溝などを形成し、その溝幅を大きくすることによって調整することができる。
その場合、座ぐりに形成される溝幅は、1.8mm以上とすると好ましい。
より好ましくは、接触率は0.1%以上1%以下とする。
なお、この座ぐりは、気相エピタキシャル成長を行う装置やCVD装置など、ウェーハを熱処理する各種装置において用いられるサセプタのうち、シリコン単結晶ウェーハの裏面を接触させて載置させる形式の、例えば枚葉型、パンケーキ型、バレル型等のサセプタに設けられる座ぐりとして適用される。また、座ぐりに形成される溝は、例えば、機械加工によって形成させることができる。サセプタの材質としては、炭化珪素で被覆されたカーボンが好ましく、場合によっては石英やシリコン等を用いてもよい。
本発明の半導体ウェーハの製造方法によれば、サセプタに載置した際のウェーハの反りを大幅に低減できるので、搬送手段などウェーハと近接した位置にある部材と、ウェーハとが接触することを防止でき、反りによってウェーハの表面に傷が発生することも防止できる。
また、本発明の第2の側面によれば、本発明による半導体ウェーハの製造方法は、サセプタに設けられた座ぐり内にシリコン単結晶ウェーハを載置し、該シリコン単結晶ウェーハに熱処理を施して半導体ウェーハを製造する、半導体ウェーハの製造方法において、前記サセプタ内の温度が900℃の場合、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上0.3%以下とすることを特徴とする。
さらに、本発明の第3の側面によれば、本発明による半導体ウェーハの製造に用いられるサセプタは、シリコン単結晶ウェーハを載置するための座ぐりを有する、半導体ウェーハを製造するためのサセプタにおいて、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上1.1%以下とすることを特徴とする。
また、本発明の第4の側面によれば、本発明による半導体ウェーハの製造に用いられるサセプタは、前記サセプタ内の温度が900℃の場合、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上0.3%以下とすることを特徴とする。
発明を実施するための最良の形態
本実施の形態では、本発明の熱処理の一例として、ウェーハWの主表面に気相エピタキシャル成長を行って単結晶薄膜を形成する半導体ウェーハの製造方法について説明する。この気相エピタキシャル成長は、図3に示す、枚葉式の気相成長装置100によって行う。
気相成長装置100は、反応炉101と、ロードロック室102、103と、反応炉101とロードロック室102、103との間の搬送室104とから概略構成されている。搬送室104と反応炉101との間は、開閉可能なゲートバルブ105によって仕切られている。
ロードロック室102、103は、ウェーハWの気相成長装置100内への投入・取り出しを行う場所であって、気相エピタキシャル成長前(以下、処理前と記載する)のウェーハWがカセット(図示略)に、主表面を上にした状態で上下方向に通常複数枚載置されている。これらのウェーハWは一枚ずつ搬送室104へと搬出され、気相エピタキシャル成長が行われた後(以下、処理後と記載する)、もとのロードロック室102、103に搬送され、カセット内に再び戻されるようになっている。
搬送室104は、ロードロック室102、103と、反応炉101との間で、ウェーハWの搬送を行う場所であって、ウェーハWの保持・搬送手段であるハンドラ110が備え付けられている。
ハンドラ110は、搬送室104のほぼ中央に位置する支点部111を中心に、水平方向に回動自在・伸縮自在に取り付けられたアーム112と、アーム112先端に設けられた、ウェーハWを保持するための円盤状のチャック113とから構成されている。アーム112は、第1のリンク112a、112aと第2のリンク112b、112bとから構成され、それぞれ対応する第1のリンク112a、112aおよび第2のリンク112b、112bがそれらをつなぐ支点部112c、112cを中心に互いに離れる方向あるいは互いに重なる方向に移動することにより、アーム112は伸縮可能となっている。
ハンドラ110によるシリコン単結晶ウェーハの搬送は、ベルヌーイチャック式である。すなわち、チャック113の中央部から外周部へ、例えば窒素のようなガスが勢いよく吹き出されるようになっており、このガスのベルヌーイ効果により、ウェーハWがチャック113の下面近傍において、非接触的に吸着・保持される。そして、この保持状態を保ったままアーム112が伸縮・回動することでチャック113が移動し、それに伴ってウェーハWが移動する。チャック113が、例えば反応炉101のウェーハWを載置する位置に到達した場合、チャック113のガス流を変化させて、ウェーハWの保持状態を解除する。すると、ウェーハWがチャック113を離れ、チャック113下方の所定の位置に載置される。
反応炉101は、ハンドラ110によって搬送されてくるウェーハWを一枚内部に配して、その主表面上に単結晶薄膜の気相エピタキシャル成長を行う場所である。反応炉101には、図3、図4Aおよび図4Bに示すように、ウェーハWを載置する座ぐり11が形成されたサセプタ10が設けられている。
座ぐり11の底部11aには、図1Aに示すように、格子状の溝1が多数形成されており、溝1で囲まれた部分は、図1Bに示すように、凸部2となっている。ウェーハWが座ぐり11に載置された際、ウェーハWはこの凸部上面2aと接触する。
座ぐり11底部11aの単位面積当りの、凸部上面2aの総面積の割合(%)を、ウェーハWと座ぐり11との接触率とした場合、この接触率が、0.1%以上、1.1%以下、より好ましくは1%以下となるように、座ぐり11の底部11aを形成する。
接触率を前記の範囲に調整するための第1の方法は、図1Bに示す凸部上面2aの大きさC(図では、便宜的に凸部断面上部の一辺で示している)を一定とした状態で、凸部2の間隔Aを調整する(溝幅Bを調整する)ことにより、単位面積当たりの凸部2の数を増減させる。
また、第2の方法は、凸部2の間隔Aを一定とし、溝幅Bの大きさを調整して、凸部2の大きさ、すなわち凸部上面2aの大きさCを調整する。
さらに、第3の方法は、これら凸部2の間隔A(溝幅B)と、凸部上面2aの大きさCの両方を調整する。
次に、ウェーハWに気相エピタキシャル成長を行う半導体ウェーハの製造方法を、気相成長装置100の動作とともに説明する。
まず、図3に示すロードロック室102、103のいずれか一方に載置されている未処理のウェーハWを、図示しない一時載置場所に仮置きした後、該ウェーハWの主表面上方にチャック113を到達させ、ガス噴射によってウェーハWを保持させる。その後、アーム112の収縮・回動によってチャック113を反応炉101方向へ移動させ、ゲートバルブ105の開閉部105aを開放後、アーム112を伸長させて、チャック113をサセプタ10の座ぐり11の上方に到達させる(図4A、図4B)。そして、ウェーハWの保持状態を解除して、ウェーハWを座ぐり11上に載置する(図2)。
ウェーハWを載置した後、アーム112を収縮させてチャック113を搬送室104に戻す。そしてゲートバルブ105の開閉部105aを閉鎖し、反応炉101でのウェーハWに対する気相エピタキシャル成長(熱処理)を開始する。
気相エピタキシャル成長処理は、反応炉101内をおよそ1100℃〜1200℃程度に加熱した状態で、ジクロロシランやトリクロロシラン等の原料ガスをドーパントガスとともにウェーハWの主表面上に流通させることによって行う。これらのガス組成やガスの流量、また流通時間、また温度の詳細な設定は、所望のシリコンエピタキシャルウェーハ(半導体ウェーハ)の膜厚等を鑑みて、適宜設定する。
また、気相エピタキシャル成長後、次の未処理ウェーハを載置する際の炉内温度は、およそ600℃〜900℃の所望の温度とする。
気相エピタキシャル成長後、ゲートバルブ105の開閉部105aを開放し、ハンドラ110によって、処理後のウェーハWをロードロック室102、103の一方に搬送する。この搬送後、ロードロック室102、103内の未処理ウェーハWを同様に反応炉101に搬送して、一連のエピタキシャル成長処理動作を開始する。
なお、前記のように気相エピタキシャル成長後、次の未処理ウェーハを載置する際の炉内温度は、およそ600℃〜900℃の所望の温度とされるが、後述する実施例、比較例に記載のように炉内温度が比較的高温の場合には座ぐりとウェーハとの接触率を小さくすることが好ましく、比較的低温の場合には大きめの値でも十分な効果が得られる。操業条件に応じて0.1%〜1.1%の範囲で適宜選択すればよく、例えば900℃では0.1〜0.3%とすることが好ましい。
また、本実施の形態や後述する実施例、比較例では、シリコンウェーハにシリコン単結晶薄膜をエピタキシャル成長する半導体ウェーハの製造方法を例に説明しているが、本発明はSiGeのような歪半導体層の薄膜をシリコンウェーハ上に形成する工程や他の薄膜形成工程にも有効である。
(実施例1)
本実施例においては、前記実施の形態における枚葉式の気相成長装置100を用いて、ウェーハWに対する熱処理として気相エピタキシャル成長を行い、半導体ウェーハの一種であるシリコンエピタキシャルウェーハを製造する。
気相成長装置100の反応炉101内に配設させたサセプタ10には、炭化珪素で被覆されたカーボン製の座ぐり11が設けられている。座ぐり11としては、底部11aの溝幅Bが、(1)3.64mm(凸部2の間隔Aとして3.84mm)、または(2)1.72mm(凸部2の間隔Aとして1.92mm)となるように、格子状の溝1を一様に形成した座ぐり2種類を用意する。そして、それらの座ぐり11にウェーハWを載置して気相エピタキシャル成長を行う。
ここで、この座ぐり11の凸部2の形状と大きさは、底部11aにおいて一様の台形状であって、凸部の上面2aは、一辺が約0.2mmの略正方形とする。従って、各々の座ぐり11とウェーハWとの接触率は、(1)0.3%、(2)1.1%である。
反応炉101内およびサセプタ10内の温度は、ウェーハWの搬入時において600℃とする。直径200mmのウェーハWをチャック113で搬送して、サセプタ10の座ぐり11に載置する。なお、本実施例において、チャック113と、座ぐり底部11aとの距離(凸部上面2aからチャック113までの距離)は5mmである。
ウェーハWを座ぐり11内に載置後、チャック113を搬送室104に戻し、ゲートバルブ105の開閉部105aを閉鎖して、気相エピタキシャル成長を開始させる。気相成長終了後、ゲートバルブ105の開閉部105aを開き、ハンドラ110によってサセプタ10上の単結晶薄膜が形成されたウェーハWを保持し、ロードロック室102に搬出する。
これら2種類のサセプタ10を用いて処理を行ったところ、座ぐり11に載置した瞬間のウェーハWの反り量Dは、(1)0.01mm、(2)0.05mmであった。また、この気相成長によって製造されたシリコンエピタキシャルウェーハの表面には、傷の発生は認められない。
このように、ウェーハ反り量が0.05mm程度の場合、傷の発生など、ウェーハに対する影響はほとんど見られない。すなわち、座ぐりの溝幅Bを1.72mm以上に形成し、座ぐり11とウェーハWとの接触率を1.1%以下とすれば、ウェーハWが載置された瞬間に反り上がることを抑止できる。また、座ぐりの溝幅Bを1.8mm以上に形成し、座ぐり11とウェーハWとの接触率を1%以下とすれば、ウェーハWが載置された瞬間に反り上がることを十分に抑止できる。
<比較例1>
比較例においては、前記実施例1と同様にして、溝幅Bを(3)1.08mm(凸部2の間隔Aとして1.28mm)、または(4)0.44mm(凸部2の間隔Aとして0.64mm)に形成した座ぐり11を用意する。これらの座ぐり11にウェーハWを載置し、上記実施例1と同様の条件下において、ウェーハWに対する気相エピタキシャル成長を実施する。尚、これらの座ぐり11とウェーハWとの接触率は、(3)2.4%、(4)9.8%である。
この比較例では、サセプタ10に載置した瞬間のウェーハWの反り量Dが、(3)2.9mm、(4)3.2mmとなるなど、顕著な反り上がりが観察された。
冷たいウェーハWを600℃程度に加熱されたサセプタ10に載置すると、ウェーハWは2mm程度飛びはねるので、本比較例で使用した座ぐり11を用いて気相エピタキシャル成長を行う場合、上方のチャック113と接触してウェーハW表面にキズが発生する可能性は非常に大きい。
前記実施例1と比較例1の気相エピタキシャル成長方法を比較するために、座ぐり(1)〜(4)について、ウェーハWと座ぐりとの接触率(%)、および、それぞれを用いて測定したウェーハWの反り量D(mm)を表1に示す。
Figure 2002097872
また、表1より、溝幅Bに対するウェーハ反り量Dのグラフを図5Aに、また、各接触率に対するウェーハ反り量Dのグラフを図5Bに示す。
これらより、接触率を2.4%から1.1%(凸部間隔Aを1.28mmから1.92mm、溝幅Bを1.08mmから1.72mm)とすると、ウェーハ反り量が2.9mmから0.05mmへと急激に減少したことが分かる。
従って、座ぐり11とウェーハWとの接触率を1.1%以下、より好ましくは1%以下(溝幅1.8mm以上)とすれば、載置した瞬間のウェーハWの瞬間的な反り量を大幅に小さくでき、反りによるキズの発生を防止できるので、シリコンエピタキシャルウェーハの製造において有効である。
<比較例2>
本比較例では、溝幅Bをさらに大きくし、ウェーハWとの接触率をより小さくした座ぐり11をサセプタ10に設け、他は前記実施例1と同様の条件下でウェーハWに対する気相エピタキシャル成長を行い、シリコンエピタキシャルウェーハを製造する。
その結果、ウェーハWと座ぐりとの接触率を0.1%未満(溝幅Bが約6.1mmより大)とした場合に、ウェーハWにスリップ転位の発生が見られる。
従って、ウェーハWと座ぐり11との接触率は、0.1%以上とすると好ましい。
(実施例2)
本実施例においては、溝幅Bを(1)3.64mm(凸部2の間隔Aとして3.84mm、ウェーハWとの接触率0.3%)に形成した座ぐり11を用意する。この座ぐり11にウェーハWを載置する際のサセプタ10の温度を900℃とし、他は前記実施例1と同様の条件下で、ウェーハWに対する気相エピタキシャル成長を行ってシリコンエピタキシャルウェーハを製造する。
その結果製造されたシリコンエピタキシャルウェーハにおいて、その表面に傷の発生は認められなかった。従って、座ぐりとウェーハWとの接触率が0.3%であれば、サセプタ10の温度が900℃の場合でも、シリコンエピタキシャルウェーハを好適に製造できる。
<比較例3>
本比較例においては、溝幅Bを(2)1.72mm(凸部2の間隔Aとして1.92mm、ウェーハWとの接触率1.1%)に形成した座ぐり11を用い、他は実施例2と同様の条件下でウェーハWに対する気相エピタキシャル成長を行った。このようにして製造されたシリコンエピタキシャルウェーハでは、その表面にチャック113との接触による傷の発生が見られた。
従って、ウェーハWを載置するサセプタ10の温度が900℃を超える場合は、座ぐりとウェーハWとの接触率を0.3%以下とすると、ウェーハWの反りが十分に抑制されるのでより好適である。
なお、座ぐり11の底部11aに形成される溝1は、上記実施例で示す形状に限定されることはない。例えば、溝1は、格子状でなくてもよい。また、溝幅Bの大きさや、溝1と溝1との間隔、および個々の凸部2の形状、および個々の凸部上面2aの面積も、底部11aにおいて一様としなくてもよい。
さらに、溝の形成方法は特に限定されず、切削形成のほか、面上に凸部を配して形成してもよく、また一体成形でもよい。
また、ウェーハに熱処理を行う各種装置の構成に関しても、前記実施の形態の気相成長装置の構成によって限定されるものではなく、適宜変更可能である。
以上のように、ウェーハWを載置するサセプタ10の座ぐり11の底部11aに、格子状の溝1を形成する。ウェーハWと座ぐり11とは、溝1で囲まれた凸部2の上面2aで接触する。そして、この凸部2の間隔Aを調整したり、または凸部上面2aの大きさ、もしくは溝幅Bを調整して、ウェーハWと座ぐり11との接触率(単位面積当りの接触面積)を調整することにより、シリコン単結晶ウェーハを高温のサセプタ上に載置した瞬間のウェーハの反り量を低減することができる。
産業上の利用可能性
本発明によれば、ウェーハをサセプタに載置した瞬間の、ウェーハの反り上がりを大幅に低減できる。また、ウェーハの反りが低減されることで、ウェーハが搬送手段などの近接した位置にある部材等と接触することも防止できるので、好適である。従って、本発明の半導体ウェーハの製造方法及びそれに用いられるサセプタは、シリコン単結晶ウェーハからの半導体の製造に特に適している。
【図面の簡単な説明】
図1Aは、本発明を適用した半導体ウェーハの製造方法において使用するサセプタの座ぐりを示す上面図であり、
図1Bは、本発明を適用した半導体ウェーハの製造方法において使用するサセプタの座ぐり底部を示す拡大断面図であり、
図2は、ウェーハWが、サセプタの座ぐりに、反りが低減された状態で載置されている様子を示す断面図であり、
図3は、本発明が適用される装置の一例としての、枚葉式の気相成長装置の概略を示す平面図であり、
図4Aは、図3の気相成長装置の反応炉において、チャックがサセプタ上に到達した様子を示す平断面図であり、
図4Bは、図3の気相成長装置の反応炉において、チャックがサセプタ上に到達した様子を示す横断面図であり、
図5Aは、接触率の異なる座ぐりに、それぞれウェーハWを載置した際の溝幅に対するウェーハWの反り量を示すグラフであり、
図5Bは、接触率の異なる座ぐりに、それぞれウェーハWを載置した際の接触率に対するウェーハWの反り量を示すグラフであり、
図6は、図3におけるチャックによって搬送されたウェーハが、サセプタの座ぐりに載置された瞬間に反り上がる様子を示す横断面図である。

Claims (10)

  1. サセプタに設けられた座ぐり内にシリコン単結晶ウェーハを載置し、該シリコン単結晶ウェーハに熱処理を施して半導体ウェーハを製造する、半導体ウェーハの製造方法において、
    前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上1.1%以下とすることを特徴とする半導体ウェーハの製造方法。
  2. 前記座ぐりに形成される溝の幅を1.8mm以上とすることを特徴とする請求の範囲第1項記載の半導体ウェーハの製造方法。
  3. 前記接触率は、0.1%以上1%以下とすることを特徴とする請求の範囲第1項記載の半導体ウェーハの製造方法。
  4. 前記サセプタの材質は、炭化珪素で被覆されたカーボンであることを特徴とする請求の範囲第1〜第3項いずれか記載の半導体ウェーハの製造方法。
  5. サセプタに設けられた座ぐり内にシリコン単結晶ウェーハを載置し、該シリコン単結晶ウェーハに熱処理を施して半導体ウェーハを製造する、半導体ウェーハの製造方法において、
    前記サセプタ内の温度が900℃の場合、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上0.3%以下とすることを特徴とする半導体ウェーハの製造方法。
  6. シリコン単結晶ウェーハを載置するための座ぐりを有する、半導体ウェーハを製造するためのサセプタにおいて、
    前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上1.1%以下とすることを特徴とするサセプタ。
  7. 前記座ぐりに形成される溝の幅を1.8mm以上とすることを特徴とする請求の範囲第6項記載のサセプタ。
  8. 前記接触率は、0.1%以上1%以下とすることを特徴とする請求の範囲第6項記載のサセプタ。
  9. 前記サセプタの材質は、炭化珪素で被覆されたカーボンであることを特徴とする請求の範囲第6〜第8項いずれか記載のサセプタ。
  10. シリコン単結晶ウェーハを載置するための座ぐりを有する、半導体ウェーハを製造するためのサセプタにおいて、
    前記サセプタ内の温度が900℃の場合、前記座ぐりと前記シリコン単結晶ウェーハとの接触率を、0.1%以上0.3%以下とすることを特徴とするサセプタ。
JP2003500959A 2001-05-31 2002-05-30 半導体ウェーハの製造方法及びそれに用いられるサセプタ Expired - Fee Related JP3900154B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001165165 2001-05-31
JP2001165165 2001-05-31
PCT/JP2002/005276 WO2002097872A1 (fr) 2001-05-31 2002-05-30 Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet

Publications (2)

Publication Number Publication Date
JPWO2002097872A1 true JPWO2002097872A1 (ja) 2004-09-16
JP3900154B2 JP3900154B2 (ja) 2007-04-04

Family

ID=19007871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003500959A Expired - Fee Related JP3900154B2 (ja) 2001-05-31 2002-05-30 半導体ウェーハの製造方法及びそれに用いられるサセプタ

Country Status (5)

Country Link
US (1) US6890383B2 (ja)
EP (1) EP1396879B1 (ja)
JP (1) JP3900154B2 (ja)
DE (1) DE60225135T2 (ja)
WO (1) WO2002097872A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288404B2 (en) * 2002-04-29 2007-10-30 Regents Of The University Of California Microcantilevers for biological and chemical assays and methods of making and using thereof
US20050217585A1 (en) * 2004-04-01 2005-10-06 Blomiley Eric R Substrate susceptor for receiving a substrate to be deposited upon
US20050217569A1 (en) * 2004-04-01 2005-10-06 Nirmal Ramaswamy Methods of depositing an elemental silicon-comprising material over a semiconductor substrate and methods of cleaning an internal wall of a chamber
US20050223985A1 (en) * 2004-04-08 2005-10-13 Blomiley Eric R Deposition apparatuses, methods of assessing the temperature of semiconductor wafer substrates within deposition apparatuses, and methods for deposition of epitaxial semiconductive material
US20050223993A1 (en) 2004-04-08 2005-10-13 Blomiley Eric R Deposition apparatuses; methods for assessing alignments of substrates within deposition apparatuses; and methods for assessing thicknesses of deposited layers within deposition apparatuses
JP2006351865A (ja) * 2005-06-16 2006-12-28 Shin Etsu Handotai Co Ltd 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JP5092162B2 (ja) * 2005-07-06 2012-12-05 Sumco Techxiv株式会社 半導体ウェーハの製造方法および製造装置
JP4910931B2 (ja) * 2007-07-27 2012-04-04 信越半導体株式会社 気相成長方法
JP5024382B2 (ja) * 2007-08-03 2012-09-12 信越半導体株式会社 サセプタ及びシリコンエピタキシャルウェーハの製造方法
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Sumco エピタキシャルウェーハの製造方法
CN101916794A (zh) * 2010-06-25 2010-12-15 清华大学 一种连续制备铜铟镓硒硫太阳能电池吸收层的设备
ITBO20120153A1 (it) 2012-03-21 2013-09-22 Cefla Coop Dispositivo di limitazione del fascio per apparecchiature radiologiche
KR20140070049A (ko) * 2012-11-30 2014-06-10 삼성디스플레이 주식회사 기판 지지 유닛 및 이를 갖는 기판 처리 장치
EP3626865A1 (en) 2018-09-20 2020-03-25 Heraeus GMSI LLC Susceptor and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174116A (ja) * 1988-12-26 1990-07-05 Toshiba Ceramics Co Ltd サセプタ
JP2848416B2 (ja) * 1990-05-08 1999-01-20 富士通株式会社 気相成長装置
JPH05238882A (ja) * 1992-02-28 1993-09-17 Toshiba Mach Co Ltd 気相成長用サセプタ
JPH0718438A (ja) * 1993-06-17 1995-01-20 Anelva Corp 静電チャック装置
JPH07153825A (ja) * 1993-11-29 1995-06-16 Toto Ltd 静電チャック及びこの静電チャックを用いた被吸着体の処理方法
US5531835A (en) 1994-05-18 1996-07-02 Applied Materials, Inc. Patterned susceptor to reduce electrostatic force in a CVD chamber
US5514439A (en) * 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
JPH10284360A (ja) * 1997-04-02 1998-10-23 Hitachi Ltd 基板温度制御装置及び方法
JP2000315720A (ja) * 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance

Also Published As

Publication number Publication date
DE60225135D1 (de) 2008-04-03
EP1396879B1 (en) 2008-02-20
WO2002097872A1 (fr) 2002-12-05
US6890383B2 (en) 2005-05-10
DE60225135T2 (de) 2009-02-26
JP3900154B2 (ja) 2007-04-04
US20040129225A1 (en) 2004-07-08
EP1396879A1 (en) 2004-03-10
EP1396879A4 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
KR100893909B1 (ko) 기판 홀더의 제조 방법
JP3900154B2 (ja) 半導体ウェーハの製造方法及びそれに用いられるサセプタ
US20090186489A1 (en) Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP2001525997A (ja) 処理装置
KR20100102131A (ko) 에피텍셜 성장용 서셉터
EP0872878A1 (en) Heat-treating apparatus
JP5092162B2 (ja) 半導体ウェーハの製造方法および製造装置
CN103811380A (zh) 批处理式基板处理装置
US20210066113A1 (en) Susceptor, cvd apparatus, and method for manufacturing epitaxial wafer
JP2002265295A (ja) 気相成長用サセプタ及びこれを用いた気相成長方法
US20210166964A1 (en) Film forming apparatus
JP5358201B2 (ja) 成膜方法
JP2021068871A (ja) エピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP2022083011A (ja) サセプタ、cvd装置
JP2005235906A (ja) ウェーハ保持具及び気相成長装置
JP3664193B2 (ja) 熱処理装置及び熱処理方法
US20210108331A1 (en) Film forming apparatus and film forming method
JP2022082096A (ja) サセプタ及び化学的気相成長装置
KR20130080320A (ko) 반도체 소자 제조 장치
US9745667B2 (en) Method of fabricating wafer
JP2020205386A (ja) 半導体ウェーハ搬送治具およびそれを用いた搬送方法
JP2004095846A (ja) 熱処理装置及び熱処理方法
JP2007180417A (ja) 半導体基板製造方法
JPS62177912A (ja) 気相成長装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Ref document number: 3900154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees