DE60225135T2 - Verfahren zur herstellung eines halbleiterswafers - Google Patents

Verfahren zur herstellung eines halbleiterswafers Download PDF

Info

Publication number
DE60225135T2
DE60225135T2 DE60225135T DE60225135T DE60225135T2 DE 60225135 T2 DE60225135 T2 DE 60225135T2 DE 60225135 T DE60225135 T DE 60225135T DE 60225135 T DE60225135 T DE 60225135T DE 60225135 T2 DE60225135 T2 DE 60225135T2
Authority
DE
Germany
Prior art keywords
wafer
susceptor
recess
gas phase
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60225135T
Other languages
English (en)
Other versions
DE60225135D1 (de
Inventor
Hisashi Annaka-shi KASHINO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Application granted granted Critical
Publication of DE60225135D1 publication Critical patent/DE60225135D1/de
Publication of DE60225135T2 publication Critical patent/DE60225135T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

  • Gebiet der Technik
  • Diese Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterwafers, wobei ein Einkristall-Siliziumwafer für eine Wärmebehandlung auf dem Suszeptor montiert ist, um einen Halbleiterwafer herzustellen.
  • Zugrunde liegender Stand der Technik
  • In dem Prozess zum Herstellen von Halbleitern aus Einkristall-Siliziumwafern (im Folgenden „Wafer" genannt) werden verschiedene Arten von Wärmebehandlung der Wafer durch Verwenden verschiedener Vorrichtungen durchgeführt. Als Hauptverfahren zum Montieren der Wafer auf jeder der Vorrichtungen werden ein erstes Verfahren zum Anordnen der Wafer in der Vorrichtung in Reihe und stehend, während der periphere Kantenteil jedes Wafers getragen wird, sowie ein zweites Verfahren zum Montieren des Wafers auf einem Suszeptor in der Vorrichtung, während die hintere Oberflächenseite des Wafers gehalten wird, bereitgestellt. Bei dem zweiten Verfahren, wenn die Wärmebehandlung beispielsweise für das epitaxiale Aufwachsen in der Gasphase durchgeführt wird, sind Vorrichtungen für eine Einzelwafer-Verarbeitungsart, eine Stapelart (pancake type) sowie eine Walzenart (barrel type) (oder auch Zylinderart) bekannt. Bei der Einzelwafer-Verarbeitungsvorrichtung wird die Wärmebehandlung für den Wafer immer dann durchgeführt, wenn einer der Wafer auf dem Suszeptor montiert wird. Bei der Stapel- oder Walzenvorrichtung wird die Wärmebehandlung gleichzeitig für eine Vielzahl von Wafern durchgeführt, die in einer Reihe auf dem Suszeptor angeordnet sind. Bei den Vorrichtungen der Einzelwafer-Verarbeitungsart, der Stapelart und der Walzenart ist an einer Wafer-Montageposition auf dem Suszeptor eine kreisförmige Höhlung (Vertiefung) ausgebildet. Die Vertiefung ist im Allgemeinen aus mit Siliziumkarbid beschichtetem Kohlenstoff hergestellt. Der Durchmesser und die Tiefe der Vertiefung werden unter Berücksichtigung des Durchmessers und der Dicke eines zu bearbeitenden Wafers sowie der Bedingungen für ein geeignetes Durchführen der Wärmebehandlung des epita xialen Aufwachsens in der Gasphase oder dergleichen für den Wafer entworfen, wie in dem Dokument JP 2000315720 offenbart.
  • Wenn in einem Fall, wenn der Boden der Vertiefung auf einer ebenen Oberfläche ausgebildet ist, ein Wafer W auf dem Suszeptor montiert wird, rutscht der Wafer leicht auf der Vertiefung.
  • Um ein Rutschen eines Wafers zu verhindern, werden Nuten beispielsweise in einer Gitterform in den Boden-Oberflächenteil der Vertiefung geschnitten, um eine große Anzahl trapezförmiger Erhebungen zu bilden, wie in 1A dargestellt. Wenn daher ein Wafer auf dem Boden der Vertiefung montiert wird, wird der Wafer durch die große Anzahl der Erhebungen von der Seite der hinteren Oberfläche davon gehalten.
  • Die Dokumente US 5583736 und US 5530616 offenbaren ein Verfahren zum Herstellen eines Halbleiterwafers durch einen Plasmaätzprozess, der einen Suszeptor mit elektrostatischer Adhäsion verwendet, wobei ein Wasser-Kontaktverhältnis zwischen den Bereichen von 0,5 bis 5% beziehungsweise 1 bis 10% eingestellt ist.
  • In der Vorrichtung wie oben beschrieben wird ein Wafer vor der Wärmebehandlung durch ein Überführungssystem wie beispielsweise ein Bernoulli-Chuck-Überführungssystem oder dergleichen von einer Warteposition zu demjenigen Suszeptor überführt, auf dem die Wärmebehandlung durchgeführt wird, und der Wafer wird in der in dem Suszeptor ausgebildeten Vertiefung montiert. Nach der Wärmebehandlung wird der Wafer in die Warteposition überführt, um aus der Vorrichtung heraustransportiert zu werden. Diese Reihe von Operationen wird nacheinander in der Vorrichtung durchgeführt. Nach dem vollständigen Durchführen der Reihe von Operationen werden Wärmebehandlungsoperationen für einen nächsten Wafer im Rohzustand gestartet.
  • Die Wärmebehandlung zum Herstellen eines Halbleiterwafers wird üblicherweise in einer Atmosphäre mit hoher Temperatur durchgeführt. Daher wird die Vertiefung des Suszeptors von einer Hochfrequenzspule, Lampe oder dergleichen auf eine hohe Temperatur aufgeheizt, um den Wafer auf eine vorgegebene Temperatur zu erhitzen.
  • Wenn in der Vorrichtung wie oben beschrieben die Wärmebehandlung für die Wafer nacheinander durchgeführt wird, wird ein Wafer im Rohzustand, der zu einem Reaktionsofen überführt wird, auf dem bereits auf eine hohe Temperatur hochgeheizten Suszeptor montiert. In diesem Fall wird die untere Oberfläche des Wafers in dem Moment, wenn der Wafer mit dem Boden der Vertiefung des Suszeptors in Kontakt kommt, schnell hochgeheizt. Als ein Ergebnis wird der Wafer, wie in 6 dargestellt, vorübergehend aufwärts verformt. Wenn beispielsweise ein Wafer W mit einem Durchmesser von 200 mm auf einem Suszeptor 10 montiert wird, der auf ungefähr 600°C hochgeheizt ist, wird eine vorübergehend auftretende Verformung des Wafers W aufwärts beobachtet. Bei dieser Beobachtung erreicht eine Entfernung (Menge der Verformung des Wafers) D von einer rückseitigen Kante des Wafers W zu dem Boden der Vertiefung vorübergehend etwa 3,2 mm.
  • Diese Verformung tritt bei dem Wafer W vorübergehend auf. Wenn jedoch das Überführungssystem wie beispielsweise der Bernoulli-Chuck beispielsweise so platziert ist, dass es nahe dem Wafer W ist, kommt der Wafer W mit dem Überführungssystem in dem Moment in Kontakt, wenn sich der Wafer W aufwärts verformt, und es entsteht ein Problem dahin gehend, dass auf einer Oberfläche des Wafers W gelegentlich Kratzer erzeugt werden.
  • Eine Aufgabe der vorliegenden Erfindung ist das Bereitstellen eines Verfahrens zum Herstellen eines Halbleiterwafers und eines dafür verwendeten Suszeptors, bei dem die Verformung eines Einkristall-Siliziumwafers, die in dem Moment des Montierens des Einkristall-Siliziumwafers auf dem Suszeptor auftritt, in dem Herstellungsprozess des Halbleiterwafers verringert werden kann.
  • Offenbarung der Erfindung
  • Gemäß dem Problem wie oben beschrieben untersuchte der Erfinder der vorliegenden Erfindung das Überführen des Wafers W in der Vorrichtung und das Montieren in derselben. Als ein Ergebnis, wie in 2 dargestellt, erkannte der Erfinder, dass die Verformung des Wafers W verringert wird, um den Wafer W unter einer stabilen Bedingung zu montieren, wenn die Intervalle der in der Vertiefung des Suszeptors ausgebildeten Erhebungen verlängert werden.
  • Wenn die Intervalle der Erhebungen, die sich am Boden der Vertiefung in Kontakt mit dem Wafer W befinden, geändert werden, ändert sich damit auch die Anzahl der Erhebungen pro Flächeneinheit, und ein Kontaktverhältnis der Vertiefung mit dem Wafer wird geändert. Daher war der Erfinder der Meinung, dass die Stärke der Verformung des Wafers W durch Anpassen des Kontaktverhältnisses verringert werden könnte.
  • Der Erfinder erkannte als ein Ergebnis der Untersuchung, wenn beispielsweise ein Wafer in der Vertiefung des auf 600°C eingestellten Suszeptors montiert wird, wenn das Kontaktverhältnis auf 1,1% oder weniger festgelegt ist oder wenn es vorzugsweise auf 1% oder weniger festgelegt ist (Breite der Nut von 1,8 mm oder mehr), dass die Stärke der Verformung des Wafers W erheblich verringert und das Auftreten von Kratzern auf dem Wafer W verhindert werden kann.
  • Wenn jedoch die Intervalle der Erhebungen so eingestellt sind, dass sie größer sind als ein bestimmter Wert, tritt eine Lageveränderung durch Gleiten des Wafers auf, da nicht ausreichend Wärme von der Vertiefung auf den Wafer übertragen wird. Daher ist der untere Grenzwert des Kontaktverhältnisses der Vertiefung mit dem Wafer auf 0,1% oder mehr festgelegt, um das Auftreten von Lageveränderungen durch Gleiten zu unterdrücken.
  • Gemäß dem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiterwafers gemäß der vorliegenden Erfindung in Anspruch 1 definiert.
  • Das Kontaktverhältnis der Vertiefung mit dem Einkristall-Siliziumwafer kann angepasst werden, beispielsweise durch Ausbilden von Nuten in der Vertiefung in einer Gitterform, um somit die Breite der Nuten zu vergrößern.
  • In diesem Fall ist die Breite von jeder in der Vertiefung ausgebildeten Nut vorzugsweise auf 1,8 mm oder mehr eingestellt.
  • Es ist mehr vorzuziehen, dass das Kontaktverhältnis auf 0,1% oder mehr und 1% oder weniger festgelegt ist.
  • Die Vertiefung wird beispielsweise auf den Suszeptor, der in der Vorrichtung der Einzelwafer-Verarbeitungsart, der Stapelart sowie der Walzenart, die aus verschiedenen Vorrichtungen zum Durchführen einer Wärmebehandlung des Wafers zum Durchführen eines epitaxialen Aufwachsens in der Gasphase ausgewählt wurden, einer CVD-Vorrichtung und dergleichen angewendet und durch das Montieren eines Einkristall-Siliziumwafers auf der Vertiefung gekennzeichnet sind, während die hintere Oberfläche des Wafers in Kontakt mit der Vertiefung ist. Auch die in der Vertiefung ausgebildeten Nuten können entsprechend einer Maschinenarbeit ausgebildet werden. Das Material des Suszeptors ist mit Siliziumkarbid beschichteter Kohlenstoff.
  • Da bei dem Verfahren zum Herstellen des Halbleiterwafers gemäß der vorliegenden Erfindung eine Verformung des auf dem Suszeptor montierten Wafers erheblich verringert wird, kann der Kontakt des Wafers mit einem Element wie beispielsweise einem Überführungssystem, das in der Nähe des Wafers angeordnet ist, verhindert werden und das Auftreten von Kratzern auf der Oberfläche des Wafers auf Grund einer Verformung des Wafers kann verhindert werden.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiterwafers gemäß der vorliegenden, in Anspruch 1 definierten Erfindung bereitgestellt, wobei ein Kontaktverhältnis der Vertiefung mit dem Einkristall-Siliziumwafer auf 0,1% oder mehr und 0,3% oder weniger festgelegt ist, wenn eine Temperatur in dem Suszeptor ungefähr 900°C beträgt.
  • Kurze Beschreibung von Zeichnungen
  • 1A ist eine Ansicht von oben, die den Boden einer Vertiefung eines Suszeptors darstellt, der für ein Halbleiterwafer-Herstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird;
  • 1B ist eine vergrößerte Schnittdarstellung, die den Boden der Vertiefung des Suszeptors darstellt, der für das Halbleiterwafer-Herstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird;
  • 2 ist eine Schnittdarstellung, die einen Wafer W darstellt, der auf der Vertiefung des Suszeptors unter einer Bedingung montiert ist, die Verformung verringert;
  • 3 ist eine Draufsicht, die eine epitaxiale Gasphasen-Aufwachsvorrichtung der Einzelwafer-Verarbeitungsart als ein Beispiel einer Vorrichtung, die in dem Verfahren der vorliegenden Erfindung verwendet wird, darstellt;
  • 4A ist eine Draufsicht-Schnittdarstellung, die einen Chuck darstellt, der über dem Suszeptor in einem Reaktionsofen der epitaxialen Gasphasen-Aufwachsvorrichtung aus 3 angekommen ist;
  • 4B ist eine Querschnittdarstellung, die einen Chuck darstellt, der über dem Suszeptor in einem Reaktionsofen der epitaxialen Gasphasen-Aufwachsvorrichtung aus 3 angekommen ist;
  • 5A ist ein Graph, der eine Stärke der Verformung eines Wafers W in Bezug auf die Breite der Nut darstellt, wenn der Wafer W auf jeder von Vertiefungen mit unterschiedlichen Kontaktverhältnissen montiert ist;
  • 5B ist ein Graph, der eine Stärke der Verformung eines Wafers W in Bezug auf das Kontaktverhältnis darstellt, wenn der Wafer W auf jeder von Vertiefungen mit unterschiedlichen Kontaktverhältnissen montiert ist; und
  • 6 ist eine Schnittdarstellung, die darstellt, dass ein Wafer, der von dem Chuck aus 3 überführt wird, in dem Moment aufwärts verformt wird, wenn der Wafer in der Vertiefung des Suszeptors montiert ist.
  • Beste Art der Durchführung der Erfindung
  • In dieser Ausführungsform wird ein Halbleiterwafer-Herstellungsverfahren zum Ausbilden einer Einkristall-Dünnschicht durch das Durchführen von epitaxialem Aufwachsen in der Gasphase auf einer Hauptoberfläche eines Wafers W als ein Beispiel der Wärmebehandlung gemäß der vorliegenden Erfindung beschrieben. Dieses epitaxiale Aufwachsen in der Gasphase wird in einer Gasphasen-Aufwachsvorrichtung der Einzelwafer-Verarbeitungsart 100 durchgeführt, die in 3 darstellt ist.
  • Das Verfahren der vorliegenden Erfindung kann durch eine Gasphasen-Aufwachsvorrichtung 100 unternommen werden, die einen Reaktionsofen 101, Lastverriegelungskammern 102 und 103 sowie eine Überführungskammer 104 besitzt, die zwischen dem Reaktionsofen 101 und den Lastverriegelungskammern 102 und 103 angeordnet ist. Der Reaktionsofen 101 und die Überführungskammer 104 sind durch ein Durchgangs-Absperrventil (open-close type gate valve) 105 voneinander getrennt.
  • Jede der Lastverriegelungskammern 102 und 103 wirkt als ein Ort zum Aufladen und Abladen von Wafern für den Transport in die Gasphasen-Aufwachsvorrichtung 100 hinein und aus dieser heraus, und normalerweise wird eine Vielzahl von Wafern W vor dem epitaxialen Aufwachsen in der Gasphase (im Folgenden „vor der Behandlung" genannt) auf einer Kassette (nicht dargestellt) beziehungsweise entlang der Richtung von oben nach unten montiert, während die Hauptoberflächen der Wafer W nach oben weisend platziert sind. Die Wafer W werden nacheinander in die Überführungskammer 104 überführt. Nach dem Durchführen des epitaxialen Aufwachsens in der Gasphase (im Folgenden „nach der Behandlung" genannt) für jeden Wafer W werden die Wafer W in die Lastverriegelungskammer 102 oder 103 überführt, um die Wafer W wieder in einer Kassette abzulegen.
  • Die Überführungskammer 104 fungiert als ein Ort, an dem ein Wafer W zwischen dem Reaktionsofen 101 und den Lastverriegelungskammern 102 und 103 überführt wird, und die Überführungskammer 104 besitzt eine Handhabungseinheit 110, die eine Halte- und Überführungseinheit des Wafers W darstellt.
  • Die Handhabungseinheit 110 umfasst einen Arm 112, der befestigt wurde, um in der Lage zu sein, Hin- und Herbewegungen sowie Drehbewegungen durchzuführen, sich in einer horizontalen Richtung um einen Stützpunkt 111, der sich nahezu in der Mitte der Überführungskammer 104 befindet, auszustrecken und zurückzuziehen, sowie einen scheibenförmigen Chuck 113, der an dem Ende des Armes 112 angeordnet ist und zum Halten des Wafers W dient. Der Arm 112 umfasst erste Gestänge 112a, 112a und zweite Gestänge 112b, 112b. Der Arm 112 wird durch Bewegen der Gestängepaare 112a und 112b, die mit Stützpunkten 112c beziehungsweise 112c verbunden sind, in Richtungen ausgestreckt und zurückgezogen, die bewirken, dass sich die Gestänge 112a und 112b voneinander weg bewegen und einander überlappen.
  • Die von der Handhabungseinheit 110 durchgeführte Überführung des Einkristall-Siliziumwafers basiert auf dem Bernoulli-Chuck-Verfahren. Im Einzelnen heißt dies, dass ein Gas wie beispielsweise Stickstoff oder dergleichen stark von der Mitte des Chucks 113 zu der Peripherie geblasen wird, dadurch wird gemäß dem Bernoulli'schen Effekt der Wafer W von dem Chuck 113 angezogen und gehalten, ohne in dem Bereich der Unterseite des Chucks 113 mit dem Chuck 113 in Kontakt zu kommen. Der Arm 112 wird anschließend gedreht und dabei gleichzeitig ausgestreckt und zurückgezogen, um den Chuck 113 zu bewegen, während der Wafer W gehalten wird, und der Wafer W wird bewegt. Wenn der Chuck 113 die Position erreicht, an der der Wafer W in dem Reaktionsofen 101 montiert werden soll, wird die Strömung des Gases des Chucks 113 geändert, um den Wafer W freizugeben, so dass der Wafer W von dem Chuck 113 getrennt ist und an einer vorgegebenen Position unter dem Chuck 113 montiert wird.
  • Der Reaktionsofen 101 ist ein Ort, an dem jeder der durch die Handhabungseinheit 110 überführten Wafer W platziert und das epitaxiale Aufwachsen in der Gasphase der Einkristall-Dünnschicht auf einer Hauptoberfläche des Wafers W durchgeführt wird. Wie in den 3, 4A und 4B dargestellt, ist ein Suszeptor 10, der eine Vertiefung 11 besitzt, in dem Reaktionsofen 101 so angeordnet, um den Wafer W in der Vertiefung 11 zu montieren.
  • Wie in 1A dargestellt, ist eine große Anzahl von Nuten 1 auf einem Boden 11a der Vertiefung 11 in einer Gitterform ausgebildet. Wie in 1B dargestellt, ist jeder von den Nuten 1 umgebene Teil eine Erhebung 2. Wenn ein Wafer W in der Vertiefung 11 montiert wird, kommt der Wafer W in Kontakt mit der oberen Oberfläche 2a der Erhebung 2.
  • Wenn ein Verhältnis (%) der Gesamtfläche der oberen Oberflächen 2a der Erhebungen 2 zu der Fläche des Bodens 11a der Vertiefung 11 in der Flächeneinheit der Vertiefung 11 als ein Kontaktverhältnis der Vertiefung 11 mit dem Wafer W definiert wird, ist der Boden 11a der Vertiefung 11 so ausgebildet, dass das Kontaktverhältnis auf 0,1% oder mehr und 1,1% oder weniger festgelegt ist, und es ist mehr vorzuziehen, dass es 1% oder weniger beträgt.
  • Bei dem ersten Verfahren zum Anpassen des Kontaktverhältnisses innerhalb des Bereiches wie oben beschrieben wird ein Intervall A der Erhebungen 2 angepasst (durch Anpassen einer Breite der Nut B), während eine Größe C (die geeigneterweise durch die Länge einer Seite der Oberseite der Erhebung in Abschnitt in 1B angezeigt wird) der oberen Oberfläche 2a der in 1B dargestellten Erhebung 2 fixiert wird, so dass die Anzahl der Erhebungen 2 pro Flächeneinheit erhöht oder gesenkt wird.
  • Bei dem zweiten Verfahren wird das Intervall A der Erhebungen 2 fixiert, und die Größe der Erhebung 2, das heißt, die Größe C der oberen Oberfläche 2a der Erhebung 2 wird durch Anpassen der Größe der Breite der Nut B angepasst.
  • Bei dem dritten Verfahren werden sowohl das Intervall A (die Breite der Nut B) der Erhebungen 2 als auch die Größe C der oberen Oberfläche 2a der Erhebung 2 angepasst.
  • Als Nächstes wird ein Halbleiterwafer-Herstellungsverfahren zum Durchführen des epitaxialen Aufwachsens in der Gasphase auf einem Wafer W in Bezug auf den Betrieb einer Gasphasen-Aufwachsvorrichtung 100 beschrieben.
  • Nachdem ein Wafer W vor der Behandlung, der in einer der beiden Lastverriegelungskammern 102 und 103, die in 3 dargestellt werden, montiert wurde, anfangs zeitweise an einem vorübergehenden Montageplatz (nicht dargestellt) platziert wird, wird der Chuck 113 bewegt, um an einer Position anzukommen, die sich über der Hauptoberfläche des Wafers W befindet, und der Chuck 113 hält den Wafer W durch Ausstoßen eines Gases aus dem Chuck 113. Der Chuck 113 wird anschließend zu dem Reaktionsofen 101 bewegt, indem der Arm 112 ausgestreckt, zurückgezogen und drehend bewegt wird. Nachdem ein Öffnungs- und Schließelement 105a des Absperrventils 105 geöffnet wurde, wird der Arm 112 ausgestreckt, damit der Chuck 113 an der Position ankommen kann, die sich über der Vertiefung 11 des Suszeptors 10 befindet (4A und 4B). Das Halten des Wafers W wird anschließend freigegeben, so dass der Wafer W in der Vertiefung 11 montiert wird (2).
  • Nachdem der Wafer W montiert ist, wird der Arm 112 zurückgezogen, um den Chuck 113 in die Überführungskammer 104 zurückzubewegen. Das Öffnungs- und Schließelement 105a des Absperrventils 105 wird dann geschlossen, und das epitaxiale Aufwachsen in der Gasphase (Wärmebehandlung) für den Wafer W in dem Reaktionsofen 101 wird gestartet.
  • Bei dem epitaxialen Aufwachsen in der Gasphase wird ein Quellmaterial wie beispielsweise Dichlorsilan, Trichlorsilan oder dergleichen mit einem Dotierungsgas der Hauptoberfläche des Wafers W unter einer Bedingung zugeführt, bei der der Reaktionsofen 101 auf ungefähr 1100°C bis 1200°C hochgeheizt ist. Die Gaszusammensetzung, die Strömungsgeschwindigkeit des Gases, die Dauer der Gasversorgung und die Temperatur werden geeignetermaßen eingestellt, wobei die Schichtdicke und dergleichen eines gewünschten epitaxialen Siliziumwafers (Halbleiterwafers) berücksichtigt werden.
  • Nach dem epitaxialen Aufwachsen in der Gasphase wird die Temperatur in dem Ofen auf eine gewünschte Temperatur von etwa 600°C bis 900°C festgelegt, wenn ein nächster Wafer vor der Behandlung in dem Ofen montiert wird.
  • Nach dem epitaxialen Aufwachsen in der Gasphase wird das Öffnungs- und Schließelement 105a des Absperrventils 105 geöffnet und der Wafer W nach der Behandlung wird von der Handhabungseinheit 110 in eine der Lastverriegelungskammern 102 und 103 überführt. Nach der Überführung wird ein anderer Wafer W vor der Behandlung auf dieselbe Weise aus der Lastverriegelungskammer 102 oder 103 in den Reaktionsofen 101 überführt, und die Reihe der Operationen für die epitaxiale Aufwachs-Behandlung wird gestartet.
  • Wie oben beschrieben, wird nach dem epitaxialen Aufwachsen in der Gasphase die Temperatur in dem Ofen auf eine gewünschte Temperatur von etwa 600°C bis 900°C festgelegt, wenn der nächste Wafer vor der Behandlung in dem Ofen montiert wird. Wenn jedoch die Temperatur in dem Ofen relativ hoch ist, wie in den folgenden Beispielen und dem vergleichenden Beispiel beschrieben, wird das Kontaktverhältnis der Vertiefung mit dem Wafer vorzugsweise auf einen kleinen Wert gebracht. Wenn jedoch andererseits die Temperatur in dem Ofen relativ niedrig ist, selbst wenn das Kontaktverhältnis größer ist, kann ein ausreichender Effekt erzielt werden. Es ist besser, das Kontaktverhältnis in dem Bereich von 0,1% bis 1,1% entsprechend den Betriebsbedingungen geeignetermaßen auszuwählen. Beispielsweise wird das Kontaktverhältnis bei der Temperatur von etwa 900°C vorzugsweise auf 0,1% bis 0,3% eingestellt.
  • In den Beispielen und dem zu einem späteren Zeitpunkt beschriebenen vergleichenden Beispiel wird ein Halbleiterwafer-Herstellungsverfahren für epitaxiales Aufwachsenlassen der Einkristall-Siliziumdünnschicht auf einem Siliziumwafer als ein Beispiel beschrieben. Die vorliegende Erfindung ist jedoch auch für den Prozess des Ausbildens einer Dünnschicht einer verzerrten Halbleiterschicht wie beispielsweise SiGe oder dergleichen auf einem Siliziumwafer oder andere Dünnschichten bildende Prozesse geeignet.
  • (Beispiel 1)
  • In diesem Beispiel wird ein epitaxiales Aufwachsen in der Gasphase als eine Wärmebehandlung für einen Wafer W durch Verwenden einer Gasphasen-Aufwachsvorrichtung der Einzelwafer-Verarbeitungsart 100, die in der Ausführungsform beschrieben wird, und eines epitaxialen Siliziumwafers, der eine Art Halbleiterwafer bezeichnet, hergestellt.
  • Eine Vertiefung 11, die aus mit Siliziumkarbid beschichtetem Kohlenstoff hergestellt ist, ist in einem Suszeptor 10 ausgebildet, der in einem Reaktionsofen 101 der Gasphasen-Aufwachsvorrichtung 100 angeordnet ist. Zwei Arten von Vertiefungen, die Nuten 1 besitzen, die in der Gitterform ausgebildet sind, sind als die Vertiefungen 11 vorbereitet, um eine Breite der Nut B eines Bodens 11a auf (1) 3,64 mm (3,84 mm als ein Intervall A von Erhebungen 2) und (2) 1,72 mm (1,92 mm als das Intervall A der Erhebungen 2) einzustellen. Jeder Wafer W wird anschließend auf der Vertiefung 11 montiert, um epitaxiales Aufwachsen in der Gasphase durchzuführen.
  • Die Erhebung 2 jeder Vertiefung 11 ist in einer Trapezform auf dem Boden ausgebildet und besitzt eine obere Oberfläche 2a mit nahezu quadratischer Form, deren Seiten etwa 0,2 mm lang sind. Daher ist ein Kontaktverhältnis der Vertiefung 11 mit dem Wafer W auf (1) 0,3% beziehungsweise (2) 1,1% festgelegt.
  • Die Temperatur in dem Reaktionsofen 101 und des Suszeptors 10 ist auf ungefähr 600°C festgelegt, wenn ein Wafer W überführt wird. Ein Wafer W mit einem Durchmesser von 200 mm wird mit einem Chuck 113 überführt und wird auf der Vertiefung 11 des Suszeptors 10 montiert. In dieser Ausführungsform beträgt die Entfernung zwischen dem Chuck 113 und dem Boden 11a der Vertiefung 11 (Entfernung von der oberen Oberfläche 2a der Erhebung 2 bis zu dem Chuck 113) 5 mm.
  • Nach dem Montieren des Wafers W in der Vertiefung 11 wird der Chuck 113 in eine Überführungskammer 104 zurückgeführt, ein Öffnungs- und Schließelement 105a eines Absperrventils 105 wird geschlossen und das epitaxiale Aufwachsen in der Gasphase wird gestartet. Nach dem Aufwachsen in der Gasphase wird das Öffnungs- und Schließelement 105a des Absperrventils 105 geöffnet, der Wafer W mit einer ausgebildeten Einkristall-Dünnschicht auf dem Suszeptor 10 wird von der Handhabungseinheit 110 gehalten und in die Lastverriegelungskammer 102 überführt.
  • Die Behandlung wurde durch Verwenden von zwei Arten von Suszeptoren 10 durchgeführt. Die Stärke D der Verformung der Wafer W betrug (1) 0,01 mm und (2) 0,05 mm in dem Moment, wenn jeder Wafer W in der Vertiefung 11 montiert wurde, und auf der Oberfläche von jedem epitaxialen Siliziumwafer, der gemäß dem Aufwachsen in der Gasphase hergestellt wurde, wurde kein Kratzer festgestellt.
  • Wie oben beschrieben, wenn die Stärke D der Verformung eines Wafers ungefähr 0,05 mm beträgt, wird kaum ein Einfluss wie beispielsweise das Auftreten von Kratzern auf den Wafer W ausgeübt. Das heißt, wenn eine Vertiefung ausgebildet wird, um die Breite der Nut B auf 1,72 mm oder mehr einzustellen und um das Kontaktverhältnis der Vertiefung 11 mit einem Wafer W auf 1,1% oder weniger einzustellen, kann eine aufwärts gerichtete Verformung des Wafers W, die in dem Moment des Montierens des Wafers W auftritt, ausreichend verhindert werden.
  • (Vergleichendes Beispiel 1)
  • In diesem vergleichenden Beispiel und auf dieselbe Weise wie in dem Beispiel 1 sind die Vertiefungen 11, die bei der Breite der Nut B von (3) 1,08 mm (1,28 mm als das Intervall A der Erhebungen 2) beziehungsweise (4) 0,44 mm (0,64 mm als das Intervall A der Erhebungen 2) ausgebildet sind, vorbereitet. Ein Wafer W wird in jeder Vertiefung 11 montiert, und das epitaxiale Aufwachsen in der Gasphase wird für den Wafer W unter denselben Bedingungen wie in dem Beispiel 1 durchgeführt. Die Kontaktverhältnisse der Wafer W mit den Vertiefungen 11 betragen (3) 2,4% beziehungsweise (4) 9,8%.
  • In dem vergleichenden Beispiel betrug die Stärke D der Verformung der Wafer W (3) 2,9 mm beziehungsweise (4) 3,2 mm in dem Moment, als die Wafer W in den Vertiefungen 11 montiert wurden, so dass bemerkenswerte aufwärts gerichtete Verformungen beobachtet wurden.
  • Wenn ein kalter Wafer W auf dem Suszeptor 10, der auf ungefähr 600°C hochgeheizt wurde, montiert wird, springt der Wafer W ungefähr 2 mm hoch. Wenn daher das epitaxiale Aufwachsen in der Gasphase durch Verwenden der Vertiefung 11, die bei dem vergleichenden Beispiel verwendet wurde, durchgeführt wird, besteht eine wahrscheinliche Möglichkeit, dass Kratzer auf der Oberfläche des Wafers W erzeugt werden, weil der Wafer W mit dem Chuck 113, der über dem Wafer W platziert ist, in Kontakt kommt.
  • Zum Vergleichen eines Verfahrens zum epitaxialen Aufwachsen in der Gasphase in dem Beispiel 1 mit dem vergleichenden Beispiel sind das Kontaktverhältnis (%) der Vertiefung mit dem Wafer W für jede der Vertiefungen (1) bis (4) und die Stärke D der Verformung des Wafers W, die durch Verwenden jeder Vertiefung gemessen wurde, in der Tabelle 1 dargestellt. Tabelle 1
    Suszeptor Intervall A der Er Breite der Kontaktverhältnis Stärke D der Verfor
    hebungen (mm) Nut B (mm) (%) mung des Wafers
    (mm)
    (1) 3,84 3,64 0,3 0,01
    (2) 1,92 1,72 1,1 0,05
    (3) 1,28 1,08 2,4 2,9
    (4) 0,64 0,44 9,8 3,2
  • Ein Graph der Stärke D der Verformung des Wafers W in Bezug auf jede Breite der Nut B wird in 5A dargestellt, und ein Graph der Stärke D der Verformung des Wafers W in Bezug auf jedes Kontaktverhältnis wird in 5B dargestellt.
  • Wenn in den 5A und 5B das Kontaktverhältnis von 2,4% auf 1,1% geändert wird (das Intervall A der Erhebungen wird von 1,28 mm auf 1,92 mm geändert und die Breite der Nut B wird von 1,08 mm auf 1,72 mm geändert), ist zu erkennen, dass die Stärke D der Verformung des Wafers W schnell von 2,9 mm auf 0,05 mm verringert wird.
  • Wenn demgemäß das Kontaktverhältnis der Vertiefung 11 mit dem Wafer W auf 1,1% oder weniger oder vorzugsweise auf 1% oder weniger festgelegt ist (Breite der Nut von 1,8 mm oder mehr), kann die Stärke der sofortigen Verformung, die in dem Moment des Montierens eines Wafers auftritt, in erheblichem Maße auf einen kleinen Wert gebracht werden und das Auftreten von Kratzern auf Grund einer Verformung kann verhindert werden. Daher ist dieses Verfahren effektiv zum Herstellen eines epitaxialen Siliziumwafers.
  • (Vergleichendes Beispiel 2)
  • In diesem vergleichenden Beispiel ist eine Vertiefung, die eine größere Breite der Nut B und ein kleineres Kontaktverhältnis mit einem Wafer W besitzt, in einem Suszeptor 10 ausgebildet, das epitaxiale Aufwachsen in der Gasphase für den Wafer W wird unter denselben Bedingungen wie in Beispiel 1 durchgeführt, und ein epitaxialer Siliziumwafer wird hergestellt.
  • Wenn als ein Ergebnis das Kontaktverhältnis der Vertiefung 11 mit dem Wafer W so eingestellt ist, dass es geringer ist als 0,1% (die Breite der Nut B ist größer als ungefähr 6,1 mm), wird das Auftreten einer Lageveränderung durch Gleiten auf dem Wafer W herausgefunden.
  • Demgemäß wird das Kontaktverhältnis der Vertiefung 11 mit dem Wafer W vorzugsweise so eingestellt, dass es 0,1% oder mehr beträgt.
  • (Beispiel 2)
  • In diesem Beispiel ist eine Vertiefung 11 mit der Breite der Nut B von (1) 3,64 mm (3,84 mm als das Intervall A der Erhebungen 2 und das Kontaktverhältnis von 0,3% mit einem Wafer W) vorbereitet. Die Temperatur des Suszeptors 10 ist festgelegt auf ungefähr 900°C, wenn ein Wafer W in der Vertiefung 11 montiert ist, das epitaxiale Aufwachsen in der Gasphase wird unter denselben Bedingungen wie in dem Beispiel 1 für den Wafer W durchgeführt, und ein epitaxialer Siliziumwafer wird hergestellt.
  • Als ein Ergebnis wird kein Auftreten von Kratzern auf der Oberfläche des hergestellten epitaxialen Siliziumwafers herausgefunden. Wenn demgemäß das Kontaktverhältnis der Vertiefung 11 mit dem Wafer W auf 0,3% festgelegt ist, kann der epitaxiale Siliziumwafer geeignetermaßen hergestellt werden, selbst wenn die Temperatur des Suszeptors 10 auf ungefähr 900°C festgelegt ist.
  • (Vergleichendes Beispiel 3)
  • In diesem vergleichenden Beispiel wird eine Vertiefung 11 mit der Breite der Nut B von (2) 1,72 mm (1,92 mm als das Intervall A der Erhebungen 2 und das Kontaktverhältnis von 1,1% mit einem Wafer W) verwendet, und epitaxiales Aufwachsen in der Gasphase wird für den Wafer W unter denselben Bedingungen wie in dem Beispiel 2 durchgeführt. Als ein Ergebnis werden Kratzer, die auf Grund des Kontaktes mit dem Chuck 113 aufgetreten sind, auf der Oberfläche des hergestellten epitaxialen Siliziumwafers herausgefunden.
  • Wenn demgemäß in einem Fall, wenn die Temperatur des Suszeptors 10, auf dem ein Wafer W montiert wird, 900°C überschreitet, wenn das Kontaktverhältnis der Vertiefung 11 mit dem Wafer W auf 0,3% oder weniger festgelegt ist, können Verformung des Wafers ausreichend und geeignetermaßen unterdrückt werden.
  • Die an dem Boden 11a der Vertiefung 11 ausgebildeten Nuten 1 sind nicht auf die in 1 dargestellte Form begrenzt. Beispielsweise sind die Nuten 1 nicht auf die Gitterform begrenzt. Darüber hinaus ist es nicht erforderlich, dass die Breite der Nut B, die Intervalle der Nuten 1, die Form jeder Erhebung 2 oder die Fläche der oberen Oberfläche 2a jeder Erhebung 2 in dem gesamten Boden 11a einheitlich eingestellt sind.
  • Darüber hinaus ist das Verfahren zum Ausbilden der Nut nicht begrenzt. So können beispielsweise die Nuten 1 durch Schneiden ausgebildet werden, sie können durch Anordnen von Erhebungen auf der Oberfläche ausgebildet werden, und sie können durch Formen in einem Stück ausgebildet werden.
  • Hinsichtlich der Konfiguration jeder Vorrichtung zum Durchführen der Wärmebehandlung für den Wafer ist das Verfahren der vorliegenden Erfindung nicht auf die Konfiguration der Gasphasen-Aufwachsvorrichtung gemäß der Ausführungsform begrenzt und die Konfiguration der Gasphasen-Aufwachsvorrichtung wie oben beschrieben kann geeignetermaßen geändert werden.
  • Wie oben beschrieben, sind die Nuten 1 der Gitterform auf dem Boden 11a der Vertiefung 11 des Suszeptors 10, auf dem ein Wafer W montiert wird, ausgebildet. Der Wafer W kommt in Kontakt mit den oberen Oberflächen 2a der Erhebungen 2 der von den Nuten 1 umgebenen Vertiefung 11. Die Stärke der Verformung des Wafers, die in dem Moment des Montierens des Einkristall-Siliziumwafers auf dem Suszeptor bei hoher Temperatur auftritt, kann durch Anpassen des Kontaktverhältnisses (Kontaktfläche pro Flächeneinheit) der Vertiefung 11 mit dem Wafer W verringert werden, während die Intervalle A der Erhebungen 2, die Größe der oberen Oberflächen 2a der Erhebungen 2 und/oder die Breite der Nut B angepasst werden.
  • Industrielle Anwendung
  • Gemäß der vorliegenden Erfindung kann eine aufwärts gerichtete Verformung eines Wafers, die in dem Moment des Montierens des Wafers auf einem Suszeptor auftritt, beträchtlich verringert werden. Da darüber hinaus der Kontakt des Wafers mit einem Element, das nahe einer Überführungseinheit oder dergleichen angeordnet ist, verhindert werden kann, indem das Verformung des Wafers verringert wird, ist die vorliegende Erfindung geeignet. Demgemäß sind das Halbleiterwafer-Herstellungsverfahren sowie der Suszeptor, der dafür gemäß der vorliegenden Erfindung verwendet wird, in ihren wesentlichen Grundzügen geeignet zum Herstellen eines Halbleiters aus einem Einkristall-Siliziumwafer.

Claims (4)

  1. Verfahren zum Herstellen eines Halbleiterwafers, das Überführen eines Einkristall-Siliziumwafers mit einem Chuck, Montieren des Einkristall-Siliziumwafers in einer Vertiefung, die in einem Suszeptor angeordnet ist, der sich in einer Gasphasen-Aufwachsvorrichtung befindet, die eine Ofentemperatur von 600°C bis 900°C hat, wobei der Suszeptor aus mit Siliziumkarbid beschichtetem Kohlenstoff besteht, und Durchführen von Wärmebehandlung für den Einkristall-Siliziumwafer umfasst, um den Halbleiterwafer herzustellen, wobei ein Kontaktverhältnis der Vertiefung mit dem Einkristall-Siliziumwafer auf 0,1% oder mehr und 1,1% oder weniger festgelegt ist.
  2. Verfahren zum Herstellen des Halbleiterwafers nach Anspruch 1, wobei eine Breite einer Nut, die in der Vertiefung ausgebildet ist, auf 1,8 mm oder mehr festgelegt ist.
  3. Verfahren zum Herstellen des Halbleiterwafers nach Anspruch 1, wobei das Kontaktverhältnis auf 0,1% oder mehr und 1% oder weniger festgelegt ist.
  4. Verfahren zum Herstellen des Halbleiterwafers nach Anspruch 1, wobei ein Kontaktverhältnis der Vertiefung mit dem Einkristall-Siliziumwafer auf 0,1% oder mehr und 0,3% oder weniger festgelegt ist, wenn eine Temperatur in dem Suszeptor ungefähr 900°C beträgt.
DE60225135T 2001-05-31 2002-05-30 Verfahren zur herstellung eines halbleiterswafers Expired - Lifetime DE60225135T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001165165 2001-05-31
JP2001165165 2001-05-31
PCT/JP2002/005276 WO2002097872A1 (fr) 2001-05-31 2002-05-30 Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet

Publications (2)

Publication Number Publication Date
DE60225135D1 DE60225135D1 (de) 2008-04-03
DE60225135T2 true DE60225135T2 (de) 2009-02-26

Family

ID=19007871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60225135T Expired - Lifetime DE60225135T2 (de) 2001-05-31 2002-05-30 Verfahren zur herstellung eines halbleiterswafers

Country Status (5)

Country Link
US (1) US6890383B2 (de)
EP (1) EP1396879B1 (de)
JP (1) JP3900154B2 (de)
DE (1) DE60225135T2 (de)
WO (1) WO2002097872A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288404B2 (en) * 2002-04-29 2007-10-30 Regents Of The University Of California Microcantilevers for biological and chemical assays and methods of making and using thereof
US20050217569A1 (en) * 2004-04-01 2005-10-06 Nirmal Ramaswamy Methods of depositing an elemental silicon-comprising material over a semiconductor substrate and methods of cleaning an internal wall of a chamber
US20050217585A1 (en) * 2004-04-01 2005-10-06 Blomiley Eric R Substrate susceptor for receiving a substrate to be deposited upon
US20050223993A1 (en) * 2004-04-08 2005-10-13 Blomiley Eric R Deposition apparatuses; methods for assessing alignments of substrates within deposition apparatuses; and methods for assessing thicknesses of deposited layers within deposition apparatuses
US20050223985A1 (en) * 2004-04-08 2005-10-13 Blomiley Eric R Deposition apparatuses, methods of assessing the temperature of semiconductor wafer substrates within deposition apparatuses, and methods for deposition of epitaxial semiconductive material
JP2006351865A (ja) * 2005-06-16 2006-12-28 Shin Etsu Handotai Co Ltd 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JP5092162B2 (ja) * 2005-07-06 2012-12-05 Sumco Techxiv株式会社 半導体ウェーハの製造方法および製造装置
JP4910931B2 (ja) * 2007-07-27 2012-04-04 信越半導体株式会社 気相成長方法
US8021968B2 (en) 2007-08-03 2011-09-20 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing silicon epitaxial wafer
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Sumco エピタキシャルウェーハの製造方法
CN101916794A (zh) * 2010-06-25 2010-12-15 清华大学 一种连续制备铜铟镓硒硫太阳能电池吸收层的设备
ITBO20120153A1 (it) 2012-03-21 2013-09-22 Cefla Coop Dispositivo di limitazione del fascio per apparecchiature radiologiche
KR20140070049A (ko) * 2012-11-30 2014-06-10 삼성디스플레이 주식회사 기판 지지 유닛 및 이를 갖는 기판 처리 장치
EP3626865A1 (de) 2018-09-20 2020-03-25 Heraeus GMSI LLC Suszeptor und verfahren zur herstellung davon

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174116A (ja) 1988-12-26 1990-07-05 Toshiba Ceramics Co Ltd サセプタ
JP2848416B2 (ja) * 1990-05-08 1999-01-20 富士通株式会社 気相成長装置
JPH05238882A (ja) * 1992-02-28 1993-09-17 Toshiba Mach Co Ltd 気相成長用サセプタ
JPH0718438A (ja) * 1993-06-17 1995-01-20 Anelva Corp 静電チャック装置
JPH07153825A (ja) * 1993-11-29 1995-06-16 Toto Ltd 静電チャック及びこの静電チャックを用いた被吸着体の処理方法
US5531835A (en) * 1994-05-18 1996-07-02 Applied Materials, Inc. Patterned susceptor to reduce electrostatic force in a CVD chamber
US5514439A (en) * 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
JPH10284360A (ja) * 1997-04-02 1998-10-23 Hitachi Ltd 基板温度制御装置及び方法
JP2000315720A (ja) * 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance

Also Published As

Publication number Publication date
EP1396879B1 (de) 2008-02-20
US20040129225A1 (en) 2004-07-08
JPWO2002097872A1 (ja) 2004-09-16
US6890383B2 (en) 2005-05-10
JP3900154B2 (ja) 2007-04-04
EP1396879A1 (de) 2004-03-10
DE60225135D1 (de) 2008-04-03
WO2002097872A1 (fr) 2002-12-05
EP1396879A4 (de) 2006-09-27

Similar Documents

Publication Publication Date Title
DE60225135T2 (de) Verfahren zur herstellung eines halbleiterswafers
DE60022221T2 (de) Apparat für die bearbeitung von halbleitern
DE60124952T2 (de) Ausnehmungsprofil eines suszeptors zum verbessern des prozesses
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE19649508B4 (de) Halter für Halbleiterplatten
DE112010004736B4 (de) Aufnahmefür cvd und verfahren zur herstellung eines films unterverwendung derselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102013204275B4 (de) Halbleiteranordnung
EP1733418A1 (de) Verfahren zur behandlung von substratoberflächen
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE2110289C3 (de) Verfahren zum Niederschlagen von Halbleitermaterial und Vorrichtung zu seiner Durchführung
DE102010026987B4 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement
DE112010003694B4 (de) Verfahren und Vorrichtung zur Herstellung eines Epitaxialwafers
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE112014004068T5 (de) Siliziumkarbid-Epitaxiesubstrat, Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, Siliziumkarbid-Wachstumsvorrichtung und Siliziumkarbid-Wachstumsvorrichtungselement
DE112007001523T5 (de) Vorreinigung von Substraten in Epitaxiekammern
DE112010003931T5 (de) Epitaxialkammer mit Kreuzströmung
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE102016110788A1 (de) Vorrichtung und Verfahren zur Herstellung von optoelektronischen Bauelementen, insbesondere von Multi-Junction-Solarzellen im Durchlaufverfahren
DE102017101334A1 (de) Wärmeschutz für kammertür und damit hergestellte vorrichtungen
DE102016212534B4 (de) Herstellungsverfahren und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE112015005650B4 (de) Verfahren zur herstellung epitaktischer wafer
DE102017201744A1 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE60027935T2 (de) Vorrichtung und Verfahren zur Herstellung einer Wolframnitridschicht
DE2718026A1 (de) Verfahren zum aufwachsen einer duennschicht aus der dampfphase

Legal Events

Date Code Title Description
8364 No opposition during term of opposition