JPS6396931A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6396931A
JPS6396931A JP61242497A JP24249786A JPS6396931A JP S6396931 A JPS6396931 A JP S6396931A JP 61242497 A JP61242497 A JP 61242497A JP 24249786 A JP24249786 A JP 24249786A JP S6396931 A JPS6396931 A JP S6396931A
Authority
JP
Japan
Prior art keywords
semiconductor device
land
bonding pad
pad
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61242497A
Other languages
English (en)
Other versions
JPH088268B2 (ja
Inventor
Kuniaki Uchiumi
邦昭 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24249786A priority Critical patent/JPH088268B2/ja
Publication of JPS6396931A publication Critical patent/JPS6396931A/ja
Publication of JPH088268B2 publication Critical patent/JPH088268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特に半導体チップを塔載す
る絶縁性基板における配線及び半田付は用ランドに関す
る。
従来の技術 第２図は従来例における外部端子が絶縁性基板の側壁に
設けられたＬ　ＯＯ（Ｌｅａｄｌｅｓｓ　Ｃｈｉｐ（３
ａｒｒｉｅｒ　）形の半導体装置の断面図であり、１は
絶縁性基板、２は絶縁性基板１に塔載された半導体チッ
プ、３は絶縁性基板１のボンディングパッド４と半導体
チップ２の電極を結線するポンディングワイヤ、６は外
部端子、６はボンディングパッド４と外部端子５を結線
する金属配線である。
高周波信号を扱う電気回路の場合、信号の流れる伝送路
の特性インピーダンスと同じ値の抵抗で伝送路の最後が
終端されていないと正常な信号の伝送は行われない。そ
こで半導体装置をプリント基板に塔載して使用する場合
、信号が入力する半導体装置の外部端子５近傍で信号伝
送路を抵抗で終端することが行われている。しかしなが
ら外部端子５の間隔がｏ、ｓｍｌや０．２５１１１ｆｆ
のように狭くなってくると抵抗の大きさがそれらに比較
して大きいため、複数の入力用の外部端子６同士が接近
している場合、抵抗の位置を半導体装置からかなり離さ
ないと抵抗を接続できない。したがってこのような場合
、抵抗で終端された位置から外部端子５までの配線部分
と、半導体装置内部における外部端子５とボンディング
パッド４及びその間の金属配線６の部分は特性インピー
ダンス不整合の状態で信号が伝送することになり正常な
伝送は行われなくなる。
また、電源用バイパスコンデンサを接続する場合も上記
と同様にコンデンサの位置から半導体装置内部のボンデ
ィングパッド４までが長くなり、そのインピーダンスの
影響で電源用バイパスコンデンサの電源の安定化の効果
が弱くなる。
発明が解決しようとする問題点 上記のように半導体装置をプリント基板に塔載してプリ
ント基板上において抵抗で信号の終端を行う場合、終端
位置から半導体装置内部のボンディングパッドまでの距
離が長くなり正常な信号伝送が行われなくなる。また、
電源用バイパスコンデンサの場合も同様にその効果が弱
くなる。
本発明は上記欠点に鑑みなされたものであり、ボンディ
ングパッドの近くで終端用抵抗や電源用バイパスコンデ
ンサの接点が可能な半導体装置を提供することを目的と
する。
問題点を解決するための手段 本発明は上記問題点を解決するためになされたものであ
り、半導体装置裏面で終端用抵抗及び電源用バイパスコ
ンデンサ等を接続するために半田付は用ランドを設け、
それらに対応するボンディングパッドにスルーホールを
介して結線するものである。
作用 ボンディングパッドをスルーホールを介して半導体装置
裏面の半田付は用ランドに結線し、半導体装置裏面にお
いてバイアス電源用の半田付は用ランドとの間に終端用
抵抗または電源用バイパスコンデンサを接続することに
より、上記部品接続位置とボンディングパッドとの距離
を短かくすることができる。また抵抗終端の場合、ボン
ディングパッドまで特性インピーダンスを保つことがで
きる。
実施例 以下図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例におけるＬＣＣ形半導体装置
の図面であり、同図ａは断面図、同すは裏面から見た平
面図である。但し、実装された部品を含む。従来例と同
一番号のものは同じものを示す。
７．７１．７２は終端抵抗及びバイパスコンデンサを半
田付けするための部品用ランド、８は部品用ランド７．
７１．７２との間に上記部品を半田付けするための電源
用ランド、９はスルーホール、１０．１１は終端用抵抗
、１２はバイパスコンデンサである。
本例においては部品用ランド７、及び７１は信号入力の
端子に対応し、部品用ランド７２は電源の端子に対応す
る。その他の出力端子等には必ずしもこれらのスルーホ
ール９や部品用ランド７゜７１．７２を設ける必要はな
く、終端を必要とする入力端子及び電源端子にのみ設け
ればよい。電源用ランド８には外部から電源を供給する
。本例の場合、同一のランドとなっているが複数の電源
を必要とする場合はそれに対応して複数個の電源用ラン
ドを設ければよい。
たとえばＩＣＣＬレベルの入力の場合、入力端はバイア
ス電圧−２Ｖ、終端抵抗６ｏΩが接続されるが、このよ
うな場合、電源用ランド８には外部から一２ｖを供給し
、終端用抵抗１０．１１を５０Ωの抵抗にすればよい。
また、外部端子６．金属配線６．スルーホール９を所望
の特性インピーダンスを持つようにしておけば、はぼボ
ンディングパッド４まで正常な信号伝送ができる。終端
抵抗１０．１１は裏面にあるので、半導体装置の外側の
プリント基板上で終端する場合よりはるかにボンディン
グパッド４の近くで終端できることになる。
終端の場合と同様にバイパスコンデンサ１２を接続する
場合、できるだけボンディングパッド４に近いほうがよ
い。近ければ近いほど電源の安定化に効果がある。した
がってプリント基板上で接続するよりも本例のように半
導体装置裏面で接続するほうが効果が大きくなる。
発明の効果 以上述べてきたように、本発明によれば、ボンディング
パッドまで正常な高周波の信号が伝送でき、また電源の
バイパスによる安定化の効果を大きくでき、その実用的
効果は大なるものがある。
【図面の簡単な説明】
第１図ａは本発明の一実施例におけるＬＯＧ形半導体装
置の断面図、第１図すは同装置を裏面からみた平面図、
第２図は従来におけるＬＣＣ形半導体装置の断面図であ
る。 １・・・・・・絶縁性基板、２・・・・・・半導体チッ
プ、３・・・・・・ポンディングワイヤ、４・・・・・
・ボンディングパッド、６・・・・・・外部端子、６・
・・・・・金属配線、７・・・・・・部品用ランド、８
・・・・・・電源用ランド、９・・・・・・スルーホー
ル、１０・・・・・・終端用抵抗、１２・・・・・・バ
イパスコンデンサ。

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁性基板及びこの基板に塔載された半導体チッ
    プからなり、それぞれのボンディングパッドと対応する
    電極とが金属線により結線されており、前記ボンディン
    グパッドは前記絶縁性基板の側面の外部端子へ金属配線
    で結線され、かつ前記ボンディングパッドの近傍に設け
    られたスルーホールを介して前記絶縁性基板裏面の半田
    付け用ランドに結線されており、前記絶縁性基板の裏面
    には前記半田付け用ランドとの間に個別部品が半田付け
    でき、また外部からの電源線が半田付けできる別の半田
    付け用ランドが設けられている半導体装置。
  2. （２）金属配線及びスルーホールが同一の特性インピー
    ダンスを有する特許請求の範囲第１項記載の半導体装置
    。
JP24249786A 1986-10-13 1986-10-13 半導体装置 Expired - Lifetime JPH088268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24249786A JPH088268B2 (ja) 1986-10-13 1986-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24249786A JPH088268B2 (ja) 1986-10-13 1986-10-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS6396931A true JPS6396931A (ja) 1988-04-27
JPH088268B2 JPH088268B2 (ja) 1996-01-29

Family

ID=17089968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24249786A Expired - Lifetime JPH088268B2 (ja) 1986-10-13 1986-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH088268B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543659A (en) * 1993-10-28 1996-08-06 Fuli Electric Co., Ltd. Package for power semiconductor device with snubber circuit
US5600175A (en) * 1994-07-27 1997-02-04 Texas Instruments Incorporated Apparatus and method for flat circuit assembly
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543659A (en) * 1993-10-28 1996-08-06 Fuli Electric Co., Ltd. Package for power semiconductor device with snubber circuit
US5600175A (en) * 1994-07-27 1997-02-04 Texas Instruments Incorporated Apparatus and method for flat circuit assembly
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation

Also Published As

Publication number Publication date
JPH088268B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
US6509530B2 (en) Via intersect pad for electronic components and methods of manufacture
US5384433A (en) Printed circuit structure including power, decoupling and signal termination
EP0126164A4 (en) METHOD FOR CONNECTING DOUBLE - SIDED CIRCUITS.
US4242720A (en) Integrated circuit mounting board having internal termination resistors
JPS6396931A (ja) 半導体装置
US5736784A (en) Variable-width lead interconnection structure and method
KR20010112322A (ko) 소자의 전기 접촉을 위한 방법 및 장치
US6366469B1 (en) Electrical component stacking system
JPH02913Y2 (ja)
JPH04324920A (ja) 表面実装部品の実装方法
JPH0555719A (ja) 回路基板装置
JP2788899B2 (ja) 表面実装用集積回路
JPH0429585Y2 (ja)
JPS58173887A (ja) 基板装置
JPH0125491Y2 (ja)
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP2002158427A (ja) プリント配線基板、部品実装基板および電子機器
JPH0756908B2 (ja) 電子回路装置
JPH0832021A (ja) パワー半導体モジュールおよびそのスナバ回路
JPH0399488A (ja) 両面回路基板の表裏接続具および接続方法
JPH04245604A (ja) 多連チップ部品
JPS62243393A (ja) プリント基板
JPH1140911A (ja) プリント基板
JPH0722764A (ja) 終端回路接続構造
JPS62136096A (ja) チツプ実装用基板