JPS6392284A - モ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は基準信号にモータの回転信号を位相同期させる
モータ制御装置に関するものである。

従来の技術 従来、直流モータの回転を外部基準信号に位相同期し制
御する場合、モータの回転速度に応じた周波数信号であ
るＦＣ信号を得、基準信号とＦＣ信号を位相比較器にて
位相比較し位相比較信号を得るとともに、ＦＣ信号の周
期を周期検出器にて検出することによりモータの回転速
度信号を得、この位相比較信号と回転速度信号とは加算
器により混合し、この加算器出力信号に対応した電力を
モータに供給することによってモータの回転を安定に制
御している。（たとえば、特公昭５４−３１１６４号公
報等） 発明が解決しようとする問題点 このような従来の制御装置では位相比較信号を位相比較
器にて得るとともに、起動時や同期速度を変える場合に
モータを安定に同期速度近傍まで加速あるいは減速する
ためと制御系の応答を安定（所定のダンピング特性）に
するために周波数検出器等によりモータの回転速度信号
を検出する必要がある。しかし、モータを同期速度近傍
まで加速、減速のために回転速度信号は直流成分を必要
とし、速度検出部にドリフトが発生すると位相ドリフト
が発生し、場合によっては同期引っ込み範囲を逸脱し位
相同期制御ができなくなることもある。

本発明はかかる点に鑑みてなされた直流モータの位相同
期制御に関するもので、良好な起動特性を有し安定に同
期速度近傍まで加速あるいは減速でき、制御時において
は良好な応答（ダンピング）特性を得ることのできると
ともに同期範囲が広く位相ドリフトの少ないモータの制
御装置を提供するものである。

問題点を解決するための手段 本発明は上記問題点を解決するために、周波散発？ｉｌ
ｔ機より得られる周期信号より計数パルス信号とラッチ
パルス信号を得、オーバフローおよびアンダーフローが
禁止された加減算カウンタの加算入力および減算入力信
号として基準パルス信号および前記計数パルス信号を人
力し、この加減算カウンタの計数値を前記ラッチパルス
にてラッチするラッチ手段を構成し、制御系に適当なダ
ンピング特性を与えるためにこのラッチされた信号と位
相補償しこの補償された信号に従ってモータに電力を供
給しモータの回転位相を制御するとともに、モータの回
転速度が遅い場合、たとえば起動時においては前記ラッ
チ手段のラッチ機能を解除することによりモータを安定
に起動させるようにしたものである。

作用 本発明は上記した構成により、高性能、高ｉｆｆ度な速
度構出機構を必要とせずに、起動特性および、同期速度
の変更時のモータの加速、減速特性が良好で、かつ同期
制御時は適当なダンピング特性を得ることができるもの
である。

実施例 以下、本発明の一実施例のモータ制御装置について図面
を参照しながら説明する。

第１図は一実施例におけるモータ制御′ｎ装置のブロフ
ク図、第２図は第１図における加減算カウンタとラッチ
手段の詳細図、第３図は第１図におけるパルス発生器の
入力、出力信号図である。

第１図において１はモータ、２は周波数発電機でモータ
１の回転速度に比例した周波数をもつ周期信号が出力さ
れ、その周期信号はパルス発生器４の入力端子４１に供
給される。パルス発生器４は周波数発電機２より得られ
る周期信号を波形整形し第３図＋ａ＋に示すような駆形
波信号（イ）とし、信号（イ）の立上り縁毎に微小中の
パルス信号すなわち第３図山）に示すような計数パルス
信号（ロ）を端子４３に出力する。またパルス発生器４
は信号山）の立下り縁毎に第３図（Ｃ１に示すような微
小パルス中のラッチパルス信号（ハ）を端子４２に出力
する。３は基準パルス発生器で出力端子３１に第３図（
ｄｌに示すような基準パルス信号（ニ）を出力する。６
は加減算カウンタで、第２図に示すように２人力Ｎ　Ａ
　Ｎ　Ｄゲート回路６０１，６０２．４ビツトのＵＰ／
ＤＯＷＮカウンタ回路（市販のＴＴＬｉＧ　７４　ＬＳ
Ｉ９３）　６０３　、６０４．８人力ＮＡＮＤゲート回
路６０５．８人力ＯＲゲート回路６０７とスイッチ６０
８より構成されている。

２人力のＮＡＮＤゲート回路６０１の一方の入力端子は
加減算カウンタ６の入力端子６１に接続され基準パルス
信号（ニ）が入力され、他方の入力端子は８人力ＮＡＮ
Ｄゲート回路６０５の出力端子に接続されている。２人
力ＮＡＮＤゲート６０２の一方の入力端子は加減算カウ
ンタ６の入力端子６２に接続され計数パルス信号が入力
され、他方の入力端子は８人力ＯＲゲート回路６０７の
出力端子に接続されている。

ＵＰ／ＤＯＷＮカウンタ回路６０３のクリア端子ＣＬＲ
および人力データ端子Ａ、　Ｂ、　Ｃ，Ｄは接地され、
加算入力端子ｕｐは２人力ＮＡＮＤゲート回路６０１の
出力端子にまた減算入力端子ＤＯＷＮは２人力ＮＡＮＤ
ゲート回路６０２の出力端子に接続されている。ＵＰ／
ＤＯＷＮカウンタ回路６０４のクリア端子および入力デ
ータ端子Ａ、Ｂ、Ｃは接地され、入力データ端子りは電
位Ｖｃｃ（＋　５　ｖ）が入力されている。ＵＰ／ＤＯ
ＷＮカウンタ回路６０４，６０３のロード端子ＬＯＡＤ
はスイッチ６０８を介して接地電位あるいはＶｃｃ電位
が選択され入力される。またＵＰ／ＤＯＷＮカウンタ回
路６０３，６０４の各々の出力端子θ９．θ３．θ。、
θ。は各々８人力のＮＡ、ＮＤアゲート路６０５および
ＯＲゲート回路６０７の入力端子に接続されるとともに
各々の出力端子の信号は８ビツトの計数値として出力さ
れラッチ手段７に与えられる。なおＵＰ／ＤＯＷＮカウ
ンタ回路６０３，６０４の出力端子電圧が接地電位のと
き論理レベル“０”、Ｖｃｃ電位のとき論理レベル″１
１とする。

５は速度判別器で入力端子５１にはラッチパルス信号（
ハ）が入力されラッチパルス信号（ハ）の周期が基準パ
ルス信号（ニ）の周期のたとえば２倍以上の場合論理レ
ベル“ｌ”を他の場合は論理レベル“Ｏ”を出力端子５
２に出力する。

ラッチ手段７は第２図に示すように、ラッチ回路７０２
　（ＴＴＬｉＣ７４ＬＳ５７３で構成）と２人力ＯＲゲ
ート回路７０１、Ｄ／Ａ変換器７０３で構成されている
。う、子回路７０２は、出力制御端子は接地され、デー
タ入力端子Ｄ１．Ｄ２．Ｄ３．Ｄ□には各々ＵＰ／ＤＯ
ＷＮカウンタ回路６０３の出力端子θ４．θ８．θ。、
Ｂ０にまたデータ入力端子Ｄ５．Ｄ６．Ｄ７．Ｄ８はＵ
Ｐ／ＤＯＷＮ回路６０４の出力端子θ９．θ８．θ。、
θ。に接続され、イネーブル端子Ｃは２人力ＯＲゲート
の出力端子に接続されており、イネーブル端子Ｃの人力
が論理レベル“１”のとき入力端子Ｄ８〜Ｄ１に入力さ
れる８ビツトの計数データＤ＝（ｄ８゜ｄ、、　　ｄ　
８．　　ｄ　５　、　　ｄ、、　　ｄ　３　、　　ｔｉ
　２　、　　ｄ　、　　）　力（直接出力端子θ８．θ
７．θ６．θ５．θ、。

θ　　θ　　θ　に出力され、イネーブル端子Ｃ９＋　
　　　２　１　　１ の入力信号が論理レベル″０”になると、その直前のデ
ータＤをラッチし出力端子θ８〜θ１に出力するもので
ある。

Ｄ／Ａ変換器７０３の入力端子Ｂ１〜Ｂ８は各々ラッチ
回路７０２の出力端子θ１〜θ８に接続されている。入
力データ端子Ｂ８．Ｂ７．Ｂ６゜Ｂ５．Ｂ４．Ｂ３．Ｂ
２．Ｂ、に入力されるデータをＢ＝　（ｂ８．ｂ７．ｂ
６．ｂ５．ｂ４．ｂ、。

ｂ２．ｂ、）とすると、Ｄ／Ａ変換器７０３の出力端子
Ｅ０に出力される電圧１０は ｃｃ １＝−（ｂＸ２？÷ｂ　　Ｘ　２　’　＋　ｂ　ａ　Ｘ
　２５Ｇ　　　　　　　　　　　　Ｂ　　　　　　　　
　　　　？＋ｂ　　Ｘ２４　＋ｂ　　Ｘ２３　＋ｂ８Ｘ
２２５　　　　　　　　　　　　　櫨 ＋ｂ２Ｘ２１　＋ｂ、Ｘ２Ｇ　） の電圧が出力される。また出力端子Ｅ０はラッチ手段の
出力端子７３に接続されている。ＯＲゲート回路７０１
の一方の入力端子はラッチ手段の入力端子７１に接続さ
れラッチパルス信号（ハ）が、他方の入力端子はラッチ
手段７の入力端子７２に接続され、速度判別器５により
判別された判別信号が入力される。

８は位相補償手段で入力端子８１はラッチ出力手段７３
の出力端子に接続されている６位相補償手段８は制御系
の応答周波数Ｉｎ領域で入力信号の位相を進み位相補償
することにより適当なダンピング特性を制御系に与える
ものでその伝達特性は以下のように一般に表わされる。

２πｆ１ ９は駆動手段で、内部に基準電圧ＥＲ＝Ｖｃｃ／２を有
し、入力端子９１に入力される位相補償手段８の出力電
圧Ｅ、とＥＲの差電圧Ｅ、＝Ｅ、−ＥＲに対応した電力
をモーターに供給する。

以上のような構成において、スイッチ６０８が接地側に
接続されている停止状態においては、ＵＰ／ＤＯＷＮカ
ウンタ回路６０３．６０４はロード状態であり、計数デ
ータＤはＤ＝　（１，０゜０．０．Ｏ，０，０，０）を
出力する。

モーターは停止状態にあるためラッチパルス信号（ハ）
は出力されず、よって速度判別器５の出力は論理レベル
“１”を出力する。よってラッチ手段７の出力電圧１０
はＩＩ　０＝Ｖｃｃ／２また、位相補償手段８の出力電
圧Ｅ、もＥｐ　＝Ｖｃｃ／２となるためにモータ１には
電力が供給されず停止状態を維持する。

スイッチ６０８をＶｃｅ側に接続すると起動状態となる
。起動状態においては基準パルス信号（ハ）はＮＡＮＤ
ゲート回路６０１を介してＵＰ／ＤＯＷＮカウンタ回路
に供給され、ＵＰ／ＤＯＷＮカウンタ回路６０３，６０
４は基準パルス信号（ハ）の立上り縁毎に計数値を加算
していく、計数値りがＤ＝　（１，１，１，１，１，１
゜ｌ、１）となるとＮＡＮＤゲート回路６０５の出力が
“０”となり加算を禁示するためにＵＰ／ＤＯＷＮカウ
ンタ回路６０３，６０４はオーバーフローを行さない、
よって、ラッチ手段７の出力電圧１０はｊ！０＞Ｖｃｃ
／２となリモータ１に加速電力が供給され、モータは加
速を始める。また、モータ１の加速が遅い場合は、計数
値はＤ−（１゜１．１，１．１，１，１．１）に致達し
、２日　−１ １ｒ、舞ＶｃｃＸ ２日 にリミットされ、モータ１はさらに加速を続ける。

モータｌが加速して行き計数パルス信号のパルス周波数
が基準パルス信号（ニ）のＡの周波数以上になると速度
判別器５は論理レベル“０”を出力するために計数値り
はラッチパルス信号によりラッチされモータｌはラッチ
された値に対応した電力が供給され、さらに加速を続け
る。またＵＰ／ＤＯＷＮカウンタ回路６０３，６０４は
計数パルス信号の立上り縁毎に減算される。その結果モ
ータ１１は同期状Ｂ（すなわち基準パルス信号と計数パ
ルス信号の平均周波数が一致した状態）に至る。

次に基準パルス信号の周波数を低い第２の同期周波数に
変更した場合、変更直後においては計数パルス信号の周
波数が基準パルス信号の周波数より高いため、ＵＰ／Ｄ
ＯＷＮカウンタ６０３゜６０４は減算されていき、計数
値りは（１，０゜０、　０．　０．　０．　０．０）よ
り小さな値となるため位相補償手段８の出力電圧Ｅ、は
Ｅ　Ｐ　＜　Ｖ　ｃｃ　／　２となりモータは減速を始
め第２の同期周波数にモータ１の周波数発電機より得ら
れる計数パルス信号の周波数が一致する状態に至りモー
タは同期制御状態となる。この場合も、減速の過程にお
いてＵＰ／ＤＯＷＮカウンタ回路の計数値が零（０゜０
、Ｏ，Ｏ，０，０，Ｏ，Ｏ）となる場合があるが計数値
が零になるとＯＲゲート回路６０７の出力は論理レベル
“Ｏ”を出力するためにそれ以上の減算はなされず、モ
ータ１は安定して減速を続は第２の同期状態に至る。

発明の効果 以上述べてきたように、本発明によれば、モータに取り
付けられた周波散発１ｉ機より得られる周期信号より計
数パルスとラッチパルスを作成し、基準パルス信号と計
数パルス信号が加算および減算入力として与えられ、ま
たオーバフロー、アンダーフローを禁止された加減算カ
ウンタより得られた計数値をラッチパルス信号にてラッ
チし、ラッチした信号の位相を補償し、その補償した信
号に対応した電力をモータに供給することによりドリフ
トの少ないモータの位相同期制御を実現し得るものであ
る。また、速度判別器によりモータ速度が同期速度より
遅い場合には加減算カウンタの計数値のラッチを解除す
ることによりモータ起動特性を安定にし得るものである
。

【図面の簡単な説明】

第１図は本発明の一実施例におけるモータ制御装置のブ
ロック図、第２図は第１図に於る加減算カウンタおよび
ラッチ手段の詳細図、第３図（ａ）。 （ｂ）、　ｔｅｌ、　［ｄｌは第１図に於る要部信号波
形図である。 ■・・・・・・モータ、２・・・・・・周波数発電機、
３・・・・・・基準パルス発生器、４・・・・・・パル
ス発生器、５・・・・・・速度判別器、６・・・・・・
加減算カウンタ、７・・・・・・ラッチ手段、８・・・
・・・位相補償手段、９・・・・・・駆動手段。 代理人の氏名　弁理士　中尾敏男　ほか１名第２図

Claims (1)

【特許請求の範囲】
1. 周波数発電機を有するモータと、前記周波数発電機より
   得られる周期信号より計数パルス信号とラッチパルス信
   号を発生するパルス発生器と、基準パルス信号と前記計
   数パルス信号が加算入力および減算入力として与えられ
   計数を行うとともに計数値のオーバーフローおよびアン
   ダーフローを禁止する機能を有した加減算カウンタと、
   前記モータの回転速度が所定の速度より速いか遅いかを
   判別する速度判別器と、前記ラッチパルスにて前記加減
   算カウンタの計数値をラッチするラッチ機能を有すると
   ともに前記速度判別器により判別されたモータの回転速
   度が所定の速度より遅い場合には前記ラッチ機能を解除
   し前記加減算カウンタの計数値を直接する機能をも有し
   たラッチ手段を、補償し制御系に適当なダンピング特性
   を持たせるために前記ラッチ手段の出力信号の位相を補
   償する位相補償手段と、前記位相補償手段の出力に対応
   した電力を前記モータに供給する駆動手段より構成され
   たことを特徴とするモータ制御装置。