KR100196218B1 - 클럭 위상 변이 보정회로 - Google Patents

클럭 위상 변이 보정회로 Download PDF

Info

Publication number
KR100196218B1
KR100196218B1 KR1019960075714A KR19960075714A KR100196218B1 KR 100196218 B1 KR100196218 B1 KR 100196218B1 KR 1019960075714 A KR1019960075714 A KR 1019960075714A KR 19960075714 A KR19960075714 A KR 19960075714A KR 100196218 B1 KR100196218 B1 KR 100196218B1
Authority
KR
South Korea
Prior art keywords
signal
phase shift
voltage
collision
shift correction
Prior art date
Application number
KR1019960075714A
Other languages
English (en)
Other versions
KR19980056444A (ko
Inventor
왕성호
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960075714A priority Critical patent/KR100196218B1/ko
Publication of KR19980056444A publication Critical patent/KR19980056444A/ko
Application granted granted Critical
Publication of KR100196218B1 publication Critical patent/KR100196218B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew

Abstract

본 발명은 클럭위상 조절을 하는 시스템에 관한 것으로, 전원전압의 충돌발생시 생길 수 있는 위상변이를 고속보정 모드(Turbo mode)를 일정기간 동작시킴으로써 위상보정을 빠르게 하기 위한 클럭 위상 변이 보정 회로를 제공하면, 원하지 않는 전원의 충돌 위상보정속도를 빠르게 하여서 데이터의 셋업 홀드 및 출력 마진을 터보 모드를 일정시간 동작함으로써 충분히 확보할 수 있으며 충돌로 인한 동작상의 실패확률을 크게 줄일 수 있게 된다.

Description

클럭 위상 변이 보정회로
제1도는 종래의 클럭 위상 변이 보정을 설명하기 위한 예시도.
제2도는 제1도의 동작 특성을 나타내는 그래프.
제3도는 본 발명에 따른 클럭 위상 변이 보정회로의 구성 예시도.
제4도는 제3도의 상세 회로 구성도.
제5도는 본 발명에 따른 기준신호 발생부의 동작 특성을 나타낸 그래프.
제6도는 본 발명에 따른 기준신호 발생부에서의 출력신호의 변이를 설명하기 위한 예시도.
본 발명은 클럭위상 조절을 하는 시스템에서 전원전압의 충돌발생시 생길수 있는 위상변이를 고속보정 모드(Turbo mode)를 일정기간 동작시킴으로써 위상보정을 빠르게 하기 위한 클럭 위상 변이 보정회로에 관한 것이다.
일반적인 클럭 위상 변이 보정회로의 동작을 첨부한 제1도를 참조하여 살펴보면, 전원다운 모드를 빠져나갈때에는 위상이 록킹되어 있지 않는 상태이므로 터보모드를 구동시킨다.
이렇게 함으로써 초기에 클럭은 빠른 속도로 록킹 레인지에 들어오게되어 동작 모드의 동작을 가능하게 한다. 터보 DLL-B신호 발생기(10)에서 터보 DLL-B신호를 발생시키는 때는 전원다운 모드에서 빠져 나올때이다.
전원다운 모드가 인동작되는 즉시 DLL이 동작을 시작한다.
DLL은 전원다운 모드에서 빠져나가는 몇 클럭 동안에 클럭을 발생시키기 사작할 것이나 이는 외부 클럭과 위상이 록킹시키기 위해서는 약 2~3us의 시간이 필요로 하는데, 이 시간을 줄이기 위하여 터보 DLL-B라는 신호를 발생한다. 이 신호는 클럭 위상 조절회로의 전류를 크게하여 위상 보정속도를 빠르게 한다.
따라서, 터보 DLL-B신호가 인동작 될 때에는 클럭이 록킹 되었으나 동작 전류가 크기 때문에 오차는 상대적으로 노말 상태보다 크게 될 것이다. 이 터보 모드가 끝난후 정상적인 위상조절회로를 동작시켜 미세한 보정을 한다.
첨부한 제2도에서는 전원 충돌전후의 클록 위상의 변이를 도시한 예시도이다.
약, +0.2V의 구동전압(VDD)의 변이가 일어났을 때 약 400PS의 위상변이가 일어나고 이 변이가 복구되기까지는 약 60~80 사이클이 소요된다. 따라서 기존의 터보 DLL-B신호는 전원다운이 끝날때에만 동작하고 전원 충돌시에는 동작하지 않음으로써 위상보정속도가 느려지게 된다는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 클럭위상 조절을 하는 시스템에서 전원전압의 충돌발생시 생길 수 있는 위상변이를 고속보정 모드(Turbo mode)를 일정기간 동작시킴으로써 위상보정을 빠르게 하기 위한 클럭 위상 변이 보정회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 전원다운 모드에서 빠져 나올 때 전원다운 모드가 인동작되는 즉시 DLL이 동작을 시작할 수 있도록 하기 위한 위상 변이 제어신호를 발생시키는 위상 변이 보정 장치에 있어서, 임의의 기준전압을 입력받아 소정의 전압차를 갖는 두 개의 기준신호를 출력하는 기준전압 발생부와, 상기 기준전압 발생부에서 발생되는 두 개의 기준신호를 입력받아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하고 이 신호의 지연신호와 현재의 검출신호를 묶어 위상변이보정 요청신호를 출력하는 요청신호 발생부, 및 상기 위상 변이 제어신호와 상기 요청신호 발생부에서 발생되는 위상변이보정 요청신호를 논리연산하여 위상 변이 보정신호를 발생시키는 위상 변이 보정신호 발생부를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징은, 상기 요청신호 발생부는 상기 기준전압 발생부에서 발생되는 두 개의 기준신호를 입력받아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하는 전압 충돌 검출부와, 상기 전압 충돌 검출부에서 발생되는 판단신호를 소정시간 지연시킨 신호와 현재 상기 전압 충돌 검출부에서 발생되는 판단신호를 논리곱 연산하여 출력하는 래치 연산처리부로 구성되는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
제3도는 본 발명에 따른 클럭 위상 변이 보정회로의 간략 구성도로서, 임의의 기준전압(Vref)을 입력받아 소정의 전압차를 갖는 두 개의 기준신호를 출력하는 기준전압 발생부(100)와, 상기 기준전압 발생부(100)에서 발생되는 두 개의 기준신호를 입력받아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하고 이 신호의 지연신호와 현재의 검출신호를 묶어 위상변이보정 요청을 위한 신호 즉, 터보R-B 요청신호를 출력하는 요청신호 발생부(200), 및 전압다운 모드에서 발생되는 터보DLL-B의 신호를 논리연산하여 터보R-B신호를 발생시키는 위상 변이 보정신호 발생부(300)로 구성된다.
제4도는 상기 제3도의 상세 구성 회로도로서, 상기 기준신호 발생부(100)는 기준전압(Vref)을 입력받아 반전하여 출력하되 VREF+△V(△V는 일정한 임의의 전압)의 트리그(Trig)전압을 갖는 인버터와 VREF-△V의 트리그 전압을 갖는 인버터로 구성된다.
여기서 1번과 2번 인버터의 트리그 전압은 다음과 같다.
제 1 인버터(I1)의 트리그 전압은 기준전압(VREF) + △V이고, 제 2인버터(I2)의 트리그 전압은 기준전압(VREF) - △V이다.
여기서, △V는 전원 VUMP로 인해 일어날 수 있는 인버터 로직의 출력 변화가 가능하도록 설정된 값이다.
제5도는 상기 기준신호 발생부(100)의 동작 특성을 그래프로 나타낸 것으로, 전원혹은 접지전위가 충돌시 전원에 대한 상대적인 기준전압(VREF)값에 변이가 발생되는데, 이러한 변이로 인해 기준전압(VREF)이 a혹은 b방향으로 움직이는 것과 같은 효과를 보이게 된다.
상기와 같은 과정을 첨부한 제6도를 참조하여 살펴보면, 구동전압 (VDD)이 +방향으로 충돌했을때와 -방향으로 충돌했을때의 동작을 나타낸 것이다.
기본적으로 충돌이 없을 때 AA,BB 노드는 각각 0,1을 나타내는데 VDD가 +로 충돌되면(a도 참조) 제 1 인버터 (I1)의 동작이 제5도의 a방향으로 일어나게 되어 0에서 1의 값으로 변하게 된다.
또한, 전원이 -로 충돌되면(b도 참조) 제 2 인버터(I2)가 1에서 0으로 변하게 된다.
이와같이 기준전압 발생부(100)가 동작하는 가운데, 상기 기준전압 발생부(100)에서 발생되는 신호를 입력받는 요청신호 발생부(200)는 기능적으로 크게 상기 기준전압 발생부에서 발생되는 두 개의 기준신호를 입력받아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하는 전압 충돌 검출부와, 상기 전압 충돌 검출부에서 발생되는 판단신호를 소정시간 지연시킨 신호와 현재 상기 전압 충돌 검출부에서 발생되는 판단신호를 논리곱 연산하여 출력하는 래치 연산처리부로 구성된다.
이때, 상기 전압 충돌 검출부는 AA, BB 노드가 모두 로우상태 이거나 하이상태일 경우 충돌이 발생되었음을 알리는 신호를 CC노드를 통하여 출력하게 된다.
또한, 상기 위상 변이 보정신호 발생부(300)는 이렇게 발생된 위상변이보정 요청신호와 기존의 터보DLL-B신호를 결합시켜 최종적으로 터보 R-B신호를 만들어낸다.
이때의 충돌로 생기는 터보 충돌-B는 충돌발생후 일정시간 후가 되면 자동으로 디세이블되어 노말 모드로 동작하게 된다(약 5~10 사이클정도 동작됨).
왜냐하면, 터보 모드가 너무 오래지속되면 오히려 JITTER의 원인이 되기 때문이다.
상술한 바와같이 동작하는 본 발명에 따른 클럭 위상 변이 보정회로를 제공하면, 원하지 않는 전원의 충돌 위상보정속도를 빠르게 하여서 데이터의 셋업 홀드 및 출력 마진을 터보 모드를 일정시간 동작함으로써 충분히 확보할 수 있으며 충돌로 인한 동작상의 실패확률을 크게 줄일 수 있게 된다.
또한, 구동전압(VDD) 충돌뿐만 아니라 접지전압전압 충돌로 인한 위상변이에도 대처할 수 있으며 전압 충돌로 인한 위상 변이에도 대처할 수 있으며, 약 17개의 간단한 로직 게이트로 구성할 수 있어 효율적이며, 이로인한 소비전력의 증가도 거의 없다.

Claims (2)

  1. 전원다운 모드에서 빠져 나올 때 전원다운 모드가 인동작되는 즉시 DLL이 동작을 시작할 수 있도록 하기 위한 위상 변이 제어신호를 발생시키는 위상 변이 보정 장치에 있어서, 임의의 기준전압을 입력받아 소정의 전압차를 갖는 두 개의 기준신호를 출력하는 기준전압 발생부와; 상기 기준전압 발생부에서 발생되는 두 개의 기준신호를 입력맏아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하고 이 신호의 지연신호와 현재의 검출신호를 묶어 위상변이보정 요청신호를 출력하는 요청신호 발생부; 및 상기 위상 변이 제어신호와 상기 요청신호 발생부에서 발생되는 위상 변이보정 요청신호를 논리연산하여 위상 변이 보정신호를 발생시키는 위상 변이 보정신호 발생부를 포함하는 것을 특징으로 하는 클럭 위상 변이 보정회로.
  2. 제1항에 있어서, 상기 요청신호 발생부는 상기 기준전압 발생부에서 발생되는 두 개의 기준신호를 입력받아 이를 논리적으로 처리하여 전압 충돌의 여부를 판단하는 전압 충돌 검출부와; 상기 전압 충돌 검출부에서 발생되는 판단신호를 소정시간 지연시킨 신호와 현재 상기 전압 충돌 검출부에서 발생되는 판단신호를 논리곱 연산하여 출력하는 래치 연산처리부로 구성되는 것을 특징으로 하는 클럭 위상 변이 보정회로.
KR1019960075714A 1996-12-28 1996-12-28 클럭 위상 변이 보정회로 KR100196218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075714A KR100196218B1 (ko) 1996-12-28 1996-12-28 클럭 위상 변이 보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075714A KR100196218B1 (ko) 1996-12-28 1996-12-28 클럭 위상 변이 보정회로

Publications (2)

Publication Number Publication Date
KR19980056444A KR19980056444A (ko) 1998-09-25
KR100196218B1 true KR100196218B1 (ko) 1999-06-15

Family

ID=19491997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075714A KR100196218B1 (ko) 1996-12-28 1996-12-28 클럭 위상 변이 보정회로

Country Status (1)

Country Link
KR (1) KR100196218B1 (ko)

Also Published As

Publication number Publication date
KR19980056444A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
JP3180272B2 (ja) クロック同期のための遅延ロックループ回路
US6683478B2 (en) Apparatus for ensuring correct start-up and phase locking of delay locked loop
US5822387A (en) Apparatus for fast phase-locked loop (PLL) frequency slewing during power on
US5929714A (en) PLL timing generator
JP2778329B2 (ja) リセット付きチャージ・ポンプを有する位相同期ループ
JPH11510664A (ja) 高速及び高精度の位相ロックループ
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
US5440274A (en) Phase detector circuit and PLL circuit equipped therewith
JP2777172B2 (ja) 回路同期方式
US5874863A (en) Phase locked loop with fast start-up circuitry
KR100514414B1 (ko) 지연 동기 루프
JP2004222287A (ja) 集積回路装置
JP2000236242A (ja) 遅延ロックループを備えた回路およびパルス発生方法
KR19980078283A (ko) 클럭위상비교기
KR100881401B1 (ko) 클럭 동기화 회로 및 클럭 동기화 방법
KR100196218B1 (ko) 클럭 위상 변이 보정회로
JPH09214333A (ja) 半導体集積回路
RU2235421C2 (ru) Схема фазовой подстройки частоты
JP3258313B2 (ja) 集積回路フェーズロックドループ電荷ポンプ
US6064235A (en) Shared path phase detector
JPH07283727A (ja) 位相同期検出器
KR100524909B1 (ko) 자동 모드 변환 신호 발생기와 이를 구비하는동기식 반도체 메모리 장치
JP3694977B2 (ja) 位相比較器
JP2827967B2 (ja) 半導体集積回路
JP3671362B2 (ja) 位相周波数比較回路およびpll回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee