JP2778329B2 - リセット付きチャージ・ポンプを有する位相同期ループ - Google Patents

リセット付きチャージ・ポンプを有する位相同期ループ

Info

Publication number
JP2778329B2
JP2778329B2 JP4029880A JP2988092A JP2778329B2 JP 2778329 B2 JP2778329 B2 JP 2778329B2 JP 4029880 A JP4029880 A JP 4029880A JP 2988092 A JP2988092 A JP 2988092A JP 2778329 B2 JP2778329 B2 JP 2778329B2
Authority
JP
Japan
Prior art keywords
signal
pump
charge pump
output
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4029880A
Other languages
English (en)
Other versions
JPH0548448A (ja
Inventor
ジェームス・エス・アーウィン
デビッド・エフ・ムーラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0548448A publication Critical patent/JPH0548448A/ja
Application granted granted Critical
Publication of JP2778329B2 publication Critical patent/JP2778329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に位相同期ループ
用チャージ・ポンプ装置に関し、さらに詳しくはリセッ
ト付きチャージ・ポンプ装置に関する。
【０００２】
【従来の技術】チャージ・ポンプとは、位相同期ループ
（ＰＬＬ）内の電圧制御発振器に制御信号を与えるため
一般に用いられる装置である。概して、位相同期ループ
は、位相検波器において基準信号の位相と帰還信号の位
相とを比較することによって動作する。この特定用途に
対し、Motorola Inc. 製MC4044などの３状態位相検波器
が使用される。位相検波器は、電圧制御発振器（ＶＣ
Ｏ）にその出力信号を与える。基準信号と帰還信号とが
互いに位相がずれている場合、位相検波器は、この２つ
の信号が同相になるまでＶＣＯの出力をアップまたはダ
ウンのいずれかで調整する。この補正は、グランドと、
ローパス・フィルタとして機能するＶＣＯ入力との間に
結合されたコンデンサを充電あるいは放電することによ
り行なわれるのが一般的である。
【０００３】一般に、位相検波器は適切なループ帯域幅
を実現するのに十分な駆動電流を与えないので、チャー
ジ・ポンプまたは電流増幅器を内蔵することが慣用的で
ある。チャージ・ポンプは有効駆動電流を増加すべく機
能し、それによりループ帯域幅を増加する。
【０００４】
【発明が解決すべき課題】アップ信号およびダウン信号
がそれぞれのチャージ・ポンプ出力に同時に現われる場
合に、位相検波器がリセットされるのが理想的である。
しかし、位相検波器のリセット論理は位相検波器専用に
設計されており、チャージ・ポンプによる追加の遅延に
対処しないため、問題が生じる。位相検波器がチャージ
・ポンプをオンにしてから、出力電流が流れるまでに必
要な有限の予測不可能な時間が存在するため、なんらか
の措置を講じなければ、「不感帯(dead zone) 」が生じ
る。一般に位相検波器のリセット経路に時間遅延を与え
ることにより、非常に陳腐な措置をとると、ゼロ位相誤
差における最小パルス幅は必要以上に長くなり、その結
果、出力パルス・エネルギを許容レベルまで低減するた
めさらにループ・フィルタが必要となる。そうすると、
周波数変更要求に対するループ応答が遅くなり好ましく
ない。処理および動作状態に大きなバラツキがあるの
で、必要な妥協策は決して満足すべきものではない。
【０００５】この問題に対処する一つの方法は、１９８
９年３月２１にByrd et al. に付与された米国特許第
４，８１４，７２６号において説明されている。この特
許では、リセット・ラインがチャージ・ポンプから位相
検波器まで戻って結合されている。ポンプ・アップおよ
びポンプ・ダウン機能が同時に起動すると、リセット信
号が位相検波器に送られる。
【０００６】
【課題を解決するための手段】上述した課題は、次に説
明するリセット機能付きチャージポンプ回路（２０）を
有する位相ロック・ループ（１０）により解決される。
その位相ロック・ループは、制御信号に応答して変化す
る周波数を有する出力信号を与える手段（１４），出力
信号を分周して分周信号を与える手段（１５），基準周
波数信号の位相と分周信号の位相とを比較する、第１，
第２出力を有する位相検出器（１１），および第１，第
２出力にそれぞれ結合される第１，第２チャージポンプ
入力と、制御信号を与える制御出力（２６）とを有する
リセット機能付きチャージ・ポンプ回路（１２）から構
成される位相ロック・ループであって、そのリセット機
能付きチャージ・ポンプ回路（１２）は、第１，第２ポ
ンプ入力と、アップおよびダウン信号を与える第１，第
２ポンプ出力とを有するポンプ（２７）であって、該ポ
ンプの第１，第２ポンプ入力に与えられる第１，第２中
間信号に応答して、制御出力（２６）に制御信号を与え
るポンプ（２７），および第１，第２チャージ・ポンプ
入力（２４，２５）からの信号と、第１，第２ポンプ出
力からの信号に応答して、第１，第２中間信号を与える
制御手段（２８，２９）であって、第１，第２チャージ
ポンプ入力からの信号により第１，第２中間信号をセッ
トし、第１，第２ポンプ出力において同時に発生するア
ップおよびダウン信号に応答して、第１，第２中間信号
をリセットする制御手段（２８，２９）から構成される
位相ロック・ループである。また、位相ロック・ループ
（１０）で使用するチャージポンプ回路（２０）は、第
１，第２チャージポンプ回路入力（２４，２５），第
１，第２入力と、制御信号を与える出力（２６）と、ア
ップおよびダウン信号を出力する第１，第２出力とを有
するポンプ（２７），ポンプ（２７）の第１，第２出力
に結合される第１，第２入力およびリセット出力を有す
るゲート手段（２８），第１，第２電流信号を受け取る
ため第１，第２チャージポンプ回路入力（２４，２５）
にそれぞれ結合される第１，第２入力，およびポンプ
（２７）の第１，第２入力に結合される第１，第２出力
を有するラッチ手段（２９）であって、さらに、ポンプ
（２７）の第１，第２出力において同時に発生するアッ
プおよびダウン信号に応答してラッチ手段（２９）を作
動させる、ゲート手段（２８）のリセット出力に結合さ
れるリセット入力を有するラッチ手段（２９）から構成
することもできる。
【０００７】
【実施例】図１において、全体として参照番号１０で記
される位相同期ループのブロック図が示されている。Ｐ
ＬＬ１０は、位相検波器１１，チャージ・ポンプ１２，
ローパス・フィルタ（ＬＰＦ）１３，電圧制御発振器１
４および帰還分周器１５によって構成される。基準信号
および帰還信号の位相は、位相検波器１１によって受け
取られ、比較される。これらの信号の位相がずれている
場合、位相検波器１１はチャージ・ポンプ１２に信号を
出力し、出力信号の周波数を適宜増減するように命令す
る。
【０００８】位相検波器１１によって命令されたチャー
ジ・ポンプ１２は、フィルタ１３のコンデンサ１６を充
電させて、出力周波数を増加させるか、あるいは放電さ
せて、出力周波数を低減させる。ＶＣＯ１４は、その入
力においてＬＰＦ１３によって与えられた電圧に応答し
て、出力周波数を増加あるいは低減することにより応答
する。
【０００９】図２において、全体として参照番号２１で
記される位相検波器に結合された、参照番号２０で記さ
れるチャージ・ポンプ回路のブロック図が示されてい
る。位相検波器２１で比較すべき２つの信号は、ノード
２２，２３において受け取られる。この２つの信号の位
相が比較された後、ＶＣＯの周波数を増加すべきおよび
／あるいは低減すべきであると指示する信号がノード２
４，２５においてチャージ・ポンプ回路２０に送られ
る。
【００１０】これらの信号がチャージ・ポンプ回路２０
で受け取られると、これらは処理され、ライン２６上の
出力は、ＶＣＯ入力とグランドとの間に結合されたロー
パス・フィルタのコンデンサを充電あるいは放電する。
【００１１】通常動作の他に、入力制御信号ではなく、
実際の出力パルス電流を検出することによりリセットが
判定される。これにより、時間遅延の制御不可能なバラ
ツキが自動的に補正される。ポンプ２７のアップおよび
ダウン出力は、ＮＡＮＤゲート２８に入力される。アッ
プ出力およびダウン出力の両方が共にアクティブの場
合、ＮＡＮＤゲートはラッチ回路２９に信号を送る。こ
れはラッチをアクティブにし、チャージ・ポンプ回路２
０をリセットする。その結果、位相検波器の命令は、所
望の出力電流条件が満たされるまで維持される。
【００１２】また、位相検波器２１は、ＮＡＮＤゲート
３０によって与えられる独自の内部リセットを有してい
ることに注意されたい。
【００１３】この種のチャージ・ポンプ構造は、上記の
Byrd特許に比べ、ＰＬＬの設計における柔軟性が増加し
ている。位相検波器およびチャージ・ポンプは独立した
個別のブロックであるので、それぞれがＣＡＤ設計ライ
ブラリにおいて独立したブロックとなりうる。この２つ
のブロックの独立性により、集積回路上の部品の試験が
非常に簡単になる。さらに、以上説明してきた構造はデ
ュアル出力機能を有し、そのためアクティブな追加チャ
ージ・ポンプの有無にかかわらず、同期検出および「低
駆動」モード用として、位相検波器部を用いることが可
能になる。
【００１４】従って、以上の説明から、本発明に従って
上記の目的、目標および利点を十分に満たす装置が提供
されたことが当業者に明らかである。
【００１５】本発明の一実施例では、位相同期ループ
（１０）において電流発生手段（２０）は電流ポンプで
ある。
【００１６】本発明の別の例では、位相検波器手段は、
第１電流信号を検出して、第１被検出信号を与える手段
と、第２電流信号を検出して、第２被検出信号を与える
手段と、前記第１および第２被検出信号に応答して、リ
セット信号を与える手段とによって構成される。
【００１７】さらに本発明の別の例では、第１ゲート手
段（２８）はＮＡＮＤゲートである。
【００１８】本発明のさらに別の例では、ラッチ手段
（２９）は、第２，第３，第４および第５ゲート手段に
よって構成される。第２ゲート手段は、電流発生手段の
第１入力に結合された第１入力と、第２入力と、チャー
ジ・ポンプ（２７）の第１入力に結合された出力とを有
する。第３ゲート手段は、第２ゲート手段の出力に結合
された第１入力と、第１ゲート手段のリセット出力に結
合された第２入力と、第２ゲート手段の第２入力に結合
された出力とを有する。第４ゲート手段は、第１ゲート
手段のリセット出力に結合された第１入力と、第２入力
と、出力とを有する。第５ゲート手段は、第４ゲート手
段の出力に結合された第１入力と、電流発生手段の第２
入力に結合された第２入力と、チャージ・ポンプ（２
７）の第２入力と第４ゲート手段の第２入力とに結合さ
れた出力とを有する。
【００１９】本発明のさらに別の例では、第２，第３，
第４および第５ゲート手段はＮＡＮＤゲートである。
【００２０】本発明についてその具体的な実施例と共に
説明してきたが、以上の説明に鑑み多くの変更，修正お
よび変形が当業者に明らかであることは明白である。従
って、かかる一切の変更，修正および変形は添付のクレ
ームに内包するものとする。
【図面の簡単な説明】
【００２１】
【図１】本発明を具現するチャージ・ポンプを有する位
相同期ループのブロック図である。
【００２２】
【図２】位相検波器と共に図示された、本発明を具現す
るチャージポンプのブロック図である。
【００２３】
【符号の説明】
１０ 位相同期ループ １１ 位相検波器 １２ チャージ・ポンプ １３ ローパス・フィルタ（ＬＰＦ） １４ 電圧制御発振器（ＶＣＯ） １５ 帰還分周器 ２０ チャージ・ポンプ回路 ２１ 位相検波器 ２７ ポンプ ２８，３０ ＮＡＮＤゲート ２９ ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳ ＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ，Ｖ ＯＬ．14，ＮＯ．２，ＪＵＬＹ 1971, ＰＰ．580 (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 1/00 - 7/26 G01R 25/00 H03K 5/26

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 制御信号に応答して変化する周波数を有
    する出力信号を与える手段； 前記出力信号を分周して分周信号を与える手段； 基準周波数信号の位相と前記分周信号の位相とを比較す
    る、第１，第２出力を有する位相検出器；および前記第
    １，第２出力にそれぞれ結合される第１，第２チャージ
    ポンプ入力と、前記制御信号を与える制御出力とを有す
    るリセット機能付きチャージ・ポンプ回路； から構成される位相ロック・ループであって、前記リセ
    ット機能付きチャージ・ポンプ回路は： 第１，第２ポンプ入力と、アップおよびダウン信号を与
    える第１，第２ポンプ出力とを有するポンプであって、
    該ポンプの前記第１，第２ポンプ入力に与えられる第
    １，第２中間信号に応答して、前記制御出力に前記制御
    信号を与えるポンプ；および前記第１，第２チャージ・
    ポンプ入力からの信号と、前記第１，第２ポンプ出力か
    らの信号に応答して、前記第１，第２中間信号を与える
    制御手段であって、前記第１，第２チャージポンプ入力
    からの信号により前記第１，第２中間信号をセットし、
    前記第１，第２ポンプ出力において同時に発生するアッ
    プおよびダウン信号に応答して、前記第１，第２中間信
    号をリセットする制御手段； から構成されることを特徴とする位相ロック・ループ。
  2. 【請求項２】 位相ロック・ループで使用するチャージ
    ポンプ回路であって： 第１，第２チャージポンプ回路入力； 第１，第２入力と、制御信号を与える出力と、アップお
    よびダウン信号を出力する第１，第２出力とを有するポ
    ンプ； 前記ポンプの前記第１，第２出力に結合される第１，第
    ２入力およびリセット出力を有するゲート手段； 第１，第２電流信号を受け取るため前記第１，第２チャ
    ージポンプ回路入力にそれぞれ結合される第１，第２入
    力，および前記ポンプの前記第１，第２入力に結合され
    る第１，第２出力を有するラッチ手段であって、さら
    に、前記ポンプの前記第１，第２出力において同時に発
    生するアップおよびダウン信号に応答して前記ラッチ手
    段を作動させる、前記ゲート手段の前記リセット出力に
    結合されるリセット入力を有するラッチ手段； から構成されることを特徴とするチャージポンプ回路。
JP4029880A 1991-01-24 1992-01-22 リセット付きチャージ・ポンプを有する位相同期ループ Expired - Fee Related JP2778329B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/645,170 US5095287A (en) 1991-01-24 1991-01-24 Phase locked loop having a charge pump with reset
US645170 1991-01-24

Publications (2)

Publication Number Publication Date
JPH0548448A JPH0548448A (ja) 1993-02-26
JP2778329B2 true JP2778329B2 (ja) 1998-07-23

Family

ID=24587900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029880A Expired - Fee Related JP2778329B2 (ja) 1991-01-24 1992-01-22 リセット付きチャージ・ポンプを有する位相同期ループ

Country Status (4)

Country Link
US (1) US5095287A (ja)
EP (1) EP0496553B1 (ja)
JP (1) JP2778329B2 (ja)
DE (1) DE69210263T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339408A (en) * 1992-12-30 1994-08-16 Digital Equipment Corporation Method and apparatus for reducing checking costs in fault tolerant processors
US5359299A (en) * 1993-01-21 1994-10-25 Gennum Corporation High speed and low drift charge pump circuit
US5347234A (en) * 1993-03-26 1994-09-13 International Business Machines Corp. Digital voltage controlled oscillator
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
DE4342266C2 (de) * 1993-12-10 1996-10-24 Texas Instruments Deutschland Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
EP0665650A1 (en) * 1994-01-31 1995-08-02 STMicroelectronics S.A. Low voltage high speed phase frequency detector
FR2717019A1 (fr) * 1994-03-02 1995-09-08 Philips Composants Dispositif oscillateur verrouillé en phase.
KR960006292A (ko) * 1994-07-28 1996-02-23 사또 겐이찌로 주파수위상비교기
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5574894A (en) * 1994-11-03 1996-11-12 Motorola, Inc. Integrated circuit data processor which provides external sensibility of internal signals during reset
SG79917A1 (en) 1995-04-26 2001-04-17 Canon Kk Liquid ejecting method with movable member
US5828254A (en) * 1995-06-21 1998-10-27 Sony Corporation Error regulator circuit for sample and hold phase locked loops
JPH09214331A (ja) * 1995-11-30 1997-08-15 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ及びその駆動方法
US5833812A (en) * 1996-02-21 1998-11-10 Hartman; Michael Orban Low maintenance water distiller
US5661419A (en) * 1996-05-23 1997-08-26 Sun Microsystems, Inc. Dynamic phase-frequency detector circuit
KR19990009178A (ko) * 1997-07-08 1999-02-05 윤종용 데드 존이 없는 디지탈 위상 동기 루프와 위상 비교 및 전하 펌핑 방법
JPH11127076A (ja) * 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd フェイズロックループ回路
US6448820B1 (en) * 1998-11-04 2002-09-10 Altera Corporation Fast locking phase frequency detector
US6605935B2 (en) * 2001-03-21 2003-08-12 Telefonaktiebolaget L M Ericsson (Publ) Linear fast-locking digital phase detector
DE60209197T2 (de) * 2002-04-04 2006-09-07 Texas Instruments Inc., Dallas Phasenregelschleife mit einer Ladungspumpe
DE10237120B3 (de) * 2002-08-13 2004-04-15 Infineon Technologies Ag Phasendetektor
ITMI20030485A1 (it) * 2003-03-14 2004-09-15 St Microelectronics Srl Rilevatore di sfasamento perfezionato, particolarmente
DE10320793B4 (de) * 2003-04-30 2005-04-21 Infineon Technologies Ag Schaltungs-Einrichtung, insbesondere Latch- oder Phasen-Detektor-Einrichtung
US20060131484A1 (en) * 2004-12-17 2006-06-22 Mark Peting High-dynamic range image sensors
US9130575B2 (en) 2013-03-14 2015-09-08 Samsung Electronics Co., Ltd. Communication system with charge pump mechanism and method of operation thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump
JPH0770168B2 (ja) * 1987-08-17 1995-07-31 日本電気株式会社 磁気ディスク装置用ｐｌｌ回路
US4814726A (en) * 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ，ＶＯＬ．１４，ＮＯ．２，ＪＵＬＹ １９７１，ＰＰ．５８０

Also Published As

Publication number Publication date
DE69210263D1 (de) 1996-06-05
EP0496553B1 (en) 1996-05-01
EP0496553A2 (en) 1992-07-29
EP0496553A3 (en) 1992-12-09
DE69210263T2 (de) 1996-11-07
JPH0548448A (ja) 1993-02-26
US5095287A (en) 1992-03-10

Similar Documents

Publication Publication Date Title
JP2778329B2 (ja) リセット付きチャージ・ポンプを有する位相同期ループ
US5233314A (en) Integrated charge-pump phase-locked loop circuit
US5822387A (en) Apparatus for fast phase-locked loop (PLL) frequency slewing during power on
US5870002A (en) Phase-frequency lock detector
JP3778946B2 (ja) バイナリ連結キャパシタを備える遅延ロックループ
JP2795323B2 (ja) 位相差検出回路
US8218707B2 (en) Intialization circuit for delay locked loop
US5257294A (en) Phase-locked loop circuit and method
JP3094977B2 (ja) Ｐｌｌ回路
US5661419A (en) Dynamic phase-frequency detector circuit
US5892380A (en) Method for shaping a pulse width and circuit therefor
JPH11510664A (ja) 高速及び高精度の位相ロックループ
US7269217B2 (en) PWM controller with integrated PLL
US6741102B1 (en) Phase frequency detector
US6005425A (en) PLL using pulse width detection for frequency and phase error correction
JPH10276086A (ja) 位相同期ループ
US5864572A (en) Oscillator runaway detect and reset circuit for PLL clock generator
JPH11127076A (ja) フェイズロックループ回路
US5220293A (en) High reliability phase-locked loop
US6853252B2 (en) Phase-lock loop having programmable bandwidth
JP2876426B2 (ja) 位相検波器
US6104251A (en) Method and apparatus for providing transient suppression in a central processor unit (CPU) phase locked loop clock (PLL) clock signal synthesis circuit
TWI383593B (zh) 用以在鎖相失效後重設鎖相迴路之電路
US5359297A (en) VCO power-up circuit for PLL and method thereof
US7816958B2 (en) Means to reduce the PLL phase bump caused by a missing clock pulse

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110508

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees