JPS6331485A - モ−タ制御装置 - Google Patents
モ−タ制御装置Info
- Publication number
- JPS6331485A JPS6331485A JP61172068A JP17206886A JPS6331485A JP S6331485 A JPS6331485 A JP S6331485A JP 61172068 A JP61172068 A JP 61172068A JP 17206886 A JP17206886 A JP 17206886A JP S6331485 A JPS6331485 A JP S6331485A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- motor
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は基準信号にモータの回転信号を位相同期させる
モータ制御装置に関するものである。
モータ制御装置に関するものである。
従来の技術
従来、直流モータの回転を外部基準信号に位相同期し制
御する場合、モータの回転速度に応じた周波数信号であ
るFC信号を得、基準信号とFC信号を位相比較器にて
位相比較し位相比較信号を得ると伴に、FG倍信号周期
を周期検出器にて検出することによりモータの回転速度
信号を得、この位相比較信号と回転速度信号とは加算器
により混合し、この加算器出力信号に対応した電力をモ
ータに供給することによってモータの回転を安定に制御
している。(例えば、特公昭54−31164号公報等
) 発明が解決しようとする問題点 このような従来の制御装置では位相比較信号を位相比較
器にて得ると伴に、起動時や同期速度を変える場合にモ
ータを安定に同期速度近傍まで加速酸は減速するためと
制御系の応答を安定(所定のダンピング特性)にするた
めに周波数検出器等によりモータの回転速度信号を検出
する必要がある。しかし、モータを同期速度近傍まで加
速、減速の為に回転速度信号は直流成分を必要とし、速
度検出部にドリフトが発生すると位相ドリフトが発生し
、場合によっては同期引っ込み範囲を逸脱し位相同期制
御ができなくなることもある。
御する場合、モータの回転速度に応じた周波数信号であ
るFC信号を得、基準信号とFC信号を位相比較器にて
位相比較し位相比較信号を得ると伴に、FG倍信号周期
を周期検出器にて検出することによりモータの回転速度
信号を得、この位相比較信号と回転速度信号とは加算器
により混合し、この加算器出力信号に対応した電力をモ
ータに供給することによってモータの回転を安定に制御
している。(例えば、特公昭54−31164号公報等
) 発明が解決しようとする問題点 このような従来の制御装置では位相比較信号を位相比較
器にて得ると伴に、起動時や同期速度を変える場合にモ
ータを安定に同期速度近傍まで加速酸は減速するためと
制御系の応答を安定(所定のダンピング特性)にするた
めに周波数検出器等によりモータの回転速度信号を検出
する必要がある。しかし、モータを同期速度近傍まで加
速、減速の為に回転速度信号は直流成分を必要とし、速
度検出部にドリフトが発生すると位相ドリフトが発生し
、場合によっては同期引っ込み範囲を逸脱し位相同期制
御ができなくなることもある。
本発明はかかる点に鑑みてなされた直流モータの位相同
期制御に関するもので、良好な起動特性を有し安定に同
期速度近傍まで加速あるいは減速でき、制御時において
は良好な応答(ダンピング)特性を得ることのできると
伴に同期範囲が広く位相ドリフトの少ないモータの制御
装置を提供するものである。
期制御に関するもので、良好な起動特性を有し安定に同
期速度近傍まで加速あるいは減速でき、制御時において
は良好な応答(ダンピング)特性を得ることのできると
伴に同期範囲が広く位相ドリフトの少ないモータの制御
装置を提供するものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、出力値が所定の上
限値以上に加算及び所定の下限値以下に減算されること
を禁止された加減算カウンタよりなる位相比較器よりえ
られる位相信号と、速度検出器にて得たモータの回転速
度信号から直流成分をフィルタ回路にて除去した信号と
を適当な比率で加算し、この加算された信号に対応した
電力をモータに供給するようにしたものである。
限値以上に加算及び所定の下限値以下に減算されること
を禁止された加減算カウンタよりなる位相比較器よりえ
られる位相信号と、速度検出器にて得たモータの回転速
度信号から直流成分をフィルタ回路にて除去した信号と
を適当な比率で加算し、この加算された信号に対応した
電力をモータに供給するようにしたものである。
作用
本発明は上記した構成により、モータ回転速度が同期速
度と異なる非同期状G(FGパルス信号と基準パルス信
号の周波数が異なる状態)、例えば、モータの起動時や
同期速度の変更時においては加減算カウンタの出力は加
算あるいは減算方向に誤差を累積していき、その誤差は
上述の上限値或は下限値でリミットされるためにモータ
の速度は所定の同期速度近傍に加速あるいは減速される
と伴に直流成分を除去された速度信号の作用により、モ
ータは所定のダンピング特性で安定に同期IL?卸され
る。
度と異なる非同期状G(FGパルス信号と基準パルス信
号の周波数が異なる状態)、例えば、モータの起動時や
同期速度の変更時においては加減算カウンタの出力は加
算あるいは減算方向に誤差を累積していき、その誤差は
上述の上限値或は下限値でリミットされるためにモータ
の速度は所定の同期速度近傍に加速あるいは減速される
と伴に直流成分を除去された速度信号の作用により、モ
ータは所定のダンピング特性で安定に同期IL?卸され
る。
実施例
以下、本発明の一実施例について図面を参照し説明する
。
。
第1図は一実施例における要部ブロック図、第2図は第
1図における位相比較器6の詳細図、第3図は第1図に
示される制御系の伝達ブロック線図である。
1図における位相比較器6の詳細図、第3図は第1図に
示される制御系の伝達ブロック線図である。
第1図において、1は直流モータ、2は直流モータ1の
回転速度に対応した周波数信号(FC信号)を発生する
周波数発電機、4は周波数発電機2よりえられるFG倍
信号増幅しパルス信号に波形整形し出力端子41にFG
パルス信号とし出力する波形整形器である。本実施例に
おいては、周波数発電器2はモータ1の1回転毎に2個
のパルスを出力端子41に出力されるように設計されて
いる。
回転速度に対応した周波数信号(FC信号)を発生する
周波数発電機、4は周波数発電機2よりえられるFG倍
信号増幅しパルス信号に波形整形し出力端子41にFG
パルス信号とし出力する波形整形器である。本実施例に
おいては、周波数発電器2はモータ1の1回転毎に2個
のパルスを出力端子41に出力されるように設計されて
いる。
3は基準パルス発生器で出力端子31に基準パルス信号
を出力する。
を出力する。
5はモード制御回路で入力端子51に基準パルス信号が
、入力端子52にFCパルス信号が人力され、モータの
回転方向指令信号(ED )とモータの回転方向検出信
号(MD )に従って、一般に第1表に示すようにパル
ス信号を出力端子53及び54に出力する。
、入力端子52にFCパルス信号が人力され、モータの
回転方向指令信号(ED )とモータの回転方向検出信
号(MD )に従って、一般に第1表に示すようにパル
ス信号を出力端子53及び54に出力する。
(第1表)
6は位相比較器で入力端子61□62は各々モード制御
回路5の出力端子53.54に接続されている。
回路5の出力端子53.54に接続されている。
位相比較器6は第2図に示すように構成されている。第
2図において6−1は4ビツトのバイナリな加減算カウ
ンタで出力端子Qa、Qb、Qc。
2図において6−1は4ビツトのバイナリな加減算カウ
ンタで出力端子Qa、Qb、Qc。
Qdを有し、Qaが最下位ビット、Qbは第2ビツト目
、Qcは第3ビツト目、Qdは最上位ビットの出力端子
であり各々の出力は4ビー/ トの出力データ(Do、
Di、D2.D3)として出力端子63に出力される。
、Qcは第3ビツト目、Qdは最上位ビットの出力端子
であり各々の出力は4ビー/ トの出力データ(Do、
Di、D2.D3)として出力端子63に出力される。
6−2は4ビツトのスイッチ回路でその出力ON子a、
b、cは論理レベル(0)を出力端子dには論理レベル
(1)を出力するように設定されており、各々の出力端
子a、b、c、dは加減算カウンタ6−1のデータ入力
端子A、B、C,Dに接続されている。
b、cは論理レベル(0)を出力端子dには論理レベル
(1)を出力するように設定されており、各々の出力端
子a、b、c、dは加減算カウンタ6−1のデータ入力
端子A、B、C,Dに接続されている。
6−3は4人力のANDゲート回路で、入力端子は加減
算カウンタ6−1の出力端子Qa、Qb。
算カウンタ6−1の出力端子Qa、Qb。
Qc、Qdに各々接続されている。6−4は4人力のN
ORゲート回路でゲート回路で、入力端子は各々加減算
カウンタ6−1の出力端子Qa、Qb、Qc、Qdに接
続されている。
ORゲート回路でゲート回路で、入力端子は各々加減算
カウンタ6−1の出力端子Qa、Qb、Qc、Qdに接
続されている。
6−5.6−6は2人力のORゲート回路で、ゲート回
路6−5の一方の入力端子はゲート回路6−3の出力端
子に、他方の入力端子は位相比較器60入力端子61に
接続されている。ゲート回路6−6の一方の入力端子は
ゲート回路6−4の出力端子に、他方の入力端子は位相
比較器6の入力端子62に接続されている。ゲート回路
&−5,6−6の出力端子は各々加減算カウンタ6−1
のクロック入力端子であるUP、DOWN端子に接続さ
れている。
路6−5の一方の入力端子はゲート回路6−3の出力端
子に、他方の入力端子は位相比較器60入力端子61に
接続されている。ゲート回路6−6の一方の入力端子は
ゲート回路6−4の出力端子に、他方の入力端子は位相
比較器6の入力端子62に接続されている。ゲート回路
&−5,6−6の出力端子は各々加減算カウンタ6−1
のクロック入力端子であるUP、DOWN端子に接続さ
れている。
6−7はスイッチで一方の端子は接地され、他方の端子
は加減算カウンタ6−1のLOAD端子に接続されてい
る。
は加減算カウンタ6−1のLOAD端子に接続されてい
る。
加減算カウンタ6−1はUP端子に入力されるパルスの
立ち上がり縁毎に加算を、DOWN端子に入力されるパ
ルスの立ち上がり縁毎に減算を行う。又電源投入時等の
初期状態においてはLOAD端子がスイッチ6−7を介
して接地されておりデータ端子A、B、C,Dに入力さ
れている各々のデータがロードされ、出力端子Qa、Q
b、Qc、Qdに出力される。
立ち上がり縁毎に加算を、DOWN端子に入力されるパ
ルスの立ち上がり縁毎に減算を行う。又電源投入時等の
初期状態においてはLOAD端子がスイッチ6−7を介
して接地されておりデータ端子A、B、C,Dに入力さ
れている各々のデータがロードされ、出力端子Qa、Q
b、Qc、Qdに出力される。
7は4ビー/ I−のD/A変換器で入力データ(DO
,Di、D2.D3)に対応したアナログ電圧EO=E
* (DO*2°+Dl*2’ +D2*2z+D3
*2s )72a を出力端子72に出力する。
,Di、D2.D3)に対応したアナログ電圧EO=E
* (DO*2°+Dl*2’ +D2*2z+D3
*2s )72a を出力端子72に出力する。
8は速度検出器で入力端子81に入力されるFGパルス
信号の周波数あるいはその周期に応じた電圧を回転速度
信号として出力端子82に出力する。
信号の周波数あるいはその周期に応じた電圧を回転速度
信号として出力端子82に出力する。
9はフィルタ回路で入力端子91に人力される速度信号
の直流成分を除去した信号を出力端子92に出力するた
めに高域通過フィルタより構成されている。高域通過フ
ィルタの伝達関数はT*S/(1+T*S) (S
ニラブラシアン)である。
の直流成分を除去した信号を出力端子92に出力するた
めに高域通過フィルタより構成されている。高域通過フ
ィルタの伝達関数はT*S/(1+T*S) (S
ニラブラシアン)である。
10は加算器で入力端子101にD/A変換器7の出力
端子72に出力される信号が、また入力端子102には
フィルタ回路9の出力端子92に出力される信号が入力
され各々の入力信号を適当な比率で加算し出力端子10
3に加算した信号である電圧EPを出力する。
端子72に出力される信号が、また入力端子102には
フィルタ回路9の出力端子92に出力される信号が入力
され各々の入力信号を適当な比率で加算し出力端子10
3に加算した信号である電圧EPを出力する。
駆動回路11は基準電圧 ER(ER=E/2)と入力
端子111に人力される電圧 EPとの差電圧に比例し
た電流を出力端子112を介してモータ1に供給する。
端子111に人力される電圧 EPとの差電圧に比例し
た電流を出力端子112を介してモータ1に供給する。
尚、フィルタ回路9は出力端子92に出力される出力信
号の動作中心電圧がERとなるように構成されている。
号の動作中心電圧がERとなるように構成されている。
以上のような構成においてモータ1を正転の回転方向指
令を与え起動した場合の動作について説明する。
令を与え起動した場合の動作について説明する。
初期状態において加減算カウンタ6−1のLOAD端子
はスイッチ6−7を介して接地されており加減算カウン
タ6−1の4ビツトの出力データは(D3. D2.
DI、 Do) = (1,O,0゜0)で出力端子7
2ノ出力電圧EOはEO=E/2となる。−男鹿算器1
0の入力端子102に入力される信号には低周波成分が
含まれていないためにその出力端子82の出力電圧EP
は電圧ERとひとしくなる。よってモータ1には電流が
供給されない。
はスイッチ6−7を介して接地されており加減算カウン
タ6−1の4ビツトの出力データは(D3. D2.
DI、 Do) = (1,O,0゜0)で出力端子7
2ノ出力電圧EOはEO=E/2となる。−男鹿算器1
0の入力端子102に入力される信号には低周波成分が
含まれていないためにその出力端子82の出力電圧EP
は電圧ERとひとしくなる。よってモータ1には電流が
供給されない。
又、ゲート回路6−3.6−4の出力レベルは伴に(0
)を維持している。スイッチ6−7を開くことにより加
減算カウンタ6−1はロード状態が解除され入力端子6
1に入力される基準パルスの立ち上がり縁毎に加算され
る。その結果出力端子72の出力電圧EOはEO>ER
となる。よって加算器10の出力端子103にはBRよ
りたがい電圧が出力されモータ1には加速トルクが発生
し回転を始めFGパルスが入力端子62に入力され、カ
ウンタ6−1はFGパルスの立ち上がり縁毎に減算をお
こう。一般に起動時等の加速時に於てはffq〈f−−
t (fr、:FGパルスの周波数、fref:基準
パルスの周波数)であり加減算カウンタ6−1の出力デ
ータの値は暫時増加するが、出力データ(D3. D2
. DI、 DO)が(1,1,1,1)になるとゲー
ト回路6−3の出力は(1)となり、UP端子に加算パ
ルスがそれ以上人力されることが禁止される。よってモ
ータ1は同期速度近傍まで加速され最終的にモータ1は
同期状態すなわちFCパルスの周波数が基準パルスの周
波数と等しくなるように回転が制御される。
)を維持している。スイッチ6−7を開くことにより加
減算カウンタ6−1はロード状態が解除され入力端子6
1に入力される基準パルスの立ち上がり縁毎に加算され
る。その結果出力端子72の出力電圧EOはEO>ER
となる。よって加算器10の出力端子103にはBRよ
りたがい電圧が出力されモータ1には加速トルクが発生
し回転を始めFGパルスが入力端子62に入力され、カ
ウンタ6−1はFGパルスの立ち上がり縁毎に減算をお
こう。一般に起動時等の加速時に於てはffq〈f−−
t (fr、:FGパルスの周波数、fref:基準
パルスの周波数)であり加減算カウンタ6−1の出力デ
ータの値は暫時増加するが、出力データ(D3. D2
. DI、 DO)が(1,1,1,1)になるとゲー
ト回路6−3の出力は(1)となり、UP端子に加算パ
ルスがそれ以上人力されることが禁止される。よってモ
ータ1は同期速度近傍まで加速され最終的にモータ1は
同期状態すなわちFCパルスの周波数が基準パルスの周
波数と等しくなるように回転が制御される。
以上、起動時の動作について述べたが同期速度を更に早
い同期速度に変更する場合は基準パルスの周波数を高く
設定することにより達成できその時の加速時における系
の振舞いは上述の起動時と同じ振舞いをしより高い速度
での同期状態となる。
い同期速度に変更する場合は基準パルスの周波数を高く
設定することにより達成できその時の加速時における系
の振舞いは上述の起動時と同じ振舞いをしより高い速度
での同期状態となる。
次ぎに、ある同期状態から基準パルス信号の周波数を低
く設定するとf fx 〉f refとなり加減算カウ
ンタ6−1は暫時減算され、その出力データ(D3.
D2. Di、 DO)は(1,0,0,0)より小さ
くなり、モータ1に減速トルクが発生しモータ1は減速
をしだす。又減速時、状況によってはカウンタ6−1の
出力データ(D3.D2゜DI、DO)は(0,0,0
,0)に達することがあるが4ビツトの出力データが全
て(0)になるとゲート回路6−4の出力が(1)とな
りカウンタ6−1のDOWN端子に減算のためのパルス
が入力されないためにモータ1は設定された同期速度近
傍まで減速されその後同期状態に回転が制御される。
く設定するとf fx 〉f refとなり加減算カウ
ンタ6−1は暫時減算され、その出力データ(D3.
D2. Di、 DO)は(1,0,0,0)より小さ
くなり、モータ1に減速トルクが発生しモータ1は減速
をしだす。又減速時、状況によってはカウンタ6−1の
出力データ(D3.D2゜DI、DO)は(0,0,0
,0)に達することがあるが4ビツトの出力データが全
て(0)になるとゲート回路6−4の出力が(1)とな
りカウンタ6−1のDOWN端子に減算のためのパルス
が入力されないためにモータ1は設定された同期速度近
傍まで減速されその後同期状態に回転が制御される。
同期状態における制御系の伝達ブロック線図を第3図に
しめす。第3図においてJはモータ1の回転部の慣性モ
ーメント、Kθ (S)は位相比較器6とD/A変換器
7の伝達特性、KN (S)は速度検出器8の伝達特性
、T*S/ (1+T*S)はフィルタ回路9の伝達特
性で、その時定数Tは系の応答に影響を与えないように
十分におおきく設定されている。a、bは加算器1oの
加算係数であり、aは入力端子101がら出力端子10
3までの伝達特性そしてbは入力端子102から出力端
子103までの伝達特性である。g、は駆動回路11の
伝達特性、K7はモータ1のトルク定数である。又、S
はラプラシアン、T、はモータ1の負荷トルク、θ、は
モータ1の回転角度である。系の自然角周波数ω7をに
θ(S)、KN (S)の位相回りの少ない周波数領域
に設定すると、負荷トルクから回転角度までの伝達関数
は(1)式のように2次の共振系となる。
しめす。第3図においてJはモータ1の回転部の慣性モ
ーメント、Kθ (S)は位相比較器6とD/A変換器
7の伝達特性、KN (S)は速度検出器8の伝達特性
、T*S/ (1+T*S)はフィルタ回路9の伝達特
性で、その時定数Tは系の応答に影響を与えないように
十分におおきく設定されている。a、bは加算器1oの
加算係数であり、aは入力端子101がら出力端子10
3までの伝達特性そしてbは入力端子102から出力端
子103までの伝達特性である。g、は駆動回路11の
伝達特性、K7はモータ1のトルク定数である。又、S
はラプラシアン、T、はモータ1の負荷トルク、θ、は
モータ1の回転角度である。系の自然角周波数ω7をに
θ(S)、KN (S)の位相回りの少ない周波数領域
に設定すると、負荷トルクから回転角度までの伝達関数
は(1)式のように2次の共振系となる。
Q、 2π 1
’rt J S2+2・δ・ω7・S+ω7
2・−・−−−−−−−−・ (1) 尚 ω、)>1/T よって加算器10の加算係数a、bを適当な値に設定す
ることにより制御系を安定(適当なダンピング特性)に
できる。
2・−・−−−−−−−−・ (1) 尚 ω、)>1/T よって加算器10の加算係数a、bを適当な値に設定す
ることにより制御系を安定(適当なダンピング特性)に
できる。
発明の効果
以上述べてきたように、本発明によれば、出力値が所定
の上限値以上に加算及び所定の下限値以下に減算される
ことを禁止された加減算カウンタを位相比較器より得ら
れる位相信号と、速度検出器より得た回転速度信号から
直流成分をフィルタ回路にて除去した信号とを加算器に
より適当な比率で加算し、この加算した信号に対応した
電力をモータに供給することにより、モータの起動や同
期速度の変更時に安定してモータを同期速度近傍まで加
速、減速ができると伴に速度検出器ノドリフトの影響を
うけないために位相ドリフトの少ない安定したモータの
位相同期制御系を実現できるものである。
の上限値以上に加算及び所定の下限値以下に減算される
ことを禁止された加減算カウンタを位相比較器より得ら
れる位相信号と、速度検出器より得た回転速度信号から
直流成分をフィルタ回路にて除去した信号とを加算器に
より適当な比率で加算し、この加算した信号に対応した
電力をモータに供給することにより、モータの起動や同
期速度の変更時に安定してモータを同期速度近傍まで加
速、減速ができると伴に速度検出器ノドリフトの影響を
うけないために位相ドリフトの少ない安定したモータの
位相同期制御系を実現できるものである。
第1図は本発明の一実施例におけるモータ制御装置にお
ける要部ブロック図、第2図は位相比較器の詳細図、第
3図は本実施例における制御系の伝達ブロック線図であ
る。 1・・・・・・モータ、2・・・・・・周波数発電機、
3・・・・・・基準パルス発生器、4・・・・・・波形
整形器、5・・・・・・モード制御回路、6・・・・・
・位相比較器、7・・・・・・D/A変換器、8・・・
・・・速度検出器、9・・・・・・フィルタ回路、10
・・・・・・加算器、11・・・・・・駆動回路、6−
1・・・・・・加減算カウンタ、6−3・・・・・・4
人力ANDゲート回路、6−4・・・・・・4人力NO
Rゲート回路、6−5.6−6・・・・・・2人力OR
ゲート回路。 代理人の氏名 弁理士 中尾敏男 はか1名第2図
ける要部ブロック図、第2図は位相比較器の詳細図、第
3図は本実施例における制御系の伝達ブロック線図であ
る。 1・・・・・・モータ、2・・・・・・周波数発電機、
3・・・・・・基準パルス発生器、4・・・・・・波形
整形器、5・・・・・・モード制御回路、6・・・・・
・位相比較器、7・・・・・・D/A変換器、8・・・
・・・速度検出器、9・・・・・・フィルタ回路、10
・・・・・・加算器、11・・・・・・駆動回路、6−
1・・・・・・加減算カウンタ、6−3・・・・・・4
人力ANDゲート回路、6−4・・・・・・4人力NO
Rゲート回路、6−5.6−6・・・・・・2人力OR
ゲート回路。 代理人の氏名 弁理士 中尾敏男 はか1名第2図
Claims (1)
- 周波数発電機を有するモータと、出力の値が所定の上
限値以上に加算及び所定の下限値以下に減算されること
を禁止された加減算カウンタよりなる位相比較器と、前
記周波数発電機より得られるFG信号と基準信号を選択
し前記加減算カウンタの出力値を加算或は減算するため
のパルスとして供給するモード制御回路と、前記モータ
の回転速度を検出する速度検出器と、前記速度検出器の
出力信号より直流成分を除去するためのフィルタ回路と
、前記位相比較器の出力信号と前記フィルタ回路の出力
信号とを加算する加算器と、前記加算器の出力信号に対
応した電力を前記モータへ供給する駆動回路より構成さ
れたモータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172068A JPH0732616B2 (ja) | 1986-07-22 | 1986-07-22 | モ−タ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172068A JPH0732616B2 (ja) | 1986-07-22 | 1986-07-22 | モ−タ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6331485A true JPS6331485A (ja) | 1988-02-10 |
JPH0732616B2 JPH0732616B2 (ja) | 1995-04-10 |
Family
ID=15934940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61172068A Expired - Lifetime JPH0732616B2 (ja) | 1986-07-22 | 1986-07-22 | モ−タ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732616B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01298981A (ja) * | 1988-03-28 | 1989-12-01 | Rigidyne Corp | 多重ディスク駆動装置用の位相固定式モータ制御装置 |
-
1986
- 1986-07-22 JP JP61172068A patent/JPH0732616B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01298981A (ja) * | 1988-03-28 | 1989-12-01 | Rigidyne Corp | 多重ディスク駆動装置用の位相固定式モータ制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0732616B2 (ja) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2883252B2 (ja) | モーター回転制御装置 | |
JPH036745B2 (ja) | ||
JPS6331485A (ja) | モ−タ制御装置 | |
JPS6331483A (ja) | モ−タ制御装置 | |
JPH11178380A (ja) | モータ速度制御装置 | |
JP2590194B2 (ja) | 交流電動機の制御装置 | |
JP2645049B2 (ja) | 誘導電動機の制御装置 | |
JP2859452B2 (ja) | モータ制御回路 | |
JPS60174070A (ja) | 交流インバ−タ回路における搬送波の制御方式 | |
JP4067616B2 (ja) | モータ速度制御装置 | |
JPH06284765A (ja) | モータ速度制御装置 | |
JPS6412191B2 (ja) | ||
JPS58130795A (ja) | 交流電動機駆動用電源装置 | |
JPH02197283A (ja) | 回転制御装置 | |
JPS6139876A (ja) | サ−ボ回路 | |
RU2138903C1 (ru) | Электропривод постоянного тока | |
JPH0817583B2 (ja) | 速度サ−ボ回路 | |
JPS6028785A (ja) | 電動機の速度制御装置 | |
JPH05145409A (ja) | 全デイジタル電源同期位相固定装置 | |
JP2537347B2 (ja) | 速度制御装置 | |
JPS63234889A (ja) | 位相制御回路 | |
JPS6392284A (ja) | モ−タ制御装置 | |
JPS6181184A (ja) | 回転体の回転方向制御装置 | |
JP2553832B2 (ja) | 交流電動機のインバ−タ運転引込み制御装置 | |
JPH01144394A (ja) | 高速用誘導電動機の速度制御装置 |