JPS6331485A - モ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は基準信号にモータの回転信号を位相同期させる
モータ制御装置に関するものである。

従来の技術 従来、直流モータの回転を外部基準信号に位相同期し制
御する場合、モータの回転速度に応じた周波数信号であ
るＦＣ信号を得、基準信号とＦＣ信号を位相比較器にて
位相比較し位相比較信号を得ると伴に、ＦＧ倍信号周期
を周期検出器にて検出することによりモータの回転速度
信号を得、この位相比較信号と回転速度信号とは加算器
により混合し、この加算器出力信号に対応した電力をモ
ータに供給することによってモータの回転を安定に制御
している。（例えば、特公昭５４−３１１６４号公報等
） 発明が解決しようとする問題点 このような従来の制御装置では位相比較信号を位相比較
器にて得ると伴に、起動時や同期速度を変える場合にモ
ータを安定に同期速度近傍まで加速酸は減速するためと
制御系の応答を安定（所定のダンピング特性）にするた
めに周波数検出器等によりモータの回転速度信号を検出
する必要がある。しかし、モータを同期速度近傍まで加
速、減速の為に回転速度信号は直流成分を必要とし、速
度検出部にドリフトが発生すると位相ドリフトが発生し
、場合によっては同期引っ込み範囲を逸脱し位相同期制
御ができなくなることもある。

本発明はかかる点に鑑みてなされた直流モータの位相同
期制御に関するもので、良好な起動特性を有し安定に同
期速度近傍まで加速あるいは減速でき、制御時において
は良好な応答（ダンピング）特性を得ることのできると
伴に同期範囲が広く位相ドリフトの少ないモータの制御
装置を提供するものである。

問題点を解決するための手段 本発明は上記問題点を解決するため、出力値が所定の上
限値以上に加算及び所定の下限値以下に減算されること
を禁止された加減算カウンタよりなる位相比較器よりえ
られる位相信号と、速度検出器にて得たモータの回転速
度信号から直流成分をフィルタ回路にて除去した信号と
を適当な比率で加算し、この加算された信号に対応した
電力をモータに供給するようにしたものである。

作用 本発明は上記した構成により、モータ回転速度が同期速
度と異なる非同期状Ｇ（ＦＧパルス信号と基準パルス信
号の周波数が異なる状態）、例えば、モータの起動時や
同期速度の変更時においては加減算カウンタの出力は加
算あるいは減算方向に誤差を累積していき、その誤差は
上述の上限値或は下限値でリミットされるためにモータ
の速度は所定の同期速度近傍に加速あるいは減速される
と伴に直流成分を除去された速度信号の作用により、モ
ータは所定のダンピング特性で安定に同期ＩＬ？卸され
る。

実施例 以下、本発明の一実施例について図面を参照し説明する
。

第１図は一実施例における要部ブロック図、第２図は第
１図における位相比較器６の詳細図、第３図は第１図に
示される制御系の伝達ブロック線図である。

第１図において、１は直流モータ、２は直流モータ１の
回転速度に対応した周波数信号（ＦＣ信号）を発生する
周波数発電機、４は周波数発電機２よりえられるＦＧ倍
信号増幅しパルス信号に波形整形し出力端子４１にＦＧ
パルス信号とし出力する波形整形器である。本実施例に
おいては、周波数発電器２はモータ１の１回転毎に２個
のパルスを出力端子４１に出力されるように設計されて
いる。

３は基準パルス発生器で出力端子３１に基準パルス信号
を出力する。

５はモード制御回路で入力端子５１に基準パルス信号が
、入力端子５２にＦＣパルス信号が人力され、モータの
回転方向指令信号（ＥＤ　）とモータの回転方向検出信
号（ＭＤ　）に従って、一般に第１表に示すようにパル
ス信号を出力端子５３及び５４に出力する。

（第１表） ６は位相比較器で入力端子６１□６２は各々モード制御
回路５の出力端子５３．５４に接続されている。

位相比較器６は第２図に示すように構成されている。第
２図において６−１は４ビツトのバイナリな加減算カウ
ンタで出力端子Ｑａ、Ｑｂ、Ｑｃ。

Ｑｄを有し、Ｑａが最下位ビット、Ｑｂは第２ビツト目
、Ｑｃは第３ビツト目、Ｑｄは最上位ビットの出力端子
であり各々の出力は４ビー／　トの出力データ（Ｄｏ、
Ｄｉ、Ｄ２．Ｄ３）として出力端子６３に出力される。

６−２は４ビツトのスイッチ回路でその出力ＯＮ子ａ、
ｂ、ｃは論理レベル（０）を出力端子ｄには論理レベル
（１）を出力するように設定されており、各々の出力端
子ａ、ｂ、ｃ、ｄは加減算カウンタ６−１のデータ入力
端子Ａ、Ｂ、Ｃ，Ｄに接続されている。

６−３は４人力のＡＮＤゲート回路で、入力端子は加減
算カウンタ６−１の出力端子Ｑａ、Ｑｂ。

Ｑｃ、Ｑｄに各々接続されている。６−４は４人力のＮ
ＯＲゲート回路でゲート回路で、入力端子は各々加減算
カウンタ６−１の出力端子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄに接
続されている。

６−５．６−６は２人力のＯＲゲート回路で、ゲート回
路６−５の一方の入力端子はゲート回路６−３の出力端
子に、他方の入力端子は位相比較器６０入力端子６１に
接続されている。ゲート回路６−６の一方の入力端子は
ゲート回路６−４の出力端子に、他方の入力端子は位相
比較器６の入力端子６２に接続されている。ゲート回路
＆−５，６−６の出力端子は各々加減算カウンタ６−１
のクロック入力端子であるＵＰ、ＤＯＷＮ端子に接続さ
れている。

６−７はスイッチで一方の端子は接地され、他方の端子
は加減算カウンタ６−１のＬＯＡＤ端子に接続されてい
る。

加減算カウンタ６−１はＵＰ端子に入力されるパルスの
立ち上がり縁毎に加算を、ＤＯＷＮ端子に入力されるパ
ルスの立ち上がり縁毎に減算を行う。又電源投入時等の
初期状態においてはＬＯＡＤ端子がスイッチ６−７を介
して接地されておりデータ端子Ａ、Ｂ、Ｃ，Ｄに入力さ
れている各々のデータがロードされ、出力端子Ｑａ、Ｑ
ｂ、Ｑｃ、Ｑｄに出力される。

７は４ビー／　Ｉ−のＤ／Ａ変換器で入力データ（ＤＯ
，Ｄｉ、Ｄ２．Ｄ３）に対応したアナログ電圧ＥＯ＝Ｅ
＊　（ＤＯ＊２°＋Ｄｌ＊２’　　＋Ｄ２＊２ｚ＋Ｄ３
＊２ｓ　）７２ａ を出力端子７２に出力する。

８は速度検出器で入力端子８１に入力されるＦＧパルス
信号の周波数あるいはその周期に応じた電圧を回転速度
信号として出力端子８２に出力する。

９はフィルタ回路で入力端子９１に人力される速度信号
の直流成分を除去した信号を出力端子９２に出力するた
めに高域通過フィルタより構成されている。高域通過フ
ィルタの伝達関数はＴ＊Ｓ／（１＋Ｔ＊Ｓ）　　　（Ｓ
　ニラブラシアン）である。

１０は加算器で入力端子１０１にＤ／Ａ変換器７の出力
端子７２に出力される信号が、また入力端子１０２には
フィルタ回路９の出力端子９２に出力される信号が入力
され各々の入力信号を適当な比率で加算し出力端子１０
３に加算した信号である電圧ＥＰを出力する。

駆動回路１１は基準電圧　ＥＲ（ＥＲ＝Ｅ／２）と入力
端子１１１に人力される電圧　ＥＰとの差電圧に比例し
た電流を出力端子１１２を介してモータ１に供給する。

尚、フィルタ回路９は出力端子９２に出力される出力信
号の動作中心電圧がＥＲとなるように構成されている。

以上のような構成においてモータ１を正転の回転方向指
令を与え起動した場合の動作について説明する。

初期状態において加減算カウンタ６−１のＬＯＡＤ端子
はスイッチ６−７を介して接地されており加減算カウン
タ６−１の４ビツトの出力データは（Ｄ３．　Ｄ２．　
ＤＩ、　Ｄｏ）　＝　（１，Ｏ，０゜０）で出力端子７
２ノ出力電圧ＥＯはＥＯ＝Ｅ／２となる。−男鹿算器１
０の入力端子１０２に入力される信号には低周波成分が
含まれていないためにその出力端子８２の出力電圧ＥＰ
は電圧ＥＲとひとしくなる。よってモータ１には電流が
供給されない。

又、ゲート回路６−３．６−４の出力レベルは伴に（０
）を維持している。スイッチ６−７を開くことにより加
減算カウンタ６−１はロード状態が解除され入力端子６
１に入力される基準パルスの立ち上がり縁毎に加算され
る。その結果出力端子７２の出力電圧ＥＯはＥＯ＞ＥＲ
となる。よって加算器１０の出力端子１０３にはＢＲよ
りたがい電圧が出力されモータ１には加速トルクが発生
し回転を始めＦＧパルスが入力端子６２に入力され、カ
ウンタ６−１はＦＧパルスの立ち上がり縁毎に減算をお
こう。一般に起動時等の加速時に於てはｆｆｑ〈ｆ−−
ｔ　　（ｆｒ、：ＦＧパルスの周波数、ｆｒｅｆ：基準
パルスの周波数）であり加減算カウンタ６−１の出力デ
ータの値は暫時増加するが、出力データ（Ｄ３．　Ｄ２
．　ＤＩ、　ＤＯ）が（１，１，１，１）になるとゲー
ト回路６−３の出力は（１）となり、ＵＰ端子に加算パ
ルスがそれ以上人力されることが禁止される。よってモ
ータ１は同期速度近傍まで加速され最終的にモータ１は
同期状態すなわちＦＣパルスの周波数が基準パルスの周
波数と等しくなるように回転が制御される。

以上、起動時の動作について述べたが同期速度を更に早
い同期速度に変更する場合は基準パルスの周波数を高く
設定することにより達成できその時の加速時における系
の振舞いは上述の起動時と同じ振舞いをしより高い速度
での同期状態となる。

次ぎに、ある同期状態から基準パルス信号の周波数を低
く設定するとｆ　ｆｘ　〉ｆ　ｒｅｆとなり加減算カウ
ンタ６−１は暫時減算され、その出力データ（Ｄ３．　
Ｄ２．　Ｄｉ、　ＤＯ）は（１，０，０，０）より小さ
くなり、モータ１に減速トルクが発生しモータ１は減速
をしだす。又減速時、状況によってはカウンタ６−１の
出力データ（Ｄ３．Ｄ２゜ＤＩ、ＤＯ）は（０，０，０
，０）に達することがあるが４ビツトの出力データが全
て（０）になるとゲート回路６−４の出力が（１）とな
りカウンタ６−１のＤＯＷＮ端子に減算のためのパルス
が入力されないためにモータ１は設定された同期速度近
傍まで減速されその後同期状態に回転が制御される。

同期状態における制御系の伝達ブロック線図を第３図に
しめす。第３図においてＪはモータ１の回転部の慣性モ
ーメント、Ｋθ　（Ｓ）は位相比較器６とＤ／Ａ変換器
７の伝達特性、ＫＮ　（Ｓ）は速度検出器８の伝達特性
、Ｔ＊Ｓ／　（１＋Ｔ＊Ｓ）はフィルタ回路９の伝達特
性で、その時定数Ｔは系の応答に影響を与えないように
十分におおきく設定されている。ａ、ｂは加算器１ｏの
加算係数であり、ａは入力端子１０１がら出力端子１０
３までの伝達特性そしてｂは入力端子１０２から出力端
子１０３までの伝達特性である。ｇ、は駆動回路１１の
伝達特性、Ｋ７はモータ１のトルク定数である。又、Ｓ
はラプラシアン、Ｔ、はモータ１の負荷トルク、θ、は
モータ１の回転角度である。系の自然角周波数ω７をに
θ（Ｓ）、ＫＮ　（Ｓ）の位相回りの少ない周波数領域
に設定すると、負荷トルクから回転角度までの伝達関数
は（１）式のように２次の共振系となる。

Ｑ、　　　２π　　　　　　　　　１ ’ｒｔ　　　　Ｊ　　　Ｓ２＋２・δ・ω７・Ｓ＋ω７
２・−・−−−−−−−−・　（１） 尚　　ω、）＞１／Ｔ よって加算器１０の加算係数ａ、ｂを適当な値に設定す
ることにより制御系を安定（適当なダンピング特性）に
できる。

発明の効果 以上述べてきたように、本発明によれば、出力値が所定
の上限値以上に加算及び所定の下限値以下に減算される
ことを禁止された加減算カウンタを位相比較器より得ら
れる位相信号と、速度検出器より得た回転速度信号から
直流成分をフィルタ回路にて除去した信号とを加算器に
より適当な比率で加算し、この加算した信号に対応した
電力をモータに供給することにより、モータの起動や同
期速度の変更時に安定してモータを同期速度近傍まで加
速、減速ができると伴に速度検出器ノドリフトの影響を
うけないために位相ドリフトの少ない安定したモータの
位相同期制御系を実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるモータ制御装置にお
ける要部ブロック図、第２図は位相比較器の詳細図、第
３図は本実施例における制御系の伝達ブロック線図であ
る。 １・・・・・・モータ、２・・・・・・周波数発電機、
３・・・・・・基準パルス発生器、４・・・・・・波形
整形器、５・・・・・・モード制御回路、６・・・・・
・位相比較器、７・・・・・・Ｄ／Ａ変換器、８・・・
・・・速度検出器、９・・・・・・フィルタ回路、１０
・・・・・・加算器、１１・・・・・・駆動回路、６−
１・・・・・・加減算カウンタ、６−３・・・・・・４
人力ＡＮＤゲート回路、６−４・・・・・・４人力ＮＯ
Ｒゲート回路、６−５．６−６・・・・・・２人力ＯＲ
ゲート回路。 代理人の氏名　弁理士　中尾敏男　はか１名第２図

Claims (1)

【特許請求の範囲】
1. 　周波数発電機を有するモータと、出力の値が所定の上
   限値以上に加算及び所定の下限値以下に減算されること
   を禁止された加減算カウンタよりなる位相比較器と、前
   記周波数発電機より得られるＦＧ信号と基準信号を選択
   し前記加減算カウンタの出力値を加算或は減算するため
   のパルスとして供給するモード制御回路と、前記モータ
   の回転速度を検出する速度検出器と、前記速度検出器の
   出力信号より直流成分を除去するためのフィルタ回路と
   、前記位相比較器の出力信号と前記フィルタ回路の出力
   信号とを加算する加算器と、前記加算器の出力信号に対
   応した電力を前記モータへ供給する駆動回路より構成さ
   れたモータ制御装置。