JPS6331483A - モ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は基準信号にモータの回転信号を位相同期させる
モータ制御装置に関するものである。

従来の技術 従来、直流モータの回転を外部基準信号に位相同期し制
御する場合、モータの回転速度に応じた周波数信号であ
るＦＧ倍信号得、基準信号とＦＣ信号を位相比較器にて
位相比較し位相比較信号を得ると伴に、ＦＣ信号の周期
を周期検出器にて検出することによりモータの回転速度
信号を得、この位相比較信号と回転速度信号とによりモ
ータの駆動力を制御することによってモータの回転を安
定に制御している。（例えば、特公昭５４−３１１６４
号公報） 発明が解決しようとする問題点 このような従来の制御装置では位相比較信号を位相比較
器にて得ると伴に、起動時や同期速度を変える場合にモ
ータを安定に同期速度近傍まで加速酸は減速するためと
制御系の応答を安定（所定のダンピング特性）にするた
めに周波数検出器により回転速度を検出する必要があり
制御装置が複雑である。更には、加速、減速の為に速度
信号は直流成分を必要とするために、速度検出部に直流
成分の誤差が発生すると同期引っ込み範囲を逸脱し位相
同期制御ができなくなることもある。

本発明はかかる点に鑑みてなされたもので、モータの回
転速度を検出するための手段を必要とせず簡易な構成で
、起動時や同期速度の変更時、モータを安定に同期速度
近傍まで加速減速でき更には制御時良好な応答（ダンピ
ング）特性を得ることのできるモータの制御装置を提供
するものである。

問題点を解決するための手段 本発明は上記問題点を解決するため、出力値が所定の上
限値以上に加算及び所定の下限値以下に減算されること
を禁止された加減算カウンタを位相比較器とし、さらに
は前記位相比較器よりえられた信号の位相を補償する位
相補償回路を構成し、前記位相補償回路の出力信号に対
応した電力をモータに供給するようにしたものである。

作用 本発明は上記した構成により、モータ回転速度が同期速
度と異なる非同期状Ｇ（ＦＣパルス信号と基準パルス信
号の周波数が異なる状態）、例えば、モータの起動時や
同期速度の変更時においては加減算カウンタの出力は加
算あるいは減算方向に誤差を累積していき、その誤差は
上述の上限値或は下限値でリミットされるためにモータ
は所定の同期速度に加速あるいは減速され、さらに加減
算カウンタの出力は制御系が所定の応答をするように位
相補償をなされているため、モータは安定に同期制御さ
れる。

実施例 以下、本発明の一実施例について図面を参照し説明する
。

第１図は一実施例における要部ブロック図、第２図は第
１図における位相比較器６の詳細図、第３図は第１図に
示される制御系の伝達ブロック線図である。

第１図において、１は直流モータ、２は直流モータ１の
回転速度に対応した周波数信号（ＦＣ信号）を発生する
周波数発電機、４は周波数発電機２よりえられるＦＧ倍
信号増幅しパルス信号に波形整形し出力端子４１にＦＧ
パルス信号とし出力する波形整形器である。本実施例に
おいては、周波数発電器２はモータ１の１回転毎に２個
のパルスを出力端子４１に出力されるように設計されて
いる。

３は基準パルス発生器で出力端子３１に基準パルス信号
を出力する。

５はモード制御回路で入力端子５１に基準パルス信号が
、入力端子５２にＦＣパルス信号が入力され、モータの
回転方向指令信号（ＥＤ　）とモータの回転方向検出信
号（ＭＤ　）に従って、一般に第１表に示すようにパル
ス信号を出力端子５３及び５４に出（第１表） ６は位相比較器で入力端子６１．６２は各々モード制御
回路５の出力端子５３．５４に接続されている。

位相比較器６は第２図に示すように構成されている。第
２図において６−１は４ビツトのバイナリな加減算カウ
ンタで出力端子Ｑ、、Ｑ、、Ｑｃ。

Ｑ、を有し、Ｑｌが最下位ビット、Ｑ、は第２ビツト目
、Ｑｃは第３ビツト目、Ｑｄは最上位ビットの出力端子
であり各々の出力は４ビツトの出力データ（Ｄｏ　、　
　ＤＩ　、　　Ｄ２　、Ｄ３　）として出力端子６３に
出力される。６−２は４ビツトのスイッチ回路でその出
力端子ａ、ｂ、ｃは論理レベル（０）を出力端子ｄには
論理レベル（１）を出力するように設定されており、各
々の出力端子ａ、ｂ、ｃ。

ｄは加減算カウンタ６−１のデータ入力端子Ａ。

Ｂ、Ｃ，Ｄに接続されている。６−３は４人力のＡＮＤ
ゲート回路で、入力端子は加減算カウンタ６−１の出力
端子Ｑ−、Ｑｂ　、Ｑ−、Ｑａに各々接続されている。

６−４は４人力のＮＯＲゲート回路でゲート回路で、入
力端子は各々加減算カウンタ６−１の出力端子Ｑ−、Ｑ
ｂ　、Ｑ−、Ｑａに接続されている。６−５．６−６は
２人力のＯＲゲート回路で、ゲート回路６−５の一方の
入力端子はゲート回路６−３の出力端子に、他方の入力
端子は位相比較器６の入力端子６１に接続されている。

ゲート回路６−６の一方の入力端子はゲート回路６−４
の出力端子に、他方の入力端子は位相比較器６の入力端
子６２に接続されている。ゲート回路６−５．６−６の
出力端子は各々加減算カウンタ６−１のクロック入力端
子であるＵＰ、ＤＯＷＮ端子に接続されている。６−７
はスイッチで一方の端子は接地され、他方の端子は加減
算カウンタ６−１のＬＯＡＤ端子に接続されている。

加減算カウンタ６−１はＵＰ端子に入力されるパルスの
立ち上がり縁毎に加算を、ＤＯＶＴ’Ｎ端子に入力され
るパルスの立ち上がり縁毎に減算を行う。又電源投入時
等の初期状態においてはＬＯＡＤ端子がスイッチ６−７
を介して接地されデータ端子Ａ、　Ｂ、　　Ｃ，Ｄに入
力されている各々のデータがロードされ出力端子Ｑ、、
Ｑ、、Ｑ、、Ｑｄに出力される。

７は４ビツトのＤ／Ａ変換器で入力データ（Ｄｏ。

ＤＩ　、Ｄ２　、Ｄ：＋　）に対応したアナログ電圧Ｅ
６　＝　Ｅ　＊　（Ｄｏ　＊　２°＋Ｄ＋　　＊２’　
　＋Ｄ２　＊２”　＋［）、＊２３）／２’ を出力端子７２に出力する。

８は高域の周波数領域において位相の進み補償を行う位
相補償回路で入力端子８１はＤ／Ａ変換器７の出力端子
７２に接続され位相補償された信号ＥＰは出力端子８２
に出力される。その伝達関数は１＋Ｔ＊Ｓ　　（Ｓニラ
ブラシアン）である。又位相補償回路８の出力端子８２
は駆動回路９の入力端子９１に接続されている。駆動回
路９は基準電圧Ｅｌｌ　　（Ｅｌｌ　＝Ｅ／２）と入力
端子９１に入力される電圧　Ｅ、との差電圧に比例した
電流を出力端子９２を介してモータ１に供給する。

以上のような構成においてモータ１を正転の回転方向指
令を与え起動した場合の動作について説明する。

初期状態において加減算カウンタ６−１のＬＯＡＤ端子
はスイッチ６−７を介して接地されており加減算カウン
タ６−１の４ビツトの出力データは（Ｄｚ、　Ｄ！＋　
ＤＩ　、　ＤＯ）　＝　（１，Ｏ，０゜０）であり出力
端子８２にはＥ／２の電圧が出力されている。よってモ
ータ１には電流が供給されない。又、ゲート回路６−３
．６−４の出力レベルは供に（０）を維持している。ス
イッチ６−７を開くことにより加減算カウンタ６−１は
ロード状態が解除され基準入力端子６１に入力される基
準パルスの立ち上がり縁毎に加算される。その結果出力
端子８２にはＥＲ以上の電圧が出力され、モータ１は加
速トルクが発生し回転を始めＦＧパルスが入力端子６２
に人力され、カウンタ６−１はＦＣパルスの立ち上がり
縁毎に減算をおこう。一般に起動時等の加速時に於ては
ｆｒｙ〈ｆｒｅｒ　　（ｒｙ、：　ＦＧパルスの周波数
、ｆｒｅｒ：基準パルスの周波数）であり加減算カウン
タ６−１の出力データの値は暫時増加するが、出力デー
タ（Ｄ：ｌ　、　　Ｄｚ　、　　ＤＩ　。

Ｄｏ）が（１，１，１，１）になるとゲート回路６−３
の出力レベルは（１）となり、ＵＰ端子に加算パルスが
それ以上入力されることが禁止される。よってモータ１
は同期速度近傍まで加速され最終的にモータｌは同期状
態すなわちＦＣパルスの周波数が基準パルスの周波数と
等しくなるように回転が制御される。

以上、起動時の動作について述べたが同期速度を更に早
い同期速度に変更する場合は基準パルスの周波数を高く
設定することにより達成できその時の加速時における系
の振舞いは上述の起動時と同じ振舞いをしより高い速度
での同期状態となる。

次ぎに、ある同期状態から基準パルス信号の周波数を低
く設定するとｆ、＞ｆｒ□となり加減算カウンタ６−１
は暫時減算され、その出力データ（Ｄ３．Ｄ２．Ｄｌ、
Ｄ。）は（１，０，０，０）より小さくなりモータ１に
減速トルクが発生しモータ１は減速をしだす。又減速時
、状況によってはカウンタ６−１の出力データ（Ｄ：ｌ
　、Ｄｚ　、Ｄ＋。

Ｄ、）は（０，０，０，０）に達することがあるが４ビ
ツトの出力データが全て（０）になるとゲート回路６−
４の出力が（１）となりカウンタ６−１のＤＯＷＮ端子
に減算のためのパルスが人力されないためにモータ１は
設定された同期速度近傍まで減速されその後同期状態に
回転が制御される。

同期状態における制御系の伝達ブロック線図を第３図に
しめす。第３図においてＪはモータ１の回転部の慣性モ
ーメント、Ｋθ（Ｓ）は位相比較器６とＤ／Ａ変換器７
の伝達特性、（１＋Ｔ＊Ｓ）は位相補償回路８の伝達特
性、１／　（１＋’ｌ’、　＊Ｓ）回路のノイズ除去の
ための低域通過フィルタの伝達特性でその時定数Ｔ、は
系の応答に影響を与えないように十分小さくされている
。ｇｆｆｉは駆動回路９の伝達特性、ＫＴはモーターの
トルク定数である。又、Ｓはラプラシアン、Ｔ、はモー
ターの負荷トルク、θ□はモーターの回転角度である。

また、Ｋθ（Ｓ）の位相回りの少ない周波数領域にこの
系の自然角周波数ω１が存在するようにすると、その周
波数領域近傍における負荷トルクから回転角度までの伝
達関数は（１）式のように２次の共振系となる。

Ｑｆｆｉ　　２π　　　　　　　　１ ’ｒｔ　　　　Ｊ　　　Ｓ”＋２・δ・ω。・Ｓ＋ωｌ
、２−・・−・・−（１） 尚　　ω１　くく　１　／ＴＦ よって位相補償回路８のフィルタの時定数を適当に選ぶ
ことにより制御系を安定にできる。

発明の効果 以上述べてきたように、本発明によれば、出力値が所定
の上限値以上に加算及び所定の下限値以下に減算される
ことを禁止された加減算カウンタを位相比較器とし、位
相比較器の出力信号を位相補償回路により位相補償しそ
の位相補償された信号によりモータへ電力を供給するこ
とにより、極めてｌ’Ｊ易な構成でモータの起動や同期
速度の変更時に安定して加速、減速ができ、さらに安定
した制御特性を得ることができるものである。

尚、実施例に於ては、カウンタの出力値をＤ／Ａ変換し
た後にアナログ的に位相補償を行われなっているが、カ
ウンタの出力をデジタルフィルタにより位相補償しその
後、Ｄ／Ａ変換器によりアナログ値としも全く同じ効果
を得られることは言うまでもない。

【図面の簡単な説明】

第１図は本発明の一実施例におけるモータ制御装置にお
ける要部ブロック図、第２図は位相比較器の詳細図、第
３図は本実施例における制御系の伝達ブロック線図であ
る。 １・・・・・・モータ、２・・・・・・周波数発電機、
３・・・・・・基準パルス発生器、４・・・・・・波形
整形器、５・・・・・・モード制御回路、６・・・・・
・位相比較器、７・・・・・・Ｄ／Ａ変換器、８・・・
・・・位相補償回路、９・・・・・・駆動回路、６−１
・・・・・・加減算カウンタ、６−３・・・・・・４人
力ＡＮＤゲート回路、６−４・・・・・・４人力ＮＯＲ
ゲート回路、６−５．６−６・・・・・・２人力ＯＲゲ
ート回路。

Claims (1)

【特許請求の範囲】
1. 　周波数発電機を有するモータと、出力の値が所定の上
   限値以上に加算及び所定の下限値以下に減算されること
   を禁止された加減算カウンタよりなる位相比較器と、前
   記周波数発電機より得られるＦＧパルスと基準パルスを
   制御し前記加減算カウンタの出力値を加算或は減算する
   ためのパルスとして供給するモード制御回路と、前記加
   減算カウンタの出力に対応した信号の位相を補償する位
   相補償回路と、前記位相補償回路により位相補償された
   信号に対応した電力を前記モータへ供給する駆動回路よ
   り構成されたモータ制御装置。