JPS6380342A - プロセツサの暴走検出回路 - Google Patents
プロセツサの暴走検出回路Info
- Publication number
- JPS6380342A JPS6380342A JP61224753A JP22475386A JPS6380342A JP S6380342 A JPS6380342 A JP S6380342A JP 61224753 A JP61224753 A JP 61224753A JP 22475386 A JP22475386 A JP 22475386A JP S6380342 A JPS6380342 A JP S6380342A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- counter
- microprocessor
- detection circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサの如きデータ処理装置
におけるプログラムの異常ループや暴走を検出するため
の検出回路に関する。
におけるプログラムの異常ループや暴走を検出するため
の検出回路に関する。
この種の検出回路としては、一般にウオッチドグタイマ
が良く知られている。
が良く知られている。
これは第3図の如く、例えばマイクロプロセッサ1に対
してカウンタ2を設け、所定周期毎にとのカウンタ2を
クリアするものである。すなわち、カウンタ2には所定
のクロックパルスを入力してこれを計数させ、マイクロ
プロセッサ1からは一定周期でカウンタ2をクリアする
ためのクリア信号をそのソフトウェアにより送出させる
。その結果、マイクロプロセッサ1がプログラムを正常
に実行している限りは、カウンタ2に一定周期でクリア
信号が与えられるため、これがオーバ7四−することは
ない。しかし、マイクロプロセッサ1が暴走すると、カ
ウンタ2は一定時間経過してもクリアされないためオー
バフ四−する。そこで、このオーバフロー信号をマイク
ロプロセッサ1のリセット端子に入力し、これを停止さ
せるようにする。
してカウンタ2を設け、所定周期毎にとのカウンタ2を
クリアするものである。すなわち、カウンタ2には所定
のクロックパルスを入力してこれを計数させ、マイクロ
プロセッサ1からは一定周期でカウンタ2をクリアする
ためのクリア信号をそのソフトウェアにより送出させる
。その結果、マイクロプロセッサ1がプログラムを正常
に実行している限りは、カウンタ2に一定周期でクリア
信号が与えられるため、これがオーバ7四−することは
ない。しかし、マイクロプロセッサ1が暴走すると、カ
ウンタ2は一定時間経過してもクリアされないためオー
バフ四−する。そこで、このオーバフロー信号をマイク
ロプロセッサ1のリセット端子に入力し、これを停止さ
せるようにする。
しかしながら、このような方式ではカウンタのクリアを
マイクロプロセッサのソフトウェアによって行うように
しているため、そのためのソフトウェアが必要となるだ
けでなく、とれを定周期で起動するためのプログラムが
必要となり、プログラム作成が複雑になると云う問題が
ある。
マイクロプロセッサのソフトウェアによって行うように
しているため、そのためのソフトウェアが必要となるだ
けでなく、とれを定周期で起動するためのプログラムが
必要となり、プログラム作成が複雑になると云う問題が
ある。
したがって、この発明はか−るプログラムを不要にし、
プログラム作成を容易にすることを目的とする。
プログラム作成を容易にすることを目的とする。
所定のプログラムを実行すると\もに、少なくともマル
チプレクサの入力または出力端子を所定の順序で順次選
択するためのマルチプレックス信号(選択信号)を出力
するプロセッサと、クロツクパAスを計数しオーバフロ
ーによってとのプロセッサを停止させるためのリセット
信号を出力するカウンタと、プロセッサから出力される
マルチプレックス信号の変化状態を検出する検出手段と
を設け、このマルチプレックス信号が所定の変化をして
いる限りは上記カウンタをクリアする。
チプレクサの入力または出力端子を所定の順序で順次選
択するためのマルチプレックス信号(選択信号)を出力
するプロセッサと、クロツクパAスを計数しオーバフロ
ーによってとのプロセッサを停止させるためのリセット
信号を出力するカウンタと、プロセッサから出力される
マルチプレックス信号の変化状態を検出する検出手段と
を設け、このマルチプレックス信号が所定の変化をして
いる限りは上記カウンタをクリアする。
データの人、出力のために通常設けられるマルチプレク
サには、プロセッサから一定順序の選択信号が与えられ
ることに着目し、上記検出手段によってマルチプレクサ
選択信号が所定の順序で変化しているか否かを検出し、
所定の順序ならば上記カウンタをクリアし、所定の順序
でないときは上記カウンタをオーバフローさせる。
サには、プロセッサから一定順序の選択信号が与えられ
ることに着目し、上記検出手段によってマルチプレクサ
選択信号が所定の順序で変化しているか否かを検出し、
所定の順序ならば上記カウンタをクリアし、所定の順序
でないときは上記カウンタをオーバフローさせる。
第1図はこの発明の実施9gヲ示す構成図である。
同図において、1は例えばマイクロプロセッサ、2はカ
ウンタ、3は検出回路、4はマルチプレクサ、5はディ
ジタル/アナログCD/A )変換器である。
ウンタ、3は検出回路、4はマルチプレクサ、5はディ
ジタル/アナログCD/A )変換器である。
これはマルチプレクサ4およびD/A変換器5を用いて
アナログ出力を行う場合のマイクロプロセッサシステム
の例であり、どのアナログ出力を選択するかはマイクロ
プロセッサ1から与えられるマルチプレックス信号によ
って決定される。こ\で、例えば8点のアナログ出力を
マルチプレックスする場合を考えると、アナログ出力A
Oiとマルチプレクス信号MO+ Ml m M2との
関係を例えば次のように表わすことができる。なお、こ
のマルチプレックス信号M、) 、 Ml 、 M2は
、通常はマイクロプロセッサ1のソフトウェアによって
出力される。
アナログ出力を行う場合のマイクロプロセッサシステム
の例であり、どのアナログ出力を選択するかはマイクロ
プロセッサ1から与えられるマルチプレックス信号によ
って決定される。こ\で、例えば8点のアナログ出力を
マルチプレックスする場合を考えると、アナログ出力A
Oiとマルチプレクス信号MO+ Ml m M2との
関係を例えば次のように表わすことができる。なお、こ
のマルチプレックス信号M、) 、 Ml 、 M2は
、通常はマイクロプロセッサ1のソフトウェアによって
出力される。
アナログ出力 マルチプレックス信号M2
MI M。
MI M。
AOl −一→ 0 0 0AO2−−→
001 AO3−一→ 010 AO4−一→ 01l A05 −m−→ 1 0 0人06
−一→ 101 AO7−−→ 1 1 0 AO8−一→ 111 一般に、D/A変換は常時性われるので、AOlからA
O8までD/A変換する場合、マイクロプロセッサはA
OIからAO8まで順番に変換し、これが終ると再びA
OIからAO8までをD/λ変換して行く。
001 AO3−一→ 010 AO4−一→ 01l A05 −m−→ 1 0 0人06
−一→ 101 AO7−−→ 1 1 0 AO8−一→ 111 一般に、D/A変換は常時性われるので、AOlからA
O8までD/A変換する場合、マイクロプロセッサはA
OIからAO8まで順番に変換し、これが終ると再びA
OIからAO8までをD/λ変換して行く。
と\で、例えばMoに着目すると、これは常に0.1の
変化をしていることがわかる。つまり、マイクロプロセ
ッサ1が正常に動作していればMoは頻繁に0,1の変
化を繰り返すことになる。
変化をしていることがわかる。つまり、マイクロプロセ
ッサ1が正常に動作していればMoは頻繁に0,1の変
化を繰り返すことになる。
そこで、実施例ではこの変化を検出回路3でつかまえ、
これによってカウンタ2t−クリアするように−j−れ
ば、マイクロプロセッサ1にリセットが掛かるのを防止
するととができる。
これによってカウンタ2t−クリアするように−j−れ
ば、マイクロプロセッサ1にリセットが掛かるのを防止
するととができる。
一方、マイクロプロセッサのプログラムが暴走すると、
マルチプレックス信号が正常に出力される可能性は小さ
くなる。即ち、MOに着目すると0.1の変化が停止す
ることが考えられる。そして、この場合はカウンタ2が
オーバフローすることが考えられ、これによりマイクロ
プロセッサlにリセットが掛かつて停止することになる
。
マルチプレックス信号が正常に出力される可能性は小さ
くなる。即ち、MOに着目すると0.1の変化が停止す
ることが考えられる。そして、この場合はカウンタ2が
オーバフローすることが考えられ、これによりマイクロ
プロセッサlにリセットが掛かつて停止することになる
。
なお、0.1変化を検出する検出回路3は、論理回路を
組み合わせて適宜に作成することができる。また、上記
では出力MOについて着目したが、出力M1またはM2
に着目するようにしても良い。
組み合わせて適宜に作成することができる。また、上記
では出力MOについて着目したが、出力M1またはM2
に着目するようにしても良い。
また、この発明はマイクロプロセッサだけでなく、他の
データ処理装置(プロセッサ)にも適用可能であること
は云う迄もない。
データ処理装置(プロセッサ)にも適用可能であること
は云う迄もない。
第2図はこの発明の他の実施例を示す構成図である0
これは、第1図のA/D変換器5のかわりにディジタル
/アナログ(D/A )変換器6t−設け、アナログデ
ータを入力できるようにした点を除けば第1図と同様な
ので、詳しい説明は省略する。
/アナログ(D/A )変換器6t−設け、アナログデ
ータを入力できるようにした点を除けば第1図と同様な
ので、詳しい説明は省略する。
この発明によれば、プロセッサ(プログラム)の暴走を
ハードウェアで検出するようにしたので、そのためのソ
フトウェアが不要となり、ソフトウェアの負担が軽減さ
れる利点がもたらされる。
ハードウェアで検出するようにしたので、そのためのソ
フトウェアが不要となり、ソフトウェアの負担が軽減さ
れる利点がもたらされる。
第1図はこの発明の実施例を示す構成図、第2図はこの
発明の他の実施例を示す構成図、第3図は一般的なウオ
ッチドグタイマを説明するためのブロック図である。 符号説明 1・・・・・・マイクロプロセッサ、2・・・・・・カ
ウンタ、3・・・・・・検出回路、4・・・・・・マル
チプレクサ、5・・・・・・D/A変換器、6・・・・
・・A/D変換器。
発明の他の実施例を示す構成図、第3図は一般的なウオ
ッチドグタイマを説明するためのブロック図である。 符号説明 1・・・・・・マイクロプロセッサ、2・・・・・・カ
ウンタ、3・・・・・・検出回路、4・・・・・・マル
チプレクサ、5・・・・・・D/A変換器、6・・・・
・・A/D変換器。
Claims (1)
- 【特許請求の範囲】 所定のプログラムを実行するとゝもに、少なくともマル
チプレクサの入力または出力端子を所定の順序で順次選
択するためのマルチプレックス信号を出力するプロセッ
サと、 クロックパルスを計数しオーバフローによつて該プロセ
ッサを停止させるためのリセット信号を出力するカウン
タと、 前記プロセッサから出力されるマルチプレックス信号の
変化状態を検出する検出手段と、 を備え、該マルチプレックス信号が所定の変化をしてい
るときは前記カウンタをクリアし、所定の変化をしない
ときは前記カウンタをオーバフローさせることを特徴と
するプロセッサの暴走検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61224753A JPS6380342A (ja) | 1986-09-25 | 1986-09-25 | プロセツサの暴走検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61224753A JPS6380342A (ja) | 1986-09-25 | 1986-09-25 | プロセツサの暴走検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6380342A true JPS6380342A (ja) | 1988-04-11 |
Family
ID=16818698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61224753A Pending JPS6380342A (ja) | 1986-09-25 | 1986-09-25 | プロセツサの暴走検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6380342A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4850248B2 (ja) * | 2005-07-20 | 2012-01-11 | ザ ホンコン ポリテクニック ユニヴァーシティー | 磁気レオロジーダンパーおよびその使用 |
-
1986
- 1986-09-25 JP JP61224753A patent/JPS6380342A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4850248B2 (ja) * | 2005-07-20 | 2012-01-11 | ザ ホンコン ポリテクニック ユニヴァーシティー | 磁気レオロジーダンパーおよびその使用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1095174A (en) | Digital computer monitoring and restart circuit | |
JPS6380342A (ja) | プロセツサの暴走検出回路 | |
JP2002099434A (ja) | 制御装置 | |
JPS6115239A (ja) | プロセツサ診断方式 | |
JP2944543B2 (ja) | 割込み制御装置 | |
JPH05257748A (ja) | マイクロプロセッサ装置 | |
JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
JPH05204867A (ja) | 対称型マルチプロセッサシステムにおけるタイマ割込み制御方式 | |
JPS632922Y2 (ja) | ||
JP2979553B2 (ja) | 障害診断方式 | |
JPS6175436A (ja) | マイクロプログラム制御装置 | |
JP2001202264A (ja) | マルチプロセッサシステム及び各プロセッサの診断方法 | |
JPH02259845A (ja) | プロセッサ | |
JPS642981B2 (ja) | ||
JPS6327930A (ja) | 割込制御回路 | |
JPS6310248A (ja) | マイクロプロセツサの異常状態検出方式 | |
JPS62216048A (ja) | プロセツサの暴走検出方式 | |
JPH01162945A (ja) | 情報処理装置 | |
JPS61226845A (ja) | ウオツチドツグタイマ | |
JPH05233576A (ja) | 二重システム | |
JPH01290041A (ja) | 割込み制御回路 | |
JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
JPH02101540A (ja) | Cpuの暴走検知方式 | |
JPH0498540A (ja) | プロセッサ負荷監視方式 | |
JPS60183647A (ja) | ウオツチドツグタイマ |