JPS6373775A - デジタルビデオ信号処理回路 - Google Patents
デジタルビデオ信号処理回路Info
- Publication number
- JPS6373775A JPS6373775A JP61217840A JP21784086A JPS6373775A JP S6373775 A JPS6373775 A JP S6373775A JP 61217840 A JP61217840 A JP 61217840A JP 21784086 A JP21784086 A JP 21784086A JP S6373775 A JPS6373775 A JP S6373775A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital video
- limiter
- obtaining
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims abstract description 30
- 239000000284 extract Substances 0.000 claims 4
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタルビデオ信号処理回路に係り、特にＶＴ
Ｒ等においてデジタル化されたビデオ信号のアパーチャ
補正又は画質補正を行なう処理回路に関する。
Ｒ等においてデジタル化されたビデオ信号のアパーチャ
補正又は画質補正を行なう処理回路に関する。
従来の技術
テレビジョンカメラやブラウン管は電子ビーム走査によ
って画面を検出したり構成したりしているが、この電子
ビームは大きさが有限であるために、画像における明暗
の鋭い変化は所謂ぼかされて出力される。このボケを補
正するために、従来アパーチャ補正が行なわれる。
って画面を検出したり構成したりしているが、この電子
ビームは大きさが有限であるために、画像における明暗
の鋭い変化は所謂ぼかされて出力される。このボケを補
正するために、従来アパーチャ補正が行なわれる。
又、家庭用ＶＴＲ等では輝度信号帯域が放送信号帯域よ
り狭いため、画像の鮮明度を増す目的でエンハンスが行
なわれる。
り狭いため、画像の鮮明度を増す目的でエンハンスが行
なわれる。
第６図は従来のアパーチャ補正回路の一例（ディレィラ
インを１個使用）のブロック系統図を示す。同図におい
て、端子１に入来したビデオ信号Ｓ（第７図（４））は
バッファ２、整合抵抗３を介してディレィライン４に供
給され、τ遅延されて信号Ｕ（同図（Ｃ））とされる。
インを１個使用）のブロック系統図を示す。同図におい
て、端子１に入来したビデオ信号Ｓ（第７図（４））は
バッファ２、整合抵抗３を介してディレィライン４に供
給され、τ遅延されて信号Ｕ（同図（Ｃ））とされる。
この場合、ディレィライン４の出力側に整合抵抗がない
と信号はこの出力側で反射を起して入力側に戻され、入
力側信号と合成されて信号ｔ（同図（Ｂ））とされる。
と信号はこの出力側で反射を起して入力側に戻され、入
力側信号と合成されて信号ｔ（同図（Ｂ））とされる。
信号ｔは、信号Ｓと信号Ｓを２τ遅延した信号との和の
波形をなす。信号Ｕは減口器５に供給されて信号ｔを減
口されて信号■（同図（Ｄ））とされる。信号Ｕと信号
Ｖとは加算器６にて加算されてアパーチャ補正信号Ｗ（
同図（Ｅ））とされ、端子７より取出される。
波形をなす。信号Ｕは減口器５に供給されて信号ｔを減
口されて信号■（同図（Ｄ））とされる。信号Ｕと信号
Ｖとは加算器６にて加算されてアパーチャ補正信号Ｗ（
同図（Ｅ））とされ、端子７より取出される。
第８図は従来回路の他の例（ディレィラインを２個使用
）のブロック系統図を示す。同図において、端子１に入
来したビデオ信号はバッファ２、整合抵抗３１にて信号
ｍ（第９図（４））とされ、遅延時間τのディレィライ
ン４Ｉにて信号ｎ（同図（Ｂ））とされて更に同じ遅延
時間τのディレィライン４２にて信号Ｏ（同図（Ｃ））
とされる。
）のブロック系統図を示す。同図において、端子１に入
来したビデオ信号はバッファ２、整合抵抗３１にて信号
ｍ（第９図（４））とされ、遅延時間τのディレィライ
ン４Ｉにて信号ｎ（同図（Ｂ））とされて更に同じ遅延
時間τのディレィライン４２にて信号Ｏ（同図（Ｃ））
とされる。
信号０と信号ｍとは加算器８にて加算された後１／２レ
ベル回路９にてレベルを１／２にされて信号ｐ（同図（
Ｄ））とされ、減算湿１０にて信号ｎを減算されて信号
ｑ（同図（Ｅ））とされる。
ベル回路９にてレベルを１／２にされて信号ｐ（同図（
Ｄ））とされ、減算湿１０にて信号ｎを減算されて信号
ｑ（同図（Ｅ））とされる。
信号ｑと信号ｎとは加算器１１にて加算されてアパーチ
ャ補正信号ｒ（同図（Ｆ））とされ、端子７より取出さ
れる。
ャ補正信号ｒ（同図（Ｆ））とされ、端子７より取出さ
れる。
ところで、上記各従来回路は単に周波数特性の高域を強
調しているだけであるので、高域のノイズ成分が増加す
る問題点がある。そこで、これらの回路にこのノイズ成
分を抑圧するノイズ抑圧回路を設けた回路が従来知られ
ている。
調しているだけであるので、高域のノイズ成分が増加す
る問題点がある。そこで、これらの回路にこのノイズ成
分を抑圧するノイズ抑圧回路を設けた回路が従来知られ
ている。
第１０図は第６図示の回路に対応する従来回路で、減衰
器５と加算器６との間にノイズ抑圧回路１２が設けられ
ており、ノイズ成分を抑圧された信号Ｗ′を得る。一方
、第１１図は第８図示の回路に対応する従来回路で、減
算器１０と加口器１１との間にノイズ抑圧回路１２が設
けられており、ノイズ成分を抑圧された信号ｒ′を得る
。
器５と加算器６との間にノイズ抑圧回路１２が設けられ
ており、ノイズ成分を抑圧された信号Ｗ′を得る。一方
、第１１図は第８図示の回路に対応する従来回路で、減
算器１０と加口器１１との間にノイズ抑圧回路１２が設
けられており、ノイズ成分を抑圧された信号ｒ′を得る
。
以上第６図、第８図、第１０図、第１１図に示す従来回
路はアナログビデオ信号に対応した回路であるが、第８
図、第１１図示の回路はデジタルビデオ信号にも対応し
得る。
路はアナログビデオ信号に対応した回路であるが、第８
図、第１１図示の回路はデジタルビデオ信号にも対応し
得る。
発明が解決しようとする問題点
上記第１０図及び第１１図に示す従来回路はノイズ抑圧
回路１２におけるノイズ抑圧レベルの設定が困難であり
、例えば、ノイズ抑圧レベルが小さ過ぎる場合は第１２
図（４）に丞すようにノイズ成分が増加してしまい、一
方、ノイズ抑圧レベルが大き過ぎる場合は同図（Ｂ）に
示すように小振幅エツジＥ１は強調されず、大振幅エツ
ジＥ２だけが強調される問題点があった。
回路１２におけるノイズ抑圧レベルの設定が困難であり
、例えば、ノイズ抑圧レベルが小さ過ぎる場合は第１２
図（４）に丞すようにノイズ成分が増加してしまい、一
方、ノイズ抑圧レベルが大き過ぎる場合は同図（Ｂ）に
示すように小振幅エツジＥ１は強調されず、大振幅エツ
ジＥ２だけが強調される問題点があった。
本発明は、ノイズ抑圧回路のノイズ抑圧レベルを十分大
に設定し得、ノイズの振幅が殆ど大にならないアパーチ
ャ補正又は画質補正信号を１７ることかできるデジタル
ビデオ信号処理回路を提供することを目的とする。
に設定し得、ノイズの振幅が殆ど大にならないアパーチ
ャ補正又は画質補正信号を１７ることかできるデジタル
ビデオ信号処理回路を提供することを目的とする。
問題点を解決するための手段
第１図において、遅延回路２１＋ 、２１２ 、加算器
２７．２９，３０．乗算器２８＋ 、２８２は入力デジ
タルビデオ信号を所定遅延時間遅延させてかつ該入力デ
ジタルビデオ信号の高域を強調させた第１の信号と、該
入力デジタルビデオ信号を該所定時間遅延させてかつ該
入力デジタルビデオ信号の高域成分を取出した第２の信
号と、該入力デジタルビデオ信号を該所定遅延時間の２
倍の遅延時間遅延させた第３の信号とを得る遅延手段、
コンパレータ２２．スイッチＳ＋ 、Ｓ２は上記入力デ
ジタルビデオ信号データと上記第３の信号データとをレ
ベル比較してレベルの大きい方の信号データを選択して
取出す一方、レベルの小さい方の信号データを選択して
取出す選択手段、リミッタ２４は選択手段によって選択
された該レベルの大きい方の信号データをリミッタレベ
ルとして上記第１の信号データをリミットする第１の制
限手段、リミッタ２５は選択手段によって選択された上
記レベルの小さい方の信号データをリミッタレベルとし
てリミッタ２４の出力信号データをリミットする第２の
制限手段、ノイズ抑圧回路３１は上記第２の信号のノイ
ズ抑圧を行なうノイズ抑圧手段、加算器３２は該ノイズ
抑圧手段の出力とリミッタ２５の出力とを加算する加算
手段の各−実施例である。
２７．２９，３０．乗算器２８＋ 、２８２は入力デジ
タルビデオ信号を所定遅延時間遅延させてかつ該入力デ
ジタルビデオ信号の高域を強調させた第１の信号と、該
入力デジタルビデオ信号を該所定時間遅延させてかつ該
入力デジタルビデオ信号の高域成分を取出した第２の信
号と、該入力デジタルビデオ信号を該所定遅延時間の２
倍の遅延時間遅延させた第３の信号とを得る遅延手段、
コンパレータ２２．スイッチＳ＋ 、Ｓ２は上記入力デ
ジタルビデオ信号データと上記第３の信号データとをレ
ベル比較してレベルの大きい方の信号データを選択して
取出す一方、レベルの小さい方の信号データを選択して
取出す選択手段、リミッタ２４は選択手段によって選択
された該レベルの大きい方の信号データをリミッタレベ
ルとして上記第１の信号データをリミットする第１の制
限手段、リミッタ２５は選択手段によって選択された上
記レベルの小さい方の信号データをリミッタレベルとし
てリミッタ２４の出力信号データをリミットする第２の
制限手段、ノイズ抑圧回路３１は上記第２の信号のノイ
ズ抑圧を行なうノイズ抑圧手段、加算器３２は該ノイズ
抑圧手段の出力とリミッタ２５の出力とを加算する加算
手段の各−実施例である。
作用
リミッタ２４にてスイッチＳ１により選択出力される信
号Ｃ（第２図（Ｃ））をリミッタレベルとして高域強調
フィルタの出力信号ｅ（同図（Ｅ））をリミットし、リ
ミッタ２５にてスイッチＳ２により選択出力される信号
ｄ（同図（Ｄ））をリミッタレベルとしてリミッタ２４
の出力信号ｆ（同図（Ｆ））をリミットして信号Ｑ（同
図（Ｇ））を得、高域フィルタの出力信号ｈ（同図（Ｈ
））をノイズ抑圧した信号ｉ（同図（Ｉ））と信号Ｑと
を加算することにより、ノイズ抑圧回路のノイズ抑圧レ
ベルを十分大に設定し得、ノイズの振幅が殆ど大になら
ない補正信号を得ることができる。
号Ｃ（第２図（Ｃ））をリミッタレベルとして高域強調
フィルタの出力信号ｅ（同図（Ｅ））をリミットし、リ
ミッタ２５にてスイッチＳ２により選択出力される信号
ｄ（同図（Ｄ））をリミッタレベルとしてリミッタ２４
の出力信号ｆ（同図（Ｆ））をリミットして信号Ｑ（同
図（Ｇ））を得、高域フィルタの出力信号ｈ（同図（Ｈ
））をノイズ抑圧した信号ｉ（同図（Ｉ））と信号Ｑと
を加算することにより、ノイズ抑圧回路のノイズ抑圧レ
ベルを十分大に設定し得、ノイズの振幅が殆ど大になら
ない補正信号を得ることができる。
実施例
第１図は本発明回路の第１実施例のブロック系統図を示
す。以下、扱うビデオ信号はデジタルビデオ信号である
が、デジタルビデオ信号であると波形がわからないので
、仮にアナログビデオ信号の波形で表記することにする
。端子２０に入来したビデオ信号ａ（第２図（４））は
遅延時間Δｔの遅延回路２１１，２１２にて時間２Δを
遅延されて信号ｂ（同図（Ｂ））とされてコンパレータ
２２に供給される一方、そのままコンパレータ２２に供
給される。コンパレータ２２にて信号ａ。
す。以下、扱うビデオ信号はデジタルビデオ信号である
が、デジタルビデオ信号であると波形がわからないので
、仮にアナログビデオ信号の波形で表記することにする
。端子２０に入来したビデオ信号ａ（第２図（４））は
遅延時間Δｔの遅延回路２１１，２１２にて時間２Δを
遅延されて信号ｂ（同図（Ｂ））とされてコンパレータ
２２に供給される一方、そのままコンパレータ２２に供
給される。コンパレータ２２にて信号ａ。
ｂの各データについてレベルが比較され、信号ａ。
ｂのレベルの大きい方の信号データを選択するようにス
イッチＳ＋の端子４２口を切換える一方、信号ａ、ｂの
レベルの小さい方の信号データを選択するようにスイッ
チ＄２の端子ハ、二を切換える。これにより、スイッチ
Ｓ１からは信号Ｃ（同図（Ｃ））のデータ、スイッチＳ
２からは信号ｄ（同図（Ｄ））のデータが夫々取出され
る。
イッチＳ＋の端子４２口を切換える一方、信号ａ、ｂの
レベルの小さい方の信号データを選択するようにスイッ
チ＄２の端子ハ、二を切換える。これにより、スイッチ
Ｓ１からは信号Ｃ（同図（Ｃ））のデータ、スイッチＳ
２からは信号ｄ（同図（Ｄ））のデータが夫々取出され
る。
一方、入力信号ａと遅延回路２１２の出力すとは加算器
２７にて加算された後、係数に＋ｘ−〇、５の乗算器２
８１にて係数に１を乗算される。
２７にて加算された後、係数に＋ｘ−〇、５の乗算器２
８１にて係数に１を乗算される。
又、遅延回路２１＋の出力は係数に２−２の乗算器２８
２にて係数に２を乗算され、乗ｎ 器２８ ＋の出力と
加算器２９にて加算され、信号Ｃ（同図（Ｅ））とされ
る。更に、遅延回路２１１の出力は加算器３０にて乗算
器２８１の出力と加算され、信号ｈ（同図（Ｈ））とさ
れる。
２にて係数に２を乗算され、乗ｎ 器２８ ＋の出力と
加算器２９にて加算され、信号Ｃ（同図（Ｅ））とされ
る。更に、遅延回路２１１の出力は加算器３０にて乗算
器２８１の出力と加算され、信号ｈ（同図（Ｈ））とさ
れる。
なお、遅延回路２１＋ 、２１２、加算器２７゜３０、
乗算器２８１にて高域フィルタが構成されており、遅延
回路２１＋ 、２１２ 、加算器２７゜２９、乗算器２
８２にて高域強調フィルタが構成サレテオリ、遅ＩＥ回
ｍ ２１ ｔ 、 ２１２ ハ上記１ａＶｊ。
乗算器２８１にて高域フィルタが構成されており、遅延
回路２１＋ 、２１２ 、加算器２７゜２９、乗算器２
８２にて高域強調フィルタが構成サレテオリ、遅ＩＥ回
ｍ ２１ ｔ 、 ２１２ ハ上記１ａＶｊ。
フィルタ及び高域強調フィルタで共用されている。
信号ｃ、ｅはリミッタ２４に供給され、ここで、信号ｅ
のデータは信号Ｃのデータをリミッタレベルとしてリミ
ットされ、特に上側リンギングを除去された信号ｆ（同
図（Ｆ））とされる一方、信号ｆ、ｄのデータはリミッ
タ２５に供給され、ここで、信号ｆのデータは信号ｄの
データをリミッタレベルとしてリミットされ、特に下側
リンギングを除去された信号ｇ（同図（Ｇ））とされる
。
のデータは信号Ｃのデータをリミッタレベルとしてリミ
ットされ、特に上側リンギングを除去された信号ｆ（同
図（Ｆ））とされる一方、信号ｆ、ｄのデータはリミッ
タ２５に供給され、ここで、信号ｆのデータは信号ｄの
データをリミッタレベルとしてリミットされ、特に下側
リンギングを除去された信号ｇ（同図（Ｇ））とされる
。
信号ｑは立上り及び立下りが急峻であり、しかも、その
エツジ部分において上側及び下側リンギングが除去され
ている。つまり、信号ｑは信号ａの立上り及び立下りが
急峻になった信号である。
エツジ部分において上側及び下側リンギングが除去され
ている。つまり、信号ｑは信号ａの立上り及び立下りが
急峻になった信号である。
又、信号ｈ（同図（Ｈ））は第３図示の構成のノイズ抑
圧回路３１に供給され、ここで大振幅エツジ成分の信号
１（同図（■））とされる。第３図において、コンパレ
ータ３１ａは入力信号りとノイズ抑圧レベルデータとを
比較して信号りが大（小）であればスイッチＳ Ｗ ＋
を下（上）側に接続する動作を行なう構成とされており
、コンパレータ３１ｂはスイッチＳＷ １の出力信号と
ノイズ抑圧レベルデータとを比較してスイッチＳＷ ｌ
の出力信号が小（大）であればスイッチＳ Ｗ ２を下
（上）側に接続する動作を行なう構成とされている。こ
れにより、信号りは大振幅エツジ成分のみを取出されて
信号１とされる。
圧回路３１に供給され、ここで大振幅エツジ成分の信号
１（同図（■））とされる。第３図において、コンパレ
ータ３１ａは入力信号りとノイズ抑圧レベルデータとを
比較して信号りが大（小）であればスイッチＳ Ｗ ＋
を下（上）側に接続する動作を行なう構成とされており
、コンパレータ３１ｂはスイッチＳＷ １の出力信号と
ノイズ抑圧レベルデータとを比較してスイッチＳＷ ｌ
の出力信号が小（大）であればスイッチＳ Ｗ ２を下
（上）側に接続する動作を行なう構成とされている。こ
れにより、信号りは大振幅エツジ成分のみを取出されて
信号１とされる。
信号ｇ（同図（Ｇ））と信号ｉ（同図（■））は加算器
３２にて加算され、立上りエツジ及び立下りエツジが強
調された信号ｊ（同図（Ｊ））とされ、アパーチャ補正
信号として端子２６より取出される。この場合、信号Ｑ
（第２図（Ｇ））の波形は傾斜が急峻で小振幅エツジの
強調を終えた波形である故、ノイズ抑圧回路３１のノイ
ズ抑圧レベルを従来回路よりも大にしても従来回路の如
き不都合を生じることはなく、結果として、ノイズ抑圧
レベルを十分大にして小振幅レベル及び大振幅レベルの
両方を強調し得る。
３２にて加算され、立上りエツジ及び立下りエツジが強
調された信号ｊ（同図（Ｊ））とされ、アパーチャ補正
信号として端子２６より取出される。この場合、信号Ｑ
（第２図（Ｇ））の波形は傾斜が急峻で小振幅エツジの
強調を終えた波形である故、ノイズ抑圧回路３１のノイ
ズ抑圧レベルを従来回路よりも大にしても従来回路の如
き不都合を生じることはなく、結果として、ノイズ抑圧
レベルを十分大にして小振幅レベル及び大振幅レベルの
両方を強調し得る。
ところで、ノイズを重畳された入力信号ａ′（第４図（
４））が入来した場合、従来回路の出力信号は同図（Ｂ
）に示す如くノイズが大きく強調されるが、リミッタ２
５の出力信号Ｑ′は同図（Ｃ）に示す如くノイズ成分の
振幅は殆ど大きくならず、立上り及び立下りエツジを強
調された信号とされる。この場合、リミッタ２４．２５
の各リミッタレベルに用いる信号のＳＮ比は入力信号の
ＳＮ比と同じであるため、入力信号にノイズが重畳され
ていても平坦部におけるＳＮ比は劣化することはない。
４））が入来した場合、従来回路の出力信号は同図（Ｂ
）に示す如くノイズが大きく強調されるが、リミッタ２
５の出力信号Ｑ′は同図（Ｃ）に示す如くノイズ成分の
振幅は殆ど大きくならず、立上り及び立下りエツジを強
調された信号とされる。この場合、リミッタ２４．２５
の各リミッタレベルに用いる信号のＳＮ比は入力信号の
ＳＮ比と同じであるため、入力信号にノイズが重畳され
ていても平坦部におけるＳＮ比は劣化することはない。
このように、リミッタ２５の出力信号はノイズ振幅が殆
ど大きくならず、又、ノイズ抑圧回路３１のノイズ抑圧
レベルは従来回路よりも大きくできるのでその出力信号
ｉにはノイズが殆どなく大長幅エツジ成分だけである。
ど大きくならず、又、ノイズ抑圧回路３１のノイズ抑圧
レベルは従来回路よりも大きくできるのでその出力信号
ｉにはノイズが殆どなく大長幅エツジ成分だけである。
従って、出力信号ｊは殆どノイズ振幅が大きくならない
。
。
第５図は本発明回路の第２実施例のブロック系統図を示
し、同図中、第１図と同一構成部分には同一番号を付し
てその説明を省略する。
し、同図中、第１図と同一構成部分には同一番号を付し
てその説明を省略する。
同図において、遅延回路２１３は２Δｔの遅延時間を有
し、入力信号ａを２Δを遅延して信号すとし、コンパレ
ータ２２及びスイッチＳ＋ 、８２に供給する。これは
ファンアウトの問題等により、前記高域強調フィルタや
高域フィルタと、信号すを得る遅延回路とを共用させた
くない場合に用いられる。動作及び効果は第１実施例の
ものと同じであるので、その説明を省略する。
し、入力信号ａを２Δを遅延して信号すとし、コンパレ
ータ２２及びスイッチＳ＋ 、８２に供給する。これは
ファンアウトの問題等により、前記高域強調フィルタや
高域フィルタと、信号すを得る遅延回路とを共用させた
くない場合に用いられる。動作及び効果は第１実施例の
ものと同じであるので、その説明を省略する。
なお、第１図、第５図において、スイッチＳ１・Ｓ２で
選択される信号を前記各実施例とは逆にし、リミッタ２
４で下側リンギングを、リミッタ２５で上側リンギング
を夫々除去するようにしてもよい。
選択される信号を前記各実施例とは逆にし、リミッタ２
４で下側リンギングを、リミッタ２５で上側リンギング
を夫々除去するようにしてもよい。
又、乗専器２Ｅｈ 、２８２の係数に＋、ｋｚは上記実
施例の値に限定されるものではない。
施例の値に限定されるものではない。
更に、高域強調フィルタの段数は２段に限定されるもの
ではない。
ではない。
発明の効果
本発明回路によれば、ノイズ抑圧回路のノイズ抑圧レベ
ルを十分大にし得、この場合、小振幅エツジも大振幅エ
ツジも強調し得、ノイズの概幅が殆ど大にならない補正
信号を得ることができ、又、ＳＮ比を従来装置に比して
高くとり得、ＳＮ比が悪化しないのでその分だけ高域強
調はを従来回路に比して大きく設定し得、又、回路構成
が簡単でＩＣ化し易い等の特長を有する。
ルを十分大にし得、この場合、小振幅エツジも大振幅エ
ツジも強調し得、ノイズの概幅が殆ど大にならない補正
信号を得ることができ、又、ＳＮ比を従来装置に比して
高くとり得、ＳＮ比が悪化しないのでその分だけ高域強
調はを従来回路に比して大きく設定し得、又、回路構成
が簡単でＩＣ化し易い等の特長を有する。
第１図及び第２図は夫々本発明回路の第１実施例のブロ
ック系統図及びその信号波形図、第３図はノイズ抑圧回
路の具体的ブロック系統図、第４図は本発明回路と従来
回路との信号波形を比較する図、第５図は本発明回路の
第２実施例のブロック系統図、第６図及び第７図は夫々
従来回路の一例のブロック系Ｖｔ図及びその信号波形図
、第８図及び第９図は夫々従来回路の他の例のブロック
系統図及びその信号波形図、第１０図及び第１１図はノ
イズ抑圧回路を設けた従来回路の８例のブロック系統図
、第１２図はノイズ抑圧レベルと信号強調との関係を示
す図である。 ２０・・・デジタルビデオ信号入力端子、２１＋〜２１
３・・・遅延回路、２２・・・コンパレータ、２４゜２
５・・・リミッタ、２６・・・出力端子、２７，２９゜
３０．３２−・・加算器、２８＋ 、２８２−乗算器、
３１・・・ノイズ抑圧回路、Ｓ＋ 、８２・・・スイッ
チ。 第２ 図 第２図 第６図 第履０図
ック系統図及びその信号波形図、第３図はノイズ抑圧回
路の具体的ブロック系統図、第４図は本発明回路と従来
回路との信号波形を比較する図、第５図は本発明回路の
第２実施例のブロック系統図、第６図及び第７図は夫々
従来回路の一例のブロック系Ｖｔ図及びその信号波形図
、第８図及び第９図は夫々従来回路の他の例のブロック
系統図及びその信号波形図、第１０図及び第１１図はノ
イズ抑圧回路を設けた従来回路の８例のブロック系統図
、第１２図はノイズ抑圧レベルと信号強調との関係を示
す図である。 ２０・・・デジタルビデオ信号入力端子、２１＋〜２１
３・・・遅延回路、２２・・・コンパレータ、２４゜２
５・・・リミッタ、２６・・・出力端子、２７，２９゜
３０．３２−・・加算器、２８＋ 、２８２−乗算器、
３１・・・ノイズ抑圧回路、Ｓ＋ 、８２・・・スイッ
チ。 第２ 図 第２図 第６図 第履０図
Claims (6)
- （１）入力デジタルビデオ信号を所定遅延時間遅延させ
てかつ該入力デジタルビデオ信号の高域を強調させた第
１の信号と、該入力デジタルビデオ信号を該所定時間遅
延させてかつ該入力デジタルビデオ信号の高域成分を取
出した第２の信号と、該入力デジタルビデオ信号を該所
定遅延時間の２倍の遅延時間遅延させた第３の信号とを
得る遅延手段と、上記入力デジタルビデオ信号データと
上記第３の信号データとをレベル比較してレベルの大き
い方の信号データを選択して取出す一方、レベルの小さ
い方の信号データを選択して取出す選択手段と、該選択
手段によって選択された該レベルの大きい方の信号デー
タをリミッタレベルとして上記第１の信号データをリミ
ットする第１のリミッタと、上記選択手段によって選択
された上記レベルの小さい方の信号データをリミッタレ
ベルとして該第１のリミッタの出力信号データをリミッ
トする第２のリミッタと、上記第２の信号のノイズ抑圧
を行なうノイズ抑圧手段と、該ノイズ抑圧手段の出力と
該第２のリミッタの出力とを加算する加算手段とよりな
ることを特徴とするデジタルビデオ信号処理回路。 - （２）該遅延手段は、該第１の信号を得る高域強調フィ
ルタと該第２の信号を得る高域フィルタとを該第３の信
号を得る遅延回路で共用してなることを特徴とする特許
請求の範囲第１項記載のデジタルビデオ信号処理回路。 - （３）該遅延手段は、該第１の信号を得る高域強調フィ
ルタと該第２の信号を得る高域フィルタとの遅延回路と
、該第３の信号を得る遅延回路とを別々に構成してなる
ことを特徴とする特許請求の範囲第１項記載のデジタル
ビデオ信号処理回路。 - （４）入力デジタルビデオ信号を所定遅延時間遅延させ
てかつ該入力デジタルビデオ信号の高域を強調させた第
１の信号と、該入力デジタルビデオ信号を該所定時間遅
延させてかつ該入力デジタルビデオ信号の高域成分を取
出した第２の信号と、該入力デジタルビデオ信号を該所
定遅延時間の２倍の遅延時間遅延させた第３の信号とを
得る遅延手段と、上記入力デジタルビデオ信号データと
上記第３の信号データとをレベル比較してレベルの大き
い方の信号データを選択して取出す一方、レベルの小さ
い方の信号データを選択して取出す選択手段と、該選択
手段によって選択された該レベルの小さい方の信号デー
タをリミッタレベルとして上記第１の信号データをリミ
ットする第１のリミッタと、上記選択手段によって選択
された上記レベルの大きい方の信号データをリミッタレ
ベルとして該第１のリミッタの出力信号データをリミッ
トする第２のリミッタと、上記第２の信号のノイズ抑圧
を行なうノイズ抑圧手段と、該ノイズ抑圧手段の出力と
該第２のリミッタの出力とを加算する加算手段とよりな
ることを特徴とするデジタルビデオ信号処理回路。 - （５）該遅延手段は、該第１の信号を得る高域強調フィ
ルタと該第２の信号を得る高域フィルタとを該第３の信
号を得る遅延回路で共用してなることを特徴とする特許
請求の範囲第４項記載のデジタルビデオ信号処理回路。 - （６）該遅延手段は、該第１の信号を得る高域強調フィ
ルタと該第２の信号を得る高域フィルタとの遅延回路と
、該第３の信号を得る遅延回路とを別々に構成してなる
ことを特徴とする特許請求の範囲第４項記載のデジタル
ビデオ信号処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217840A JPS6373775A (ja) | 1986-09-16 | 1986-09-16 | デジタルビデオ信号処理回路 |
| EP87308106A EP0260913B1 (en) | 1986-09-16 | 1987-09-14 | Video signal processing circuit |
| DE87308106T DE3786623T2 (de) | 1986-09-16 | 1987-09-14 | Schaltung zur Verarbeitung vom Videosignal. |
| KR1019870010183A KR910008922B1 (ko) | 1986-09-16 | 1987-09-15 | 디지탈 비디오 신호처리 회로 |
| US07/096,997 US4853783A (en) | 1986-09-16 | 1987-09-16 | Video signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217840A JPS6373775A (ja) | 1986-09-16 | 1986-09-16 | デジタルビデオ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373775A true JPS6373775A (ja) | 1988-04-04 |
Family
ID=16710579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217840A Pending JPS6373775A (ja) | 1986-09-16 | 1986-09-16 | デジタルビデオ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373775A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125571A (ja) * | 1988-11-04 | 1990-05-14 | Mitsubishi Electric Corp | ノイズキャンセラー回路 |
| JPH05137026A (ja) * | 1991-10-28 | 1993-06-01 | Samsung Electron Co Ltd | 自動画質補償回路 |
| US5491520A (en) * | 1993-06-24 | 1996-02-13 | Victor Company Of Japan, Ltd. | Contour correcting circuit for sharpening rising and falling edges of video signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838074A (ja) * | 1981-08-28 | 1983-03-05 | Sony Corp | 映像信号の処理回路 |
| JPS58219872A (ja) * | 1982-06-15 | 1983-12-21 | Pioneer Electronic Corp | 輪郭補正回路 |
-
1986
- 1986-09-16 JP JP61217840A patent/JPS6373775A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838074A (ja) * | 1981-08-28 | 1983-03-05 | Sony Corp | 映像信号の処理回路 |
| JPS58219872A (ja) * | 1982-06-15 | 1983-12-21 | Pioneer Electronic Corp | 輪郭補正回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125571A (ja) * | 1988-11-04 | 1990-05-14 | Mitsubishi Electric Corp | ノイズキャンセラー回路 |
| JPH05137026A (ja) * | 1991-10-28 | 1993-06-01 | Samsung Electron Co Ltd | 自動画質補償回路 |
| US5491520A (en) * | 1993-06-24 | 1996-02-13 | Victor Company Of Japan, Ltd. | Contour correcting circuit for sharpening rising and falling edges of video signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467806B2 (ja) | ||
| JPH11514823A (ja) | 鮮鋭度制御 | |
| JPS63121371A (ja) | 映像信号処理装置 | |
| KR910008922B1 (ko) | 디지탈 비디오 신호처리 회로 | |
| JPS6373775A (ja) | デジタルビデオ信号処理回路 | |
| JPH07184085A (ja) | 映像信号処理装置 | |
| JPH0225591B2 (ja) | ||
| JPS6373774A (ja) | デジタルビデオ信号処理回路 | |
| JP2522948Y2 (ja) | 色信号強調回路 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP2575412B2 (ja) | フィールド巡回型ノイズリデューサ | |
| JP2590812B2 (ja) | 輪郭補償回路 | |
| JP2597965B2 (ja) | ノイズ軽減回路 | |
| JPH0528948B2 (ja) | ||
| JP2555799B2 (ja) | 画質改善装置 | |
| JP3385646B2 (ja) | 画像処理回路 | |
| JPS60829B2 (ja) | 雑音除去回路 | |
| JPH04319872A (ja) | 画質改善装置 | |
| JPS61141294A (ja) | デジタルテレビジヨン回路 | |
| JPH04189074A (ja) | エッジ補正回路 | |
| JPH11196295A (ja) | ノイズ低減回路 | |
| JPH03102973A (ja) | ビデオ信号の画質改善装置 | |
| JPH04288782A (ja) | 画質改善装置 | |
| JPH02246582A (ja) | 映像信号の輪郭補正回路 | |
| JPH0483477A (ja) | 輪郭強調回路 |