JPS636932A - スタツフ制御回路 - Google Patents
スタツフ制御回路Info
- Publication number
- JPS636932A JPS636932A JP61150329A JP15032986A JPS636932A JP S636932 A JPS636932 A JP S636932A JP 61150329 A JP61150329 A JP 61150329A JP 15032986 A JP15032986 A JP 15032986A JP S636932 A JPS636932 A JP S636932A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- counter
- value
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001605 fetal effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタッフ制御回路において、入力するクロックに対応し
て初期値から“オール１”までカウントした時、外部よ
りの設定値をロードしてこの値からカウントして再び“
オール１′をカウントした時、初期値からカウントアツ
プさせる様にカウンタを動作させて回路規模の削減を図
ったものである。
て初期値から“オール１”までカウントした時、外部よ
りの設定値をロードしてこの値からカウントして再び“
オール１′をカウントした時、初期値からカウントアツ
プさせる様にカウンタを動作させて回路規模の削減を図
ったものである。
本発明はディジタル信号をスタッフ同期で同期化する際
に使用するスタッフ制御回路の改良に関するものである
。
に使用するスタッフ制御回路の改良に関するものである
。
一般に、多重化しようとする低次群信号はそれぞれ異な
った装置から発生される為に伝送速度は完全には一敗せ
ず、これを−敗させる方法の一つにスタッフ同期がある
。
った装置から発生される為に伝送速度は完全には一敗せ
ず、これを−敗させる方法の一つにスタッフ同期がある
。
これは、どの低次群信号よりも僅かに早い速度の共通り
ロックを用いて同一速度に変換する方法であり、両者の
差分はスタッフパルスをフレーム上の決められた位置に
挿入することにより埋め合わされる。尚、スタッフパル
スの有無を示す為、例えば各フレーム毎にスタッフ制御
パルスが配置される。
ロックを用いて同一速度に変換する方法であり、両者の
差分はスタッフパルスをフレーム上の決められた位置に
挿入することにより埋め合わされる。尚、スタッフパル
スの有無を示す為、例えば各フレーム毎にスタッフ制御
パルスが配置される。
受信部では挿入されたスタッフパルスを除去するので低
次群信号は力抜は状態となるが、この信号を位相同期回
路を通す事により元の低次群信号が得られる。
次群信号は力抜は状態となるが、この信号を位相同期回
路を通す事により元の低次群信号が得られる。
尚、スタッフパルスを除去する度に瞬時位相にして２π
ラジアンのスタッフジッタが発生するが、このジッタに
含まれる高周波と低周波の成分のうち前者は上記の位相
同期回路で除去されるが、後者は素通りして抑圧するこ
とができないが、これの大小はスタッフ率に依存するの
で所定の値以下になる様なスタッフ率を例えばシュミレ
ーションで決める。
ラジアンのスタッフジッタが発生するが、このジッタに
含まれる高周波と低周波の成分のうち前者は上記の位相
同期回路で除去されるが、後者は素通りして抑圧するこ
とができないが、これの大小はスタッフ率に依存するの
で所定の値以下になる様なスタッフ率を例えばシュミレ
ーションで決める。
第６図はスタッフ多重変換装置送信部の動作説明図で、
第６図（ａ）は多重変換装置送信部の概略ブロック図、
第６図（ｂｌは続出クロックと２次群信号のタイムチャ
ートを示す。
第６図（ａ）は多重変換装置送信部の概略ブロック図、
第６図（ｂｌは続出クロックと２次群信号のタイムチャ
ートを示す。
第６図（ｂｌに示す様に、送信部ではスタッフパルスの
挿入は続出クロックの位相をｌビット後方にシフトする
ことにより簡単に行われる。即ち、この続出クロックで
読出された２次群信号の例えばデータＣが２度多重化さ
れて伝送速度が下がり、平均すれば所定の伝送速度（６
，３１２ＭＨｚ）になって１次群・２次群変換部から２
次群・３次群変換部の多重化回路に送られて、例えば４
４．７３６ＭＩ（ｚの３次群信号に変換されるが、この
３次群信号中の前記スタッフ制御パルスが例えば“１”
になる。
挿入は続出クロックの位相をｌビット後方にシフトする
ことにより簡単に行われる。即ち、この続出クロックで
読出された２次群信号の例えばデータＣが２度多重化さ
れて伝送速度が下がり、平均すれば所定の伝送速度（６
，３１２ＭＨｚ）になって１次群・２次群変換部から２
次群・３次群変換部の多重化回路に送られて、例えば４
４．７３６ＭＩ（ｚの３次群信号に変換されるが、この
３次群信号中の前記スタッフ制御パルスが例えば“１”
になる。
ここで、上記のスタッフパルスの挿入、スタッフ制御パ
ルスの状態の制御がスタッフ制御回路からの制御により
行われるが、この回路の規模を小さくすることが要望さ
れている。
ルスの状態の制御がスタッフ制御回路からの制御により
行われるが、この回路の規模を小さくすることが要望さ
れている。
第７図は従来例のブロック図、第８図は第７図のタイム
チャートを示す。尚、第８図の左側の数字は第７図の同
じ数字の部分の波形を示す。
チャートを示す。尚、第８図の左側の数字は第７図の同
じ数字の部分の波形を示す。
以下、スタッフするタイミングとしてカウント値がＯか
ら１７のうち２． ４． ７． ９．１２．１５．１７
の時にスタッフ制御信号を送出する即ち、７／１Ｂスタ
ツフ制御を例にして第８図を参照しながら第７図の動作
を説明する。
ら１７のうち２． ４． ７． ９．１２．１５．１７
の時にスタッフ制御信号を送出する即ち、７／１Ｂスタ
ツフ制御を例にして第８図を参照しながら第７図の動作
を説明する。
先ず、第８図−■に示す様なりロックが４ビツトバイナ
リカウンタ（以下、カウンタと省略する）■に人力する
と、カウンタ１はＯよりカウントアツプして第８図−■
に示す様なカウント値を逐次出力し、カウント値力げオ
ール１”である１５になると第８図−〇に示す様にキャ
リー信号をカウンタ２に加える。そこで、このカウンタ
はＯよりカウントアンプするが、カウンタ１も０に戻っ
て再びカウントアンプを操り返す。
リカウンタ（以下、カウンタと省略する）■に人力する
と、カウンタ１はＯよりカウントアツプして第８図−■
に示す様なカウント値を逐次出力し、カウント値力げオ
ール１”である１５になると第８図−〇に示す様にキャ
リー信号をカウンタ２に加える。そこで、このカウンタ
はＯよりカウントアンプするが、カウンタ１も０に戻っ
て再びカウントアンプを操り返す。
−方、デコーダ３はカウンタ１よりのカウント値を解読
して２． ４． ７． ９．１２．１５の値の時。
して２． ４． ７． ９．１２．１５の値の時。
及びカウンタ１及び２のカウント値が１，１の時（カウ
ント値１７と判断する）に“Ｈ”を出力する（第８図−
■、■１■参照）と共に、第８図−〇に示す様にカウン
ト値１７と判断した時にロード信号をカウンタ１及び２
に加えてＯを出力させて上記の動作を繰り返す。
ント値１７と判断する）に“Ｈ”を出力する（第８図−
■、■１■参照）と共に、第８図−〇に示す様にカウン
ト値１７と判断した時にロード信号をカウンタ１及び２
に加えてＯを出力させて上記の動作を繰り返す。
尚、この回路のベーシックセルの値（ＬＳＩ化する際の
回路規模の大きさを判断する基準の１つで、トランジス
タ４個を使用した回路を１ヘーシソクセルと云い、ＩＯ
Ｃと書く）を求めると、例えばカウンタが２個で約６０
．デコーダが約３０で合計約９０となる。
回路規模の大きさを判断する基準の１つで、トランジス
タ４個を使用した回路を１ヘーシソクセルと云い、ＩＯ
Ｃと書く）を求めると、例えばカウンタが２個で約６０
．デコーダが約３０で合計約９０となる。
しかし、ＬＳＩ化の際には１つのパッケージに出来る丈
多くの機能を含めなければならないので、この回路の規
模を小さく、即ちＢＣ値を小さくしなければならないと
云う問題点がある。
多くの機能を含めなければならないので、この回路の規
模を小さく、即ちＢＣ値を小さくしなければならないと
云う問題点がある。
上記の問題点は第１図に示す様に、入力クロックを初期
値より逐次カウントしたカウント値と。
値より逐次カウントしたカウント値と。
該カウント値が“オール１”になった時にキャリー信号
を送出すると共に、ロード信号が入力した時は外部より
の設定値をロードして該設定値より。
を送出すると共に、ロード信号が入力した時は外部より
の設定値をロードして該設定値より。
該ロード信号が入力しない時は該°初期値より該入力ク
ロックをカウントするカウンタ４と、該カウンタの出力
のうち所定のカウント値及び特定のカウント値をそれぞ
れ出力するデコーダ５と、該特定のカウント値により又
は該キャリー信号を用いて該キャリー信号が該ロード信
号として出力されるのを制御するロード信号制御回路６
とから構成された本発明のスタッフ制御回路により解決
される。
ロックをカウントするカウンタ４と、該カウンタの出力
のうち所定のカウント値及び特定のカウント値をそれぞ
れ出力するデコーダ５と、該特定のカウント値により又
は該キャリー信号を用いて該キャリー信号が該ロード信
号として出力されるのを制御するロード信号制御回路６
とから構成された本発明のスタッフ制御回路により解決
される。
本発明は入力するクロックに対応して初期値よりカウン
トアツプするカウント値をカウンタ４よりデコーダ５に
加え、このデコーダは所定カウント値の時だけ“Ｈ”を
出力すると共に、特定カウント値又はキャリー信号をロ
ード信号制御回路６に加えてカウンタ４より最初のキャ
リー信号がこの回路に加えられた時、ロード信号がカウ
ンタ４に加えて設定値をロードさせてこの設定値からカ
ウントアツプさせ、再びキャリー信号が入力した時は初
期値からカウント動作させることにより１つのカウンタ
で２つのカウンタの機能を行わせて回路規模の削減を行
う様にした。
トアツプするカウント値をカウンタ４よりデコーダ５に
加え、このデコーダは所定カウント値の時だけ“Ｈ”を
出力すると共に、特定カウント値又はキャリー信号をロ
ード信号制御回路６に加えてカウンタ４より最初のキャ
リー信号がこの回路に加えられた時、ロード信号がカウ
ンタ４に加えて設定値をロードさせてこの設定値からカ
ウントアツプさせ、再びキャリー信号が入力した時は初
期値からカウント動作させることにより１つのカウンタ
で２つのカウンタの機能を行わせて回路規模の削減を行
う様にした。
第２図は本発明の実施例のブロック図、第３図は第２図
のタイムチャートを示す。尚、第３図の左側の数字は第
２図中の同じ数字の部分の波形図を示す。又、全図を通
じて同一符号は同一対象物を示し、ＪＫ−フリップフロ
ップ６１及びナンド回路６２はロード信号制御回路６の
構成部分である。
のタイムチャートを示す。尚、第３図の左側の数字は第
２図中の同じ数字の部分の波形図を示す。又、全図を通
じて同一符号は同一対象物を示し、ＪＫ−フリップフロ
ップ６１及びナンド回路６２はロード信号制御回路６の
構成部分である。
以下、従来例と同じくカウント値が２． ４． ７゜９
、１２．１５の時にスタッフ制御信号を外部に送出する
として第３図を参照して第２図の動作を説明する。
、１２．１５の時にスタッフ制御信号を外部に送出する
として第３図を参照して第２図の動作を説明する。
先ず、第３図−〇に示す様なりロックがカウンタ４に加
えられると、初期値の０よりカウントアツプするカウン
ト値がデコーダ５に加えられ、第３図−■に示す様に所
定のカウント値２，４，７゜９、１２．１５を検出した
時だけ第３図−〇に示す様にＨ”を出力すると共に、Ｊ
Ｋ−フリップフロップ（以下、 ＪＫ−ＦＦと省略する
）６１は第３図−■に示す様にカウント値１２の入力で
“Ｈ”に１５の入力で′Ｌ″になる。
えられると、初期値の０よりカウントアツプするカウン
ト値がデコーダ５に加えられ、第３図−■に示す様に所
定のカウント値２，４，７゜９、１２．１５を検出した
時だけ第３図−〇に示す様にＨ”を出力すると共に、Ｊ
Ｋ−フリップフロップ（以下、 ＪＫ−ＦＦと省略する
）６１は第３図−■に示す様にカウント値１２の入力で
“Ｈ”に１５の入力で′Ｌ″になる。
一方、カウンタ４はカウント値が“オール１”の１５に
なるとキャリー信号がナンド回路６２に加えられるので
、第３図−■に示す様に“Ｌ″がカウンタ４に加えられ
、外部よりの設定値１４がこのカウンタ４にロードされ
てこの値からカウントアツプし、第３図−■に示す様に
第２回目の１５になるとキャリー信号が再びナンド回路
６２に加えられるが、第３図−■の信号が“Ｌ”のため
にロード信号がカウンタ４に加えられず、カウンタは０
からカウントアツプする。
なるとキャリー信号がナンド回路６２に加えられるので
、第３図−■に示す様に“Ｌ″がカウンタ４に加えられ
、外部よりの設定値１４がこのカウンタ４にロードされ
てこの値からカウントアツプし、第３図−■に示す様に
第２回目の１５になるとキャリー信号が再びナンド回路
６２に加えられるが、第３図−■の信号が“Ｌ”のため
にロード信号がカウンタ４に加えられず、カウンタは０
からカウントアツプする。
即ち、１５．１４．１５と１５を２回カウントすること
により等価的に１７をカウントすることになり、カウン
タが１個減る。又、カウント値が１５までだからデコー
ダ５の回路規模は小となる。
により等価的に１７をカウントすることになり、カウン
タが１個減る。又、カウント値が１５までだからデコー
ダ５の回路規模は小となる。
尚、第２図に示すブロック図のＢＣ値を求めると例えば
カウンタ約３０．デコーダ約１５． ＪＸ−ＦＦ約１５
で合計約６０となり従来例のブロック図よりも回路規模
が削減される。
カウンタ約３０．デコーダ約１５． ＪＸ−ＦＦ約１５
で合計約６０となり従来例のブロック図よりも回路規模
が削減される。
第４図は本発明の別の実施例のブロック図を示すが、Ｊ
Ｋ−ＦＦ ６１の代りにＤ−ＦＦ ７を使用することに
よりＢＣ値が更に４程度低下する。
Ｋ−ＦＦ ６１の代りにＤ−ＦＦ ７を使用することに
よりＢＣ値が更に４程度低下する。
第５図は他の実施例のブロック図を示すが、１３−ＦＦ
８を２分周動作させることにより第２図と同じ同一の動
作をすると共に、デコーダ９とロード信号制御回路とが
分離されるのでこれを別々のパッケージに配置すること
が可能となる。又、ＢＣ値は第４図とほぼ同じである。
８を２分周動作させることにより第２図と同じ同一の動
作をすると共に、デコーダ９とロード信号制御回路とが
分離されるのでこれを別々のパッケージに配置すること
が可能となる。又、ＢＣ値は第４図とほぼ同じである。
以上詳細に説明した様に本発明によれば、回路規模が削
減されると云う効果がある。
減されると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
のタイムチャート・ 第４図は本発明の別の実施例のプロ・ツク図、第５図は
本発明の他の実施例のブロック図、第６図はスタッフ多
重変換装置送信部の動作説明図、 第７図は従来例のブロック図、 第８図は第７図のタイムチャートを示す。 図において、 ４はカウンタ、 ５はデコーダ、 ６はロード信号制御回路、 ７．８はＤタイプフリップフロップを示す。 木製り月／ｌ原１里ブ゛口・フ２［２１第１図 、ネ、全日胎実施９・１ｒ）’Ｏ−１り閉部 ２ 図 第２閉のタイムチャート 第 ３ 図 本発明ｎ別ｎ゛突黛伊１ｎプロ・ソ２図第４ 図 木イしロ相Ａ二力実方缶イ４１カフーロ・・ノ２図閉部
５ 図 λタッフ多ｉｉｆ典製置号×、信告ｐの中力ｒｌダ８月
図亮 ６ 図 １χ来イクＩ／ｌプロ・ソフ図 第 ７図 の タイ４←−ト 第δ 図
のタイムチャート・ 第４図は本発明の別の実施例のプロ・ツク図、第５図は
本発明の他の実施例のブロック図、第６図はスタッフ多
重変換装置送信部の動作説明図、 第７図は従来例のブロック図、 第８図は第７図のタイムチャートを示す。 図において、 ４はカウンタ、 ５はデコーダ、 ６はロード信号制御回路、 ７．８はＤタイプフリップフロップを示す。 木製り月／ｌ原１里ブ゛口・フ２［２１第１図 、ネ、全日胎実施９・１ｒ）’Ｏ−１り閉部 ２ 図 第２閉のタイムチャート 第 ３ 図 本発明ｎ別ｎ゛突黛伊１ｎプロ・ソ２図第４ 図 木イしロ相Ａ二力実方缶イ４１カフーロ・・ノ２図閉部
５ 図 λタッフ多ｉｉｆ典製置号×、信告ｐの中力ｒｌダ８月
図亮 ６ 図 １χ来イクＩ／ｌプロ・ソフ図 第 ７図 の タイ４←−ト 第δ 図
Claims (1)
- 【特許請求の範囲】 入力クロックに対応してカウントアップするカウント値
と、該カウント値が“オール１”になった時にキャリー
信号を送出すると共に、ロード信号が入力した時は外部
よりの設定値をロードして該設定値より、該ロード信号
が入力しない時は初期値より該入力クロックをカウント
するカウンタ（４）と、 該カウンタ（４）の出力のうち所定のカウント値及び特
定のカウント値をそれぞれ出力するデコーダ（５）と、 該特定のカウント値により又は該キャリー信号を用いて
該キャリー信号が該ロード信号として出力されるのを制
御するロード信号制御回路（６）とから構成されたこと
を特徴とするスタッフ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150329A JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150329A JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636932A true JPS636932A (ja) | 1988-01-12 |
Family
ID=15494634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150329A Pending JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636932A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447972U (ja) * | 1990-08-29 | 1992-04-23 | ||
| US6471094B2 (en) | 2000-06-05 | 2002-10-29 | Taiyo Yuden Co., Ltd. | Electronic component feeding apparatus |
-
1986
- 1986-06-26 JP JP61150329A patent/JPS636932A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447972U (ja) * | 1990-08-29 | 1992-04-23 | ||
| US6471094B2 (en) | 2000-06-05 | 2002-10-29 | Taiyo Yuden Co., Ltd. | Electronic component feeding apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128673A (en) | Signal generator for generating a delayed clock signal | |
| TWI239386B (en) | Apparatus and method for digital fractional phase detection and related quantizer | |
| JPS636932A (ja) | スタツフ制御回路 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPS61154238A (ja) | フレ−ム同期方式 | |
| JP3072494B2 (ja) | 並列形フレーム同期回路のチャネル選択状態のモニタ回路 | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPH0426259B2 (ja) | ||
| JP2003037504A (ja) | グレイコード発生装置 | |
| JP2734287B2 (ja) | サンプリングクロック情報生成回路 | |
| IL118203A (en) | Precision time of day counting system | |
| JPH08265168A (ja) | シリアル−パラレル変換回路 | |
| JPS62126718A (ja) | シリアル・パラレル変換回路 | |
| JPS62151023A (ja) | 多段分周バイナリ・カウンタ | |
| JPH03207135A (ja) | 保護段数可変回路 | |
| JPH06177722A (ja) | 広範囲遅延生成回路 | |
| JPS6195649A (ja) | マ−ク率検出回路 | |
| JPH0145774B2 (ja) | ||
| JPH0271641A (ja) | ブロック同期検出回路 | |
| JPH08204524A (ja) | クロック位相制御回路とこれを用いたデジタル信号処理回路 | |
| JPH06112812A (ja) | バイナリ・カウンタ | |
| JPS6224715A (ja) | プログラマブルデ−タ変換装置 | |
| JPS61224522A (ja) | 直並列デ−タ変換回路 | |
| JPH06276248A (ja) | データフォーマット変換器 | |
| JPH02253738A (ja) | クロック乗換回路 |