JPS6364096A - 残響音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、音響信号に対して演算処理を加えることによ
り残響音を発生させる残響音発生装置に関する。

〈従来の技術〉 合否効果を高めるために残響音を作り出す電子残響音装
置が広（用いられる。この電子残響音装置は、第２図に
示す反射音データの演算機能と第３図に示す残響音デー
タの演算機能とを備える。

第２図の反射音データの演算機能では、入力信号ａに対
してディレー回路２１の１個のディレー回路による遅延
信号ｂ１ディレー回路２１．２２の２個のディレー回路
による遅延信号Ｃ並びにディレー回路２１，２２．２３
の３個のディレー回路による遅延信号ｄをそれぞれ減衰
器２４．２５゜２６を介して加算器２７へ入力し、この
加算器２７にて加算演算して得られた反射音データを出
力する。この反射音データの演算機能では、上述のよう
に入力信号に対して種々異なった時間だけ遅延した信号
の“たたみ込み演算”を行って反射音デ−タを出力する
。

第３図の残響音データの演′ｎ機能では、入力信号ａに
対してループディレー回路３１による遅延信号ｆをフィ
ードハック減衰器３２を介して入力側の加ｎ器３３ヘフ
ィードバノクする。そして、このフィードバンクと加算
器３３における入力信号ａへのフィードハック信号ｇの
加算及びこの加算結果のループディレー回路３１への入
力を繰り返し、このときのループディレー回路３１の出
力ｆを減衰器３４を経て残響音データｊとして出力する
。この残響音データの演算機能では、このように“帰還
演算゛によって残響音データを出力する。

第４図は従来の電子残響音装置の構成を示す。

アナログ入力信号が一定周期にてサンプリングされ、Δ
Ｄ変換器４１によりディジタル化された後、ディジタル
メモリー４２に格納される。この場合、サンプリング周
期ごとに、ディジタル化されたデータが順次にディジタ
ルメモリー４２に蓄積される。さらに、所定の時間前に
格納されたデータがディレーデータとしてディジタルメ
モリー４２から取り出され、演算部４３へ入力される。

演算部４３では、この入力データに対して上述のたたみ
込み演算及び’１１Ｔ１還演算が行われ、残響音データ
が出力される。この残響音データは、ディジタルメモリ
ー４２にいったん格納された後、ＤＡ変換器４４にてア
ナログ化され、残響音信号として出力される。アナログ
入力信号の取り込みから残響音信号の出力までは、サン
プリング周期内において行われ、これは連続的に繰り返
し行われる。

第５図は電子残響音装置の他の従来例を示す。

これはディジタルメモリー５２と演算部５３との間にバ
ッファメモリー５６を設けたもので、このバッファメモ
リー５６によりディジタルメモリー５２と演算部５３と
の間で送受するデータを一時的に退避させることができ
るようにしたものである。

〈発明が解決しようとする問題点〉 上述の第４図に示す電子残響音装置では、制：１１１部
４５から出力される制御信号によってディジタルメモリ
ー４２に格納されたディレーデータを演算部４３へ転送
し、また演算部４３における演算結果のデータをディジ
タルメモリー４２へ転送する際のディジクルメモリー４
２と演算部４３におけるデータの入出力のタイミングを
一敗させる必要がある。このため、一定のサンプリング
周期の期間における演算量が制限されるという欠点があ
った。

また、第５図に示す電子残響音装置では、バッファメモ
リー５６を用い、制御部５５あるいは演算部５３から出
力される制御信号によってディジタルメモリー５２と演
算部５３の間のデータ転送のタイミングをずらせるよう
にしたものであり、第４図に示す電子残響音装置におけ
るディジタルメモリーと演算部のデータの入出力のタイ
ミングを一致させることができる。しかしながら、この
場合も、一定のサンプリング周期の期間における演算量
が制限されるという欠点は残る。

上述のように、従来の電子残響音装置においては、一定
のサンプリング周期の期間での演算量が制限され、さら
に、ディレーメモリーと演算部におけるデータの入出力
のタイミングが自由に設定できないことから、複雑な演
算処理ができないという欠点があった。

〈問題点を解決するための手段〉 本発明に係る残響音発生装置は、一定の周期でサンプリ
ングされたアナログ入力信号がディジタル化されたデー
タを格納するディレーメモリーと、このディレーメモリ
ーに格納されたデータに対して加算及び乗算を含む演算
により残響音データを生成する複数の演算手段と、ディ
レーメモリーから演算手段へ送るデータを一時的に退避
させる入力専用バッファメモリーと、演算手段からディ
レーメモリーへ送るデータを一時的に退避させる出力専
用バッファメモリーとを備える。

〈作用〉 本発明に係る残響音発生装置は、複数の演算手段におい
てそれぞれ異なった演算を並行的に行うとともに、ディ
レーメモリーから演算手段へのデータの入力と演算手段
からディレーメモリーへの基３Ｊ音の演算データの出力
を入力専用ハソファメモリーと出力専用バッファメモリ
ーを用いて互いに独立しで行う。

く実施例〉 第１図は本実施例の残５Ｓ音発生装置の構成を示す。１
はＡＤ変換器、２はディジタルメモリー、３．４はそれ
ぞれ入力専用バッファメモリー、５゜６はそれぞれ出力
専用バッファメモリー、７．８はそれぞれ演算部、９は
外部制御■部、１０はＤＡ変換器である。

ＡＤ変換器１は、一定の周期でサンプリングされた音♂
入力信号であるアナログデータをディジタル化する。デ
ィジタルメモリー２は、ディジクル化された音ロ入力信
号がサンプリング周期ごとＳこ順次格納され、格納され
たデータをディレーデータとして蓄える。さらに、ディ
ジタルメモリー２は、演算部７．８にて算出された残づ
音データが格納される。このディジタルメモリー２は、
外部制御部９からの制御信号によりデータを任意の７ド
レスに格納することが可能である。

２個の人力専用バッファメモリー３．４は、ディレーデ
ータをディジタルメモリー２から演算部７．８へ転送す
る際に一時的に退避しておく。この入力専用バッファメ
モ１．１３．４は、外部制御部９から出力される制御信
号に応してディジクルメモリー２からのディレーデータ
を退避させ、演算部７．８から出力されろ制；１０信号
に応じて退避したデータを演算部７．８のそれぞれへ転
送する。

２個の出力専用ハソファメモリー５，６は、演算部７．
８において演算された残口音データをディジタルメモリ
ー２へ転送する際に一時的に退避しておく。この出力専
用バッファメモリー５．６は、演算部７．８から出力さ
れる１４．１１　？ｌ信号に応じて演算部７．８からの
残害音データを退避させ、外部側２ＭＨ部９から出力さ
れろ制？７０信号；こ７宕じて退避しごこデータをディ
ジタルメモリー２の（±意のアドレスへ転送する。これ
らの人力専用ハソファメモリー３．４及び出力専用ハ、
ファメモリ−５，６は、外部側’＋’ｆＨ部９及び演算
部７．８から出力される１；１重部信号によりデータの
Ａｍと送出のタイミングが任意に制御ゴ■される。

外部制御部９は、ディジタルメモリー２のアドレス信号
及び入力専用バッファメモリー３．４の入力と出力専用
バッファメモリー５．６の出力を制御する信号を発生す
る。ＤＡ変換器１０は、サンプリング周期内に演算され
た残Ｃ音データを残ツ音のアナログ信号に変換する。

以下、動作について説明する。

音ロ入力信号が一定の周期にてサンプリングされ、ＡＤ
変換器管によってディジタルデータに変換される。この
ディジタル化された音曾信潟は、サンプリング周期ごと
にディジタルメモリー２の所定のアドレスに逐次格納さ
れる。

現時点のサンプリング周期より以前にディジクルメモリ
ー２に格納されたデータが、第２図と第３図に示す演算
機能における種々の１１延期間を有するディレーデータ
として取り出される。この場合、残害音データを生成す
る演算として第２図のたたみ込み演算と第３図の帰還演
算を種・νｉ訂み合わせ、この演算処理を２ｇの演算部
７，８に分７［ｉさせる。演算部７．８では演算処理の
手順が予めプログラミングされており、この／実見処理
の手順に従って必要なディレーデータがディジクルメモ
リー２から順次取り出される。ディジタルメモリー２か
ら取り出されたディレーデータは、２個の入力専用バッ
ファメモリー３．４！こ並行して格納される。そして、
演算部７．８においてそれぞれ当該ディレーデータが必
要になった時に、演算部７．８のそれぞれから出力され
る制御信号に応じて、入力専用バッファメモリー３，４
に退避した当該ディレーデータが演算部７，８の中の必
要な演算部に転送される。従って、入力専用バッファメ
モリー３，４に退避したディレーデータを任意のタイミ
ングで演算部７．８の中の任意の演算部に転送すること
ができる。

演算部７には入力専用バッファメモリー３から、また演
算部８には入力専用へソファメモリー４からそれぞれデ
ィジタル化された音♂イ３号が入力される。そして、演
算部７と演算部８は、並行的にこの合口信号に対してそ
れぞれ異なった演算処理を実行する３演０部７において
演算処理が完了しなデータは、出力専用バッファメモリ
ー５へ、また演算部８において演′ｎ処理が完了したデ
ータは出力専用ハソファメモリー６へそれぞれ入力され
る。演算部７，８における演算処理は、サンプリング周
期ごとに繰り返され、各周期内では同じ処理が繰り返さ
れる。

演算部７．８において演算されたデータをディジタルメ
モリー２の所定のアドレスに格納する場合、演算部７．
８のそれぞれのプログラムに従って出力される制御信号
に基づいて出力専用バッファメモリー５，６にデータを
退避した後、外部側１Ｔ１１部９からの制御信号に従っ
てディジクルメモリー２の所定のアドレスに出力専用ハ
ソファメモリー５．６に退避した演算結果のデータが格
納される。

ディジタルメモリー２に格納された残響音データは、外
部制御部９からの制御信号に応じて読み出され、ＤＡ変
換器１０においてアナログの残響音信号に変換されて出
力される。

なお、本実施例では、ｌ′Ａ算部を２個用いた場合Ｓこ
ついて説明したが、演算部を３個以上の複数個用いると
、サンプリング周期内においてより７１　Ｑ（，１な演
算ができる。

〈発明の効果〉 以上詳述したように、本発明においては、複数の演算手
段とこの演算手段とディレーメモリーとの間で送受する
データを一時的に退避させる入力専用バッファメモリー
と出力専用バッファメモリーとを設けたことにより、複
数の演算手段において演算を並行的に行うとともに、デ
ィレーメモリーと演算手段の間のデータ転送のタイミン
グを任意に制御できるので、サンプリング周期内におい
て複雑な演算処理が可能になり、多様な残響音を発生す
ることができる。また、ディレーメモリーと演算手段と
の間のデータの送受に時間的な無駄が生じないので、処
理の効率がよい。従って、演算処理を複数の演算手段Ｓ
こ分割するときの自由度が大きい。さらに、同一の演算
処理に対して演算手段の数を増やすことにより、一つの
演算手段の処理が少なくなるので、サンプリング周期を
短くすることができ、その結果として残響音の周波数特
性が向上し、より自然な残響音が得られる。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図、第２図
と第３図は電子残響音装置の演算機能を説明する図、 第４図と第５図は従来例の構成を示す図である。 １−Ａ　Ｄ変換器 ２−ディジクルメモリー ３．４−一人力専用バソファメモリー ５．６−一出力専用バツフアメモリー ７．８−・演算部 ９−・・外部制御部 ＋　ＣＩ−Ｄ　Ａ変換器 特許用別人　　　　シャープ株式会社 代　理　人　　　　弁理士　西１）新 第１図 第２ズ

Claims (1)

【特許請求の範囲】
1. 一定周期でサンプリングされたアナログ入力信号がディ
   ジタル化されたデータを格納するディレーメモリーと、
   このディレーメモリーに格納されたデータに対して加算
   及び乗算を含む演算により残響音データを生成する複数
   の演算手段と、上記ディレーメモリーから上記演算手段
   へ送るデータを一時的に退避させる入力専用バッファメ
   モリーと、上記演算手段から上記ディレーメモリーへ送
   るデータを一時的に退避させる出力専用バッファメモリ
   ーとを備え、上記ディレーメモリーから上記演算手段へ
   のデータの入力と上記演算手段から上記ディレーメモリ
   ーへの残響音の演算データの出力を上記入力専用バッフ
   ァメモリーと上記出力専用バッファメモリーを用いて互
   いに独立して行うことを特徴とする残響音発生装置。