JP2615606B2 - 信号音発生装置 - Google Patents
信号音発生装置Info
- Publication number
- JP2615606B2 JP2615606B2 JP62075976A JP7597687A JP2615606B2 JP 2615606 B2 JP2615606 B2 JP 2615606B2 JP 62075976 A JP62075976 A JP 62075976A JP 7597687 A JP7597687 A JP 7597687A JP 2615606 B2 JP2615606 B2 JP 2615606B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- data
- address
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電話のダイヤルトーンやビジートーン等の
信号音を発生する電話交換機等において用いられる信号
音発生装置に関するものである。
信号音を発生する電話交換機等において用いられる信号
音発生装置に関するものである。
この種の装置には２つのタイプがある。第１のタイプ
は最も広く用いられており、音源として異なる周波数の
信号を発生する複数の発振器と、複数の信号を演算処理
によって合成する演算器とを備え、各発振器からの信号
をこの演算器によって合成し、所望の信号を得るという
ものである。
は最も広く用いられており、音源として異なる周波数の
信号を発生する複数の発振器と、複数の信号を演算処理
によって合成する演算器とを備え、各発振器からの信号
をこの演算器によって合成し、所望の信号を得るという
ものである。
第２のタイプは音声合成器と同様の構成を持ち、メモ
リにあらかじめ記憶させた信号音のディジタルデータを
必要なときメモリから読み出し、これをアナログ信号に
変換して信号音とするというものである。このタイプの
装置では、継続時間が比較的長い信号音を発生させる場
合には、メモリに記憶させたデータを繰り返し読み出し
て用いることになる。
リにあらかじめ記憶させた信号音のディジタルデータを
必要なときメモリから読み出し、これをアナログ信号に
変換して信号音とするというものである。このタイプの
装置では、継続時間が比較的長い信号音を発生させる場
合には、メモリに記憶させたデータを繰り返し読み出し
て用いることになる。
上述した従来の第１のタイプには、複数の音源用の発
振器と演算器とが必要であるため、装置が高価になると
いう欠点がある。
振器と演算器とが必要であるため、装置が高価になると
いう欠点がある。
一方、第２のタイプでは、継続時間が比較的長く、一
定振幅の正弦波のような信号音を発生させる場合、メモ
リの終りの方のアドレスから読み出されたデータによる
信号と、メモリの始めの方のアドレスから読み出された
データによる信号とはそれらの位相が連続せず、そのた
めこのタイプには、信号音が滑らかな連続音にならない
という欠点がある。
定振幅の正弦波のような信号音を発生させる場合、メモ
リの終りの方のアドレスから読み出されたデータによる
信号と、メモリの始めの方のアドレスから読み出された
データによる信号とはそれらの位相が連続せず、そのた
めこのタイプには、信号音が滑らかな連続音にならない
という欠点がある。
本発明の目的は、このような欠点を除去し、低価格
で、しかも滑らかな連続音を得ることのできる信号音発
生装置を提供することにある。
で、しかも滑らかな連続音を得ることのできる信号音発
生装置を提供することにある。
本発明は、信号音を発生する装置において、 信号音の少なくとも１周期分のデータを記憶し、さら
に、これらデータを記憶する各アドレスごとに制御デー
タを記憶するメモリと、 このメモリにアドレスを与え、このメモリに記憶され
た１周期分の信号音データの最後のデータを読み出すと
きに、この最後のデータを記憶するアドレスから読み出
される前記制御データにもとづいて前記メモリに与える
前記アドレスを初期化するカウンタと、 このカウンタを歩進させるためのクロックをこのカウ
ンタに入力する発振器と、 前記メモリから読み出されたデータをアナログ信号に変
換して出力するディジタル／アナログ変換器と、 このディジタル／アナログ変換器が出力するアナログ
信号から高周波成分を除去し、信号音の信号として出力
するローパスフィルタとを備えたことを特徴とする。
に、これらデータを記憶する各アドレスごとに制御デー
タを記憶するメモリと、 このメモリにアドレスを与え、このメモリに記憶され
た１周期分の信号音データの最後のデータを読み出すと
きに、この最後のデータを記憶するアドレスから読み出
される前記制御データにもとづいて前記メモリに与える
前記アドレスを初期化するカウンタと、 このカウンタを歩進させるためのクロックをこのカウ
ンタに入力する発振器と、 前記メモリから読み出されたデータをアナログ信号に変
換して出力するディジタル／アナログ変換器と、 このディジタル／アナログ変換器が出力するアナログ
信号から高周波成分を除去し、信号音の信号として出力
するローパスフィルタとを備えたことを特徴とする。
次に本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図に本実施例のブロック図を示す。メモリ２は12
ビットのアドレスをもち、各アドレスには８ビットのデ
ータを記憶できる。８ビットのデータのうち、７ビット
を信号音のデータを記憶するために使用し、残りの１ビ
ットは制御データを記憶するために使用する。制御デー
タは、最後の信号音データのアドレスに格納するもの
は、その値を“0"とし、それ以外のアドレスに記憶する
制御データの値は“1"とする。また、12ビットのアドレ
スのうち、下位８ビットを各信号音データを指定するた
めに使用し、上位４ビットはオフセットアドレスとして
信号音の種類を選択するために使用する。これにより16
種類の信号音のデータを記憶させ、必要に応じてその内
の一つを選択できる。このメモリには、各信号音の種類
ごとに１周期分の信号音データを記憶させておく。
ビットのアドレスをもち、各アドレスには８ビットのデ
ータを記憶できる。８ビットのデータのうち、７ビット
を信号音のデータを記憶するために使用し、残りの１ビ
ットは制御データを記憶するために使用する。制御デー
タは、最後の信号音データのアドレスに格納するもの
は、その値を“0"とし、それ以外のアドレスに記憶する
制御データの値は“1"とする。また、12ビットのアドレ
スのうち、下位８ビットを各信号音データを指定するた
めに使用し、上位４ビットはオフセットアドレスとして
信号音の種類を選択するために使用する。これにより16
種類の信号音のデータを記憶させ、必要に応じてその内
の一つを選択できる。このメモリには、各信号音の種類
ごとに１周期分の信号音データを記憶させておく。
クロック発生器５は所定の周波数のクロックCLKを発
生させ、カウンタ６に入力する。カウンタ６はこのクロ
ックによって歩進し、その出力をメモリ２の下位８ビッ
トのアドレス端子A0〜A7に与える。カウンタ６のクリア
端子CLには、メモリ２の出力端子D0から出力される前記
制御データを入力する。信号音選択部１はメモリ２の上
位４ビットのアドレス端子A8〜A11に前記オフセットア
ドレスを与え、信号音の種類を設定する。
生させ、カウンタ６に入力する。カウンタ６はこのクロ
ックによって歩進し、その出力をメモリ２の下位８ビッ
トのアドレス端子A0〜A7に与える。カウンタ６のクリア
端子CLには、メモリ２の出力端子D0から出力される前記
制御データを入力する。信号音選択部１はメモリ２の上
位４ビットのアドレス端子A8〜A11に前記オフセットア
ドレスを与え、信号音の種類を設定する。
ディジタル／アナログ変換器３はメモリ２の出力端子
D1〜D7に出力される信号音データを、クロック発生器５
からのクロックに同期してアナログ信号に変換し、ロー
パスフィルタ４はディジタル／アナログ変換器３からの
アナログ信号に含まれる不要な高周波成分を除去し、信
号音の信号として出力する。
D1〜D7に出力される信号音データを、クロック発生器５
からのクロックに同期してアナログ信号に変換し、ロー
パスフィルタ４はディジタル／アナログ変換器３からの
アナログ信号に含まれる不要な高周波成分を除去し、信
号音の信号として出力する。
ここで、メモリ２に記憶させておくべき１周期分の信
号音データのサンプル数について説明する。カウンタ６
に入力するクロックの周波数、すなわちサンプリング周
波数をfclkとする。出力すべき信号音データｆが、ｎ個
のモノトーン信号あるいは方形波信号から演算により生
成できるとき、各モノトーン信号あるいは方形波信号の
周波数をf1,・・・,fnとすると、 と表される。ただし、ｉ＝1,・・・,n、ai,biは整数で
あり、互いに素である。このとき、メモリ２に記憶すべ
きサンプル数ｍは、 ｍ＝（ai,a2,・・・,anの最小公倍数） となる。
号音データのサンプル数について説明する。カウンタ６
に入力するクロックの周波数、すなわちサンプリング周
波数をfclkとする。出力すべき信号音データｆが、ｎ個
のモノトーン信号あるいは方形波信号から演算により生
成できるとき、各モノトーン信号あるいは方形波信号の
周波数をf1,・・・,fnとすると、 と表される。ただし、ｉ＝1,・・・,n、ai,biは整数で
あり、互いに素である。このとき、メモリ２に記憶すべ
きサンプル数ｍは、 ｍ＝（ai,a2,・・・,anの最小公倍数） となる。
次に動作を説明する。まず信号音選択部１によって、
メモリ２の上位４ビットのアドレス端子A8〜A11に前記
オフセットアドレスを与えることにより、必要とする信
号音の種類を設定する。
メモリ２の上位４ビットのアドレス端子A8〜A11に前記
オフセットアドレスを与えることにより、必要とする信
号音の種類を設定する。
クロック発生器５は所定の周波数のクロックCLKを発
生させ、カウンタ６に入力する。カウンタ６はこのクロ
ックによって歩進し、その８ビットの出力Ｑをメモリ２
の下位８ビットのアドレス端子A0〜A7に与える。これに
よってメモリ２からは信号音選択部１によって指定され
た信号音データおよび制御信号が順次読み出され、出力
端子D0〜D7から出力される。ディジタル／アナログ変換
器３はメモリ２の出力端子D1〜D7に出力される信号音デ
ータを、クロック発生器５からのクロックに同期してア
ナログ信号に変換し、ローパスフィルタ４に出力する。
ローパスフィルタ４はディジタル／アナログ変換器３か
らのアナログ信号に含まれる不要な高周波成分を除去し
た後、信号音の信号TSとして出力する。
生させ、カウンタ６に入力する。カウンタ６はこのクロ
ックによって歩進し、その８ビットの出力Ｑをメモリ２
の下位８ビットのアドレス端子A0〜A7に与える。これに
よってメモリ２からは信号音選択部１によって指定され
た信号音データおよび制御信号が順次読み出され、出力
端子D0〜D7から出力される。ディジタル／アナログ変換
器３はメモリ２の出力端子D1〜D7に出力される信号音デ
ータを、クロック発生器５からのクロックに同期してア
ナログ信号に変換し、ローパスフィルタ４に出力する。
ローパスフィルタ４はディジタル／アナログ変換器３か
らのアナログ信号に含まれる不要な高周波成分を除去し
た後、信号音の信号TSとして出力する。
一方、メモリ２の出力端子D0から出力される制御信号
はカウンタ６のクリア端子CLに入力されているが、通常
はその値は“1"であるため、カウンタ６はクリアされる
ことなく歩進を続ける。しかし、メモリ２に記憶された
１周期分の信号音データの最後のデータが読み出された
とき、そのアドレスに記憶された制御データの値は“0"
であるため、カウンタ６はこのときクリアされる。従っ
て、メモリ２のアドレス端子A0〜A7に与えられるアドレ
スは０となり、アドレスは初期化される。これにより、
メモリ２に記憶された信号音データは、カウンタの歩進
に従って、再び最初から順次読み出される。
はカウンタ６のクリア端子CLに入力されているが、通常
はその値は“1"であるため、カウンタ６はクリアされる
ことなく歩進を続ける。しかし、メモリ２に記憶された
１周期分の信号音データの最後のデータが読み出された
とき、そのアドレスに記憶された制御データの値は“0"
であるため、カウンタ６はこのときクリアされる。従っ
て、メモリ２のアドレス端子A0〜A7に与えられるアドレ
スは０となり、アドレスは初期化される。これにより、
メモリ２に記憶された信号音データは、カウンタの歩進
に従って、再び最初から順次読み出される。
このようにメモリ２から１周期の最後のデータが読み
出されると、制御データによってカウンタがクリアさ
れ、再び１周期の最初のデータから読み出しが行われ
る。従って、位相的な不連続は発生せず、信号音データ
を繰り返し出力しても歪みのない滑らかな信号音が得ら
れる。
出されると、制御データによってカウンタがクリアさ
れ、再び１周期の最初のデータから読み出しが行われ
る。従って、位相的な不連続は発生せず、信号音データ
を繰り返し出力しても歪みのない滑らかな信号音が得ら
れる。
また、このような構成であるため、継続時間の長い信
号音も、特別の外部機構等を設けることなく得ることが
できる。
号音も、特別の外部機構等を設けることなく得ることが
できる。
さらに、信号音の変更も、メモリ２に記憶させる信号
音データを変えるだけで容易に行うことができる。
音データを変えるだけで容易に行うことができる。
以上説明したように本発明の信号音発生装置は、信号
音データを記憶するメモリに制御データをも記憶させ、
これによってアドレスカウンタを、１周期の最後の信号
音データが読み出された時点でクリアし、メモリのアド
レスを初期化する構成となっている。
音データを記憶するメモリに制御データをも記憶させ、
これによってアドレスカウンタを、１周期の最後の信号
音データが読み出された時点でクリアし、メモリのアド
レスを初期化する構成となっている。
そのため、複数の発振器あるいは演算器等を用いるこ
となく、滑らかな連続音を発生させることができる。
となく、滑らかな連続音を発生させることができる。
第１図は本発明の一実施例を示すブロック図である。 １……信号音選択部 ２……メモリ ３……ディジタル／アナログ変換器 ４……ローパスフィルタ ５……クロック発生器 ６……カウンタ
Claims (1)
- 【請求項１】信号音を発生する装置において、 信号音の少なくとも１周期分のデータを記憶し、さら
に、これらデータを記憶する各アドレスごとに制御デー
タを記憶するメモリと、 このメモリにアドレスを与え、このメモリに記憶された
１周期分の信号音データの最後のデータを読み出すとき
に、この最後のデータを記憶するアドレスから読み出さ
れる前記制御データにもとづいて前記メモリに与える前
記アドレスを初期化するカウンタと、 このカウンタを歩進させるためのクロックをこのカウン
タに入力する発振器と、 前記メモリから読み出されたデータをアナログ信号に変
換して出力するディジタル／アナログ変換器と、 このディジタル／アナログ変換器が出力するアナログ信
号から高周波成分を除去し、信号音の信号として出力す
るローパスフィルタとを備えたことを特徴とする信号音
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075976A JP2615606B2 (ja) | 1987-03-31 | 1987-03-31 | 信号音発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075976A JP2615606B2 (ja) | 1987-03-31 | 1987-03-31 | 信号音発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63245058A JPS63245058A (ja) | 1988-10-12 |
| JP2615606B2 true JP2615606B2 (ja) | 1997-06-04 |
Family
ID=13591785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075976A Expired - Lifetime JP2615606B2 (ja) | 1987-03-31 | 1987-03-31 | 信号音発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615606B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266751A (ja) * | 1989-04-07 | 1990-10-31 | Nec Corp | 有線放送交換機用信号音発生器 |
| JPH0468750A (ja) * | 1990-07-04 | 1992-03-04 | Fujitsu Ltd | ビジー信号発生器 |
| JP2626520B2 (ja) * | 1993-11-26 | 1997-07-02 | 日本電気株式会社 | ディジタル信号発生方式 |
| DE60001044T2 (de) | 2000-01-20 | 2004-03-11 | Alcatel | Verfahren zur Reduzierung der Verzerrung eines digitalen Datensignals aufgrund von POTS Rufwechselspannungen und verwandte Rufwechselspannungserzeugung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363911A (en) * | 1976-11-19 | 1978-06-07 | Oki Electric Ind Co Ltd | Digital signal sound generating system |
-
1987
- 1987-03-31 JP JP62075976A patent/JP2615606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63245058A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3823390A (en) | Musical tone wave shape generating apparatus | |
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| US4201105A (en) | Real time digital sound synthesizer | |
| US4731835A (en) | Reverberation tone generating apparatus | |
| JPS63163897A (ja) | 楽音信号発生方法 | |
| JP2615606B2 (ja) | 信号音発生装置 | |
| US4835721A (en) | Frequency synthesizer | |
| US4733591A (en) | Electronic musical instrument | |
| JPS634197B2 (ja) | ||
| US4628787A (en) | Sound source apparatus | |
| JPS5853836B2 (ja) | マルチビット・ディジタル表示を発生させる装置 | |
| US4805508A (en) | Sound synthesizing circuit | |
| JPS5858678B2 (ja) | 電子楽器 | |
| JPS6022191A (ja) | 音源装置 | |
| JP2579049B2 (ja) | 楽音合成装置 | |
| JP2605680B2 (ja) | 音声ノイズ発生回路 | |
| JP2625669B2 (ja) | 楽音波形発生装置 | |
| JPS62178297A (ja) | 波形デ−タ制御装置 | |
| JPH063440Y2 (ja) | 残響効果装置 | |
| JPH0157359B2 (ja) | ||
| JP3322131B2 (ja) | 波形加工装置および音源 | |
| JPH02134696A (ja) | 音発生装置 | |
| JPS58231Y2 (ja) | 電子楽器のエンベロ−プ附加装置 | |
| KR950007152Y1 (ko) | 전자악기의 가변옥타브 어드레스 발생장치 | |
| JPH02108099A (ja) | 波形補間装置 |