KR960012985B1 - 메모리를 이용한 음원 지연회로 - Google Patents

메모리를 이용한 음원 지연회로 Download PDF

Info

Publication number
KR960012985B1
KR960012985B1 KR1019930013384A KR930013384A KR960012985B1 KR 960012985 B1 KR960012985 B1 KR 960012985B1 KR 1019930013384 A KR1019930013384 A KR 1019930013384A KR 930013384 A KR930013384 A KR 930013384A KR 960012985 B1 KR960012985 B1 KR 960012985B1
Authority
KR
South Korea
Prior art keywords
sound source
buffer
memory
output
converter
Prior art date
Application number
KR1019930013384A
Other languages
English (en)
Other versions
KR950005095A (ko
Inventor
김영규
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019930013384A priority Critical patent/KR960012985B1/ko
Publication of KR950005095A publication Critical patent/KR950005095A/ko
Application granted granted Critical
Publication of KR960012985B1 publication Critical patent/KR960012985B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers, loudspeakers or microphones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30Control circuits for electronic adaptation of the sound field
    • H04S7/302Electronic adaptation of stereophonic sound system to listener position or orientation

Abstract

내용 없음

Description

메모리를 이용한 음원 지연회로
제1도는 본 발명에 따른 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
70 : 발진회로80 : 카운터 회로
90 : 디코더100 : 발진부
110 : 음원 발생부120 : 앰프
130 : 앰프140 : 스피커
150 : 스피커200 : 기록 어드레스 지정부
210 : 카운터 회로220 : 버퍼
300 : 독출 어드레스 지정부310 : A/D 콘버터
320 : 가산기330 : 버퍼
400 : 메모리500 : 음원 데이타 독출 제어부
510 : 버퍼520 : D/A 콘버터
600 : 음원 데이타 기록 제어부610 : A/D 콘버터
620 : 버퍼VR : 가변저항
본 발명은 음원 지연회로에 관한 것으로, 더욱 상세하게는 넓은 지역에 분포되어 설치된 다수의 스피커로 하나의 음원을 출력시킬때 음원으로부터 먼 거리에 설치되어 있는 스피커로는 메모리를 이용하여 음원을 지연시켜 출력하여 음원과 스피커와의 거리에 관계없이 모든 스피커에서 음원이 동시에 출력되도록 하는 메모리를 이용한 음원 지연회로에 관한 것이다.
즉 다수의 스피커로부터 출력되는 음원의 출력시간을 음원과 스피커간의 거리에 따라 임의로 지연시켜 출력함으로서 음원 청취위치와 관계없이 청취자는 모든 위치에서 스피커에서 출력되는 음원을 동시에 청취할 수 있도록 한 메모리를 이용한 음원 지연회로에 관한 것이다.
종래에는 하나의 음원 발생부로부터 출력된 음원을 다수의 스피커로 출력함에 있어서 모든 스피커에 대하여 동일한 시간에 음원을 출력하도록 구성되어져 음원 발생부와 스피커간의 설치거리에 따라 각 스피커마다 서로 다른 시각에 음원이 출력되어지는 경우가 있었다.
즉 음원 발생부로부터 가까운 곳에 설치된 스피커에서는 음원이 빨리 출력되어지는 반면에 음원으로부터 먼 곳에 설치되어진 스피커로부터는 음원이 뒤늦게 출력되어져 이를 듣는 사람은 메아리를 듣는 것과 같이 음원이 이중으로 들려 정확한 음원을 들을 수 없었다.
또한 대중을 가운데 두고 스피커를 설치하였을 경우에도 스피커마다 각기 다른 시각에 음원을 출력함으로 대중들은 음원을 정확하게 듣지 못하는 불편함이 있었다.
따라서 본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로 하나의 음원 발생부에서 출력되어 다수의 스피커로 출력되어지는 음원의 출력시간을 임의로 조절하여 청취자가 다수의 스피커로부터 출력되는 음원을 하나의 음으로 들을 수 있도록 한 메모리를 이용한 음원 지연회로를 제공함에 목적이 있다.
이를 실현하기 위한 본 발명의 메모리를 이용한 음원 지연회로는 음원 발생부로부터의 음원 데이타를 저장하는 메모리 어드레스를 선정하여 기록하는 기록수단과, 상기 기록수단에 의하여 저장된 음원 데이타를 일정시간 지연시켜 출력시키는 출력수단 그리고 상기 기록수단 및 출력수단에 기준 시그날을 인가시키는 발진수단으로 구성된 것이다.
이하 본 발명의 구성 및 작용효과를 설명하면 다음과 같다.
제1도는 본 발명에 따른 메모리를 이용한 음원 지연회로의 블록도로서 마이크 및 기타 음원 발생장치로 구성되어져 음원을 발생시키는 음원 발생부(110)와, 상기 음원 발생부(110)의 음원을 완충 증폭시켜 스피커(160)로 출력시키는 앰프(120)가 구성되어진 시스템에 있어서, 인에이블 및 CLK 시그날을 발진하여 후단에 인가시키는 발진부(100)에는 기록 어드레스 지정부(200)에 있는 카운터 회로(210)의 클럭단(CLK)과 버퍼(220)의 인에이블단(En), 독출 어드레스 지정부(300)에 있는 A/D 콘버터(310)의 클럭단(CLK)과 버퍼(330)의 인에이블단(En), 음원 데이타 기록 제어부(600)에 있는 A/D 콘버터(610)의 클럭단(CLK)과 버퍼(620)의 인에이블단(En) 그리고 메모리(400)의 기록허용단(WR)과 독출허용단(RD)이 각각 연결되고, 상기 버퍼(220)(330)의 출력단과 메모리(400)의 어드레스입력단 간에는 어드레스버스로 연결됨과 더불어 버퍼(620)의 출력단과 메모리(400)의 출력단 간에는 데이타버스로 연결되며, 상기 메모리(400)의 데이타출력단에는 버퍼(510)와 D/A 콘버터(520)로 이루어진 음원 데이타 독출 제어부(500)와 앰프(130)를 차례로 매개하여 스피커(140)가 연결된 구조로 되어 있다.
여기서 독출 어드레스 지정부(300)는 가변 저항(VR)의 저항값에 따라 변환된 CLK 시그날을 A/D 변환시키는 A/D 콘버터(310)와, 상기 A/D 콘버터(310)의 출력과 카운터 회로(210)의 출력을 가산시키는 가산부(320) 및 이를 완충 증폭시키는 버퍼(330)로 구성되어진다.
도면중 미설명된 70은 발진회로, 80은 카운터 회로, 90은 디코더, 220은 버퍼, 520은 D/A 콘버터이고, 610은 A/D 콘버터이며, 620은 버퍼이다.
이같이 구성된 본 발명의 동작(음원흐름)을 살펴보면, 우선 음원 발생부(110)에서 발생된 음원이 앰프(120)를 통하여 완충 증폭되어진 후, 스피커(150)로 시간 지연없이 출력된다.
반면에 음원을 시간 지연을 갖고 출력시키기 위해 메모리(400)에 저장시키는 과정은 발진부(100)에서 발진한 인에이블 시그날 및 CLK 시그날에 따라 카운팅한 값을 버퍼(220)를 통하여 완충 증폭시킨 후 메모리(400)에 인가시켜 메모리(400)의 어드레스를 지정한다.
이와 같이 발전부(100)에서 출력되는 인에이블 시그날 및 CLK 시그날에 의해 메모리(400)의 어드레스가 지정됨과 동시에 그때의 인에이블 시그날 및 CLK 시그날이 음원 데이타 기록 제어부(600)의 A/D 콘버터(610)로도 인가되어 그 순간에도 음원 발생부(110)에서 발생되는 음성신호가 A/D 콘버터(610)에서 디지탈신호로 변환된 후 버퍼(620)를 통해 메모리(400)로 인가됨으로서 음원 데이타가 저장되어진다.
다시 말해서 음원 데이타 저장동작은 발진부(100)에서 출력되는 인에이블시그날 및 CLK 시그날에 따라 순차적으로 기록 어드레스 지정부(200)에서 메모리(400)의 어드레스를 지정하고 이와 동시에 음원 발생부(110)에서 발생되는 아날로그 음성신호가 음원 데이타 기록 제어부(600)에서 디지탈신호로 변환된후 상기 지정된 어드레스에 저장되는 동작이 반복되어 이루어진다.
반면에 메모리(400)에 저장되어 시간이 지연되는 음원 데이타의 출력 과정은 발진부(100)의 CLK 시그날이 가변저항(VR)의 저항값에 따라 변환된 후, A/D 콘버터(310)를 통하여 A/D 변환되어져 가산기(320)일측에 인가되어지고 가산기(320)의 다른 일측에는 카운터 회로(210)의 출력이 인가되어져 A/D 콘버터(310)의 출력에 가산되어지고 이는 버퍼(330)를 통하여 완충 증폭되어져 메모리(400)에 인가되므로서 메모리(400)에 저장된 음원 데이타의 어드레스를 지정한다.
이같이 지정된 메모리(400)의 어드레스에 저장된 음원 데이타는 버퍼(510)를 통하여 출력되어져 D/A 콘버터(520)에서 D/A 변환된 후, 앰프(130) 및 스피커(140)를 통하여 출력된다.
이때 독출 어드레스 지정부(300)에 의해 지정되는 메모리(400)에 저장된 음원 데이타의 어드레스는 저항값을 조절함에 따라 기록 어드레스 지정부(200)에 의해 지정된 어드레스에 비해 일정시간 이전의 어드레스를 지정함으로 메모리(400)에 저장되어 있는 음원 데이타가 최초 음원 발생시점보다 일정시간 후에 선택되도록 이루어져 있다. 따라서 음원 발생부(110)에서 발생된 음원 데이타가 메모리(400)에서 출력되어 스피커(150)를 통해 출력될 때에는 최초의 음원 데이타에 비해 일정 시간 지연되어져 출력된다.
이같은 기록 어드레스 지정부(200)와 음원 데이타 기록 제어부(600)의 동작과 독출 어드레스 지정부(300)과 음원 데이타 독출 제어부(500)의 동작은 상호 반복적으로 번갈아 가면서 이루어진다.
상술한 바와 같이 본 발명은 음원 발생부로부터 발생한 음원을 시간 지연없이 일측의 스피커로 출력시키는 한편 메모리를 이용하여 일정시간을 지연시켜 또다른 스피커로 출력할 수 있도록 함으로써 청취자는 음원발생부와 스피커간의 설치거리에 관계없이 다수의 스피커에서 출력되는 음성신호를 동시에 들을 수 있는 효과가 있다.

Claims (2)

  1. 마이크 및 기타 음원 발생장치로 구성되어져 음원을 발생시키는 음원 발생부(110)와, 상기 음원 발생부(110)의 음원을 완충 증폭시켜 스피커(160)로 출력시키는 앰프(120)가 구성되어진 시스템에 있어서, 인에이블 및 CLK 시그날을 발진하여 후단에 인가시키는 발진부(100)에는 기록 어드레스 지정부(200)에 있는 카운터 회로(210)의 클럭단(CLK)과 버퍼(220)의 인에이블단(En), 독출 어드레스 지정부(300)에 있는 A/D 콘버터(310)의 클럭단(CLK)과 버퍼(330)의 인에이블단(En), 음원 데이타 기록 제어부(600)에 있는 A/D 콘버터(610)의 클럭단(CLK)과 버퍼(620)의 인에이블단(En) 그리고 메모리(400)의 기록허용단(WR)과 독출허용단(RD)이 각각 연결되고, 상기 버퍼(220)(330)의 출력단과 메모리(400)의 어드레스 입력단 간에는 어드레스버스로 연결됨과 더불어 버퍼(620)의 출력단과 메모리(400)의 출력단 간에는 데이타버스로 연결되며, 상기 메모리(400)의 데이타 출력단에는 버퍼(510)와 D/A 콘버터(520)로 이루어진 음원 데이타 독출 제어부(500)와 앰프(130)를 차례로 매개하여 스피커(140)가 연결된 것을 특징으로 하는 메모리를 이용한 음원 지연회로.
  2. 제1항에 있어서, 독출 어드레스(300)는 기록 어드레스(200)에 있는 카운터 회로(210)의 출력단에 가산부(320)의 한 입력단에 연결되고, 상기 가산부(320)의 다른 입력단에는 가변저항(VR)에 의해 크기조절이 가능한 A/D 콘버터(310)가 연결되어 기록 어드레스 지정부(200)에 의해 출력되는 기록 어드레스보다 일정시간 이전의 기록 어드레스를 독출 어드레스로써 출력하도록 이루어진 것을 특징으로 하는 메모리를 이용한 음원 지연회로.
KR1019930013384A 1993-07-15 1993-07-15 메모리를 이용한 음원 지연회로 KR960012985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013384A KR960012985B1 (ko) 1993-07-15 1993-07-15 메모리를 이용한 음원 지연회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013384A KR960012985B1 (ko) 1993-07-15 1993-07-15 메모리를 이용한 음원 지연회로

Publications (2)

Publication Number Publication Date
KR950005095A KR950005095A (ko) 1995-02-18
KR960012985B1 true KR960012985B1 (ko) 1996-09-25

Family

ID=19359360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013384A KR960012985B1 (ko) 1993-07-15 1993-07-15 메모리를 이용한 음원 지연회로

Country Status (1)

Country Link
KR (1) KR960012985B1 (ko)

Also Published As

Publication number Publication date
KR950005095A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US8000824B2 (en) Audio reproducing apparatus
US6996240B1 (en) Loudspeaker unit adapted to environment
JPH02105628A (ja) ディジタルオーディオ機器のミュート回路
US5815583A (en) Audio serial digital interconnect
EP0380310B1 (en) An acoustic analysis device and a frequency conversion device used therefor
JPH0990967A (ja) ディジタルフィルタ及び音響再生装置
KR960012985B1 (ko) 메모리를 이용한 음원 지연회로
US6535611B1 (en) Method and apparatus for reducing switching noise of a digital volume control
KR0145440B1 (ko) 써라운드 시스템의 음장재생장치
JPS6124059A (ja) Pcm音声再生装置
JPH11340759A (ja) オーディオ装置
US7496417B2 (en) Audio processing system for use in multi-channel audio chip
KR0172492B1 (ko) 음장재생장치
JPS6161399B2 (ko)
US5297100A (en) Address control system for a RAM in a digital audio set
KR940008488B1 (ko) 음향재생장치
JP2000308199A (ja) 信号処理装置および信号処理装置の製造方法
JPH01294298A (ja) ディジタル音声メモリに音声信号を記憶する回路配置
JP3755909B2 (ja) 信号処理装置
JPH03129911A (ja) 音響特性制御装置
KR950015197A (ko) 오디오/비디오(a/v) 앰프의 주파수 특성 보정장치
JPS6121621A (ja) デイジタル−アナログ変換装置
JPH0622399A (ja) 無相関化装置
JPH04280197A (ja) 音響装置
JPH07140973A (ja) 楽音発生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee