JPS6356690A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は画像表示装置に関し、特に２スタ走食型ＣＲＴ
ディスプレイに文字、図形等のパターンを表示する表示
制御装置に関する。 〔従来の技術〕 ＣＲＴディスプレイを表示機器として使用し、メモリ（
例えばダイナミックメモリを用いたリフレッシュメモリ
）に格納された文章（以下テキストと呼ぶ）９図形・画
像（以下グラフィックと呼ぶ）等の情報を表示する機能
（ｊ１表表示制御装置重要な憬廂の１つである。 最近では、パーソナルコンピュータ、ワードフロセッサ
及びキャグテ７システムをはじめとする二ニーメディア
関連機器が一般家庭内へも普及しつつある。更に、ＯＡ
機器等ビジネスに関連した分野も含めて、マンマシンイ
ンタフェースとしての表示処理の重要性がますますｉＶ
Ｆ＋まってきておシ、また同時に画面表示形態も多様化
してきている。 −万、７ステムを制御するマイクログロセ、すが本来実
行すべき処理自体も多麹化、複雑化してきており、表示
装置に於ける表示データ？効率的に操作、制御できる機
能が望まれている。 従来、この種の表示ｌ１ｅｔ″′Ｃは、テキスト、グラ
フィ、りなどの画面上に表示すべき情報をリフレッシュ
メモリに格納しておき、それをＣＲＴの走肴タイミング
に同期して順次読み出して映像信号に変換しＣＲＴに供
給することにより表示する方法が採られている。特にテ
キスト表示ではＣＲＴ画面上を多数の小区画に規則的に
分罰し各々の小区１自に文字を対応させ、その表示位置
とす７し。 シュメモリ内のキャラクタコードの格納アドレスとを対
応付け、連続したアドレスの千ヤラクタコードを読み出
して得たキャラクタコ−ドの連なりによりてテキスト画
面を表現している。 さらに、単にキャラクタバター７をそのまま表示するだ
けでなく、その表示形態を様々に変化させて表示する手
法として、各表示データに対応して形状９色、プリンク
指定枠のパターン修飾情報（以下アトリビュート情報と
呼ぶ）をリフレッシュメモリに用意し、キャラクタコー
ドと同一タイミングで読み出して各アトリビュート制御
用のハードウェアを駆動させ、表示データを修飾する方
式が一般に線用されている。 ｔｇ　９図は従来の表示制御装置の一例を示すプロ、り
図であり、以下その動作について説明する。 第９図の装置は、システム全体の動作をマイクログロセ
、す１で制御し、メインメモリ１６にマイクロプロセ、
す１が実行するプログラムや処理データを記憶させ、周
辺制御回路１７を経由してキーボード１８や外部記憶の
ディスク製置１９にインタフェースし、表示制御回路１
５を介してリフレッシュメモリ７の表示データを操作し
て所望のＣＲＴ表示を行ない各種の処理機能を実現して
いる。表示制御回路１５は、自身の内部で発生する表示
タイミングに同期してリフレッシュメモリ７に対するア
ドレスを発生する。読み出した表示データは、ビデオ信
号発生回路９で並列−直列変換して直列映像信号を発生
してＣＲＴＩＯに供給している。 第１０１！’ｌｉｔ；ｍｌはリフレッシュメモリ７のデ
ータ格納例を示しており、−表示区画のデータは、同因
（ｂ）のように７ピ、ト長のキャラクタコードデータ及
びそのデータと１対１に対応した３ビ、ト長の７トリビ
ユートコードデータから構成される。またビデオ信号発
生回路９には、アトリビュートコードＢＬ、ＲＶ、ＵＬ
の各ビットに対してそれぞれ接続されるプリンク制彎１
回路、リバース制御回路、アノダーライン制御回路から
成るアトリピ−ト制御回路が内蔵されている。ブリ７り
餉ｆｆ−１１１Ｊ路はキャラクタパターン出力の０Ｎ１
０ＦＦを制御するゲート回路とそのゲート回路を周期的
に０Ｎ１０　Ｆ　Ｆするタイミングを制御するカランタ
とから、リバース制御回路１言ヤヤ２クタパターン出力
レベルのＯ／１反転を制御するゲート回路から、また、
アンダーライン制（財）回路はアンダーラインを表示す
べきラスクアドレスを指定するレジスタ及び比較器とか
らそれぞれ構成されている。 例えば、第１０図ｆｃ）に示す様に、ＣＲＴ表示画面の
６行目から８行目までのキャラクタのみにリバースのア
トリビュートを付加するような場合には、マイクロプロ
セ、？は、アトリビュート設定開始アドレスＳＡＴとア
トリビュート設定路１アドレスＥＡＴを （ＳＡＴ’）＝（ＳＡＤ）＋（６−１）Ｘ（ＰＩＴ）（
ＥＡＴ）＝（ＳＡＤ）＋８Ｘ（ＰＩＴ）−１の計算式に
よって算出し、表示画面に影響がないようなタイきング
、すなわちＣＦＬＴタイミングの帰線期間等、非常に限
られた短い時間に上記アドレス範囲の全

【のアトリビュ
ートコードのリバースビ、トＲＶをセ、トシ、他の領域
に対しては全てリセットするというような全画面のアト
リビュートコード書き換え処理を行なっていた。 〔発明が解決しようとする問題点〕 上述の従来の表示制御装置では、リフレッシ−メモリに
格納されたアトリビュートコードの各ピ、トの出力信号
が直接アトリビュート制ｎ用の回路に供給されるように
なっているため、表示画面の一部分のアトリビュート指
定を変更する場合にも、変更すべきアドレスを算出した
後、該当するリフレッシュメモリのみならず、全てのり
７し。 シュメモリのアトリビュートコードを書き換えねばなら
なかった。 ４ξ最近の表示分野における高解像度化に伴うメモリの
増大化によって、リフレ、ン、メモリの書き換えに要す
るマイクロプロセ、すの処理の膨大化、画面応答速度の
低下は無視できないものになっ【ぎており、操作性が悪
くなるという欠点を有していた。 一刀、湊字、学術文字を始めとする表示キャラクタの多
様化に伴い、任意のラスク位置、：７スタ輻のアンダー
ライノ表示等アトリビュート機能自体の高機能化も望ま
れており、この場合、専用のレジスタ、比較器等の特別
の制御回路を必要とし、経済的でない。 本発明の目的は、このようなアトリビュート機能の操作
性を改善し、表示性能を向上させることを目的にしてお
り、マイクログロセ、すの負担な大幅に低減しながら、
応答性が良く、また経済性のよい表示制御装置を提供す
ることにある。 〔問題点を解決するための手段〕 本発明の表示制御装着は、キャラクタパターンに対する
アトリビュート指定情報を記憶する書き換え可能なレジ
スタと、該レジスタの出力に基づいてリフレッシ為メモ
リに記憶されたアトリビュート情報の出力を抽出してビ
デオ信号発生器に出力する手段と、表示タイミングに同
期して前記レジスタの内容を書き換える手段とを有する
ことにより、表示タイミングに同期してリフレッシュメ
モリのアトリビュート情報の出力を匍］御するよう圧し
たものである。 本発明は、表示タイミングに同期して起動されるプログ
ラムにより、所望の表示位置においてレジスタに格納さ
れたアトリビュート指定情報を書き換える処理を実行す
るだけで、リフレ、７．メモリの書き換えを必要とせず
に、リアルタイムなアトリビュート制御を可能にし、さ
らに特別のハードウェアを付加することなく容易に高機
能なアトリピーートル１ｊ御を実行できるという優れた
効果を有する。 〔実施例１〕 第１図は本発明の実施例１の表示制御装置のプロ、り構
成図である。 第１図の装置咄マ、システム全体の動作をマイクロプロ
セッサ１で制御し、プログラムメモリ２にマイクログロ
セ、す１が実行するプログラムを、データメモリ３にマ
イクロプロセ、す１の処理データを記憶させ、マルチプ
レクサ６を介してリフレ、ン、メモリ７の表示データを
操作して所望のＣＲ’１”表示を集塊している。リフレ
ッシュメモリ７には、表示情報としてキャラクタコード
データ。 アトリビュートコードデータがそれぞれ格納されている
。タイミング発生回路５は自身の内部で発生する表示タ
イミングに同期して、リフレッシ。 メモリ７に対するアドレスと、キャラクタジェネレータ
８に対するラスクアドレスと、ビデオ信号発生回路９に
対する表示タイミング５号と、ＣＲＴ　１０に対する同
期信号とを発生する。Ｉ）　７し。 シュメモリ７から読み出した千ヤラクタコードデータは
キャラクタジェネレータ８に供給さ１ｔ、キャラクタジ
ェネレータ８から前記２スタアドレスに基づいてキャラ
クタパターンを読み出す。このキャラクタパターンはり
フレ、クユメモリ７から読み出されたアトリビュートコ
ードと同時にビデオ信号発生回路９に供給され、ビデオ
信号として前電同期信号と共にＣ［ＬＴＩＯに送出され
る。 第２図は＠１図に示したタイミング発生回路５の詳細な
プロ、り図である００ＳＣ５１はキャラクタパターンを
ＣＲＴＩＯにシリアルに送出するためのドツトクロ、り
５７を発生し、ドツトカウンタ５２ｔ−！ド、トクロ、
り５７に基づいて１キヤラクタの横ド、ト数をカウント
する。Φヤラクタカクンタ５３はド、トカクンタ５２の
侍上がりに基ツいて１水千走査線中のキャラクタ数をカ
ウントする。ラスタカラフ夕５４はキャラクタカラ７り
５３の轡上がりに基づいて１キヤラクタの縦うスタ舷を
カウントし、またストローブ信号４１により選択されマ
イクロプロセ、す１から読み書き可能である。ラスタカ
ウンタ５４の桁上がり出力は割込み信号５９としてマイ
クログロセ、すＩＫ供給される。２イノカウノタ５５１
言２スタカク７り５４の桁上がりに基づいて１表示画面
のキャラクタ行数をカウントシ、またストローブ信号４
２により選択されマイクロプロセ、す１かう読み書き可
能である。アドレス生成回路５６はキャラクタカウンタ
５３とラインカウンタ５５の出力より表示アドレスを生
成してリフレ、ン、メモリ７に供給する。また、ラスタ
カウンタ５４の出力は２スタアドレス５８としてキャラ
クタジェネレータ８に供給される。 第３図は第１図に示したアトリビュートレジスタ１３．
ゲート回路】４の詳細なプロ、り図である。アトリと、
−トレジスタ１３は３ビ、トのレンスタで、それぞれプ
リンクＢＬ、リバースＲＶ。 アンダーラインＵＬの指定情報を記憶し、その出力は割
込み信号５９の発生タイミングに同期して変化する。ま
たマイクロプロセ、すｌから読み書き可能でストローブ
信号４３によ＃）選択される。 ゲート回路１４はリフレ、ンユメモリ７からのアトリビ
ュートコードをアトリビュートレジスタ１３の出力との
ＡＮＤ論理により抽出し、その出力（′！ビデオ信号発
生回路９ヘア）　ＩＪビュート情報として供給される。 Ｍ】図のアドレスデコーダ４はマイクロプロセ、す１が
ラスタカウンタ５４．ラインカウンタ５５゜アトリビュ
ートレジスタ】３の内容を読み書きする除にそれぞれス
トローブ信号４１．４２．４３を出力する。また、ラス
タカウンタ５４．ラインカウンタ５５．アトリビュート
レジスタ１３はそれぞれマイクロプロセ、すｌとアドレ
スバス１１゜データハス１２を介して接続されている。 マルチブレフサ６は同期信号のブランキング期１’ａｍ
中Ｋｌｊ　９　ｙし、７ユメモリ７のアドレスをマイク
ロプロセ、す１のアドレスバス１】に切り換え、リフレ
、７−メモリ７のデータを書き候え可能にする０ブラン
キング期間以外ならばタイミング発生回路５からの表示
アドレスがアドレスバス１１に接続される。 データメモリ３にはプログラムで処理する表示変数とし
て、キーボード入力等によって得た、アトリビュートレ
ジスタ１３の内容を指定するアトリビュート指定情％Ａ
ＴＲ，画面上のアトリビュート指定開始行位置を示すア
トリビーート開始行ＳＡＬ、アトリビュート指定終了行
位置を示すアトリビュート終了行ＥＡＬが割りつけられ
ている。 以下、第４図にラスタカウンタ５４からの割込み信号５
９によって１行毎に起動されるマイクログロセ、すｌの
割込みプログラム処理のフローチャートを示し、アトリ
ビュートレジスタ１３のリバース指定情報Ｒｖの更ν丁
の処理について説明する。 まず、ラインカウンタ５５の内容を抗み出しくステ、プ
■）、アトリビュート開始行ＳＡＬと比較して（ステ、
グ■）、一致していなければ続いてアトリビュート終了
行ＥＡＬとの比較（ステ。 プ■）を行なう。−刀、一致していればアトリビュート
指定情報ＡＴＲの内容に基づいてアトリビュートレジス
タ１３のＲＶビ、トをセットした後（ステ、プ■）、ア
トリビュート終了行ＥＡＬとの比較（ステ、プ■）を行
なう。２イノカウ／り５５の内容が７トリビユ一ト終了
行ＥＡＬと一致していなければ割込みプログラム処理を
終了し、メインプログラム処理に復帰する。一方、一致
していればアトリビュート指定情報ＡＴＲ，の内容に基
づいてアトリビュートレジスタ１３の几Ｖビットをリセ
、トシた後（ステ、プ■）、割込みプログラム処理を終
了し、メインプログラム処理に復帰する。 以上の一連の処理において、例えばリフレ、クエメモリ
７のアトリビュートコードデータの必要な一部または全
ての領域にあらかじめリバースのアトリビュートを設定
しておけば、６行目から８行目までにリバースの７トリ
ビユート付加する場合にはアトリビュート指定情報ＡＴ
ＲのリバースＲ■をＯＮ状態にし、第５図ｆａ）に示す
ようにアトリビュート開始行ＳＡＬを６．アトリビュー
ト終了行ＥＡＬを９にすればよく、マた、３行目から５
行目までに変更する場合には第５図（ｂ）に示すように
アトリビュート開始行ＳＡＬを３．アトリビュート終了
行ＥＡＬを６に設定するだけでよい。 この際のマイクロプロセッサ１の処理とし【は大間のデ
ータ転送を必要とせず、割込みによる単純な比較、転送
のみであり、処理時間は極めて短い。 〔実施例２〕 実施例２の表示制御装置のプロ、り構成図は、第１図に
示した実施例１のブロック構成図と同じである。ここで
データメモリ３とタイミング発生回路５とを除いたプロ
、り構成とその動作については実施例１と同じであるの
でその詳細な説明は省略する。 第６図は第１図に示したタイミング発生回路５の詳細な
プロ、り図であるが、キャラクタ力＋７ｙり５３の桁上
がり出力が割込み信号５９としてマイクロプロセ、す１
に供給されることを除いてはプロ、り構成とその動作に
ついては実施例１と同じであり、その詳細な説明は省略
する。 データメモリ３にはプログラムで処理する表示変数とし
て、キーボード入力等によって得た、アトリビュートレ
ジスタ１３の内容を指定するアトリピーート指定情報Ａ
ＴＲ，Ｉキャラクタ表示甲のアトリビュート指定開始ラ
スタ位ｉｔを示すアトリビュート開始ラスクＳＡ几、ア
トリビュート指定終了ラスク位復を示すアトリビュート
終了ラスタＥＡＲが割りつけられている。 以下、第７図にキャラクタカウノタ５３からの割り込み
信号５９によって１ラスク毎に起動されるマイクロプロ
セ、す１の割込みプログラム処理ノフローチャートを示
し、アトリビュートレジスタ１３のアンダーライン指定
情ｉＵＬの更新の処理について説明する。 まず、ラスタカウノタ５４の内容を読み出しくステ、プ
■）、アトリビュート開始ラスタＳＡＲと比較して（ス
テ、プ■）、一致していなければ続い℃アトリビュート
終了２スタＥＡＲ，との比較（ステ、プ■）を行なう。 −力、一致していればアトリビュート指定情報ＡＴＲの
内容に基づいてアトリビュートレジスタ１３のＵＬビ、
トをセ。 トした後（ステ、プ■）、アトリビュート終了ラスタＥ
ＡＲとの比較（ステップ■）を行なう。ラスタカラ／り
５４の内容がアトリビュート１了うスクＥＡＲと一致し
ていなければ割込みプログラム処理な緒了し、メインプ
ログラム処理に復帰する。−万、一致していればアトリ
ビュート指定情報ＡＴＲの内容に基づいてアトリビュー
トレジスタ１３のＵＬビ、トなリセ、トシた後（ステ、
プ■）、割込みプログラム処理を終了し、メインプログ
ラム処理に復帰する。 以上の一連の処理において、例えばリフレッシ為メモリ
７のアトリビュートコードデータの必賛な一部または全
ての領域にあらかじめアンダーラインのアトリビュート
を設定しておけば、１行のラスク高さが１０ラスクで、
第９ラスクから第１０ラスクまでの２ラスクにアンダー
ラインを付加する場合にはアトリビュート指定情報ＡＴ
Ｒ，のアンダーライｙＵＬをＯＮ伏態にし、第８図（ａ
）に示すようにアトリビュート開始ラスタＳＡＲを９．
アトリビュート終了ラスタＥＡＲをＩＫすればよく、ま
た、第８図（ｂ）に示すようにアトリビュート開始ノス
タＳＡＲを１．７トリビユート終了ラスタＥＡＲを２に
設定するだけで第１ラスクの１ラスクにオーバー２イ／
を付加することができる。本実施例によれば、従来のよ
うなラスク位！検出のたメルジスタ、比較器等の専用の
特別のハードウェアを付加することなく最少のハードウ
ェアでラスクアドレス制御を容易に実現することができ
る。 〔発明の効果〕 以上説明したように本発明によれば、アトリビュート変
更のためのリフレッシュメモリの表示データの書き換え
を必要としないので、マイクロプロセ、すの負担を大幅
に低減させ、かつ操作性。 ＣＲＴ表示の応答性のよい表示制御装置を提供すること
ができる。また、マイクロプロセ、すによる簡単な処理
によシ、高度な表示処理もそのための特別な専用ハード
ウェアを必要とせずに実現できる等、ハードウェアを共
用化し、最小限のハードウェアで安価な融通性の高い表
示制御装置を提供することができる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例の表示制御装置のプロ、り構
成図、第２図は実施例１のタイミング発生回路の詳細な
プロ、り構成図、第３図は実施例１のアトリビュートレ
ジスタ及びゲート回路の詳細なプロ、り構成図、第４因
は実施例１の割込みプログラム処理の７０−チャート、
第５図１８）、　（ｂ）は実施例１における表示形態を
示す図、第６図は実施例２のタイミング発生回路の詳細
なプロ、り構成図、第７図は実施例２０割込みプログラ
ム処理のフローチャート、第８図は実施例２における表
示例の図、第９図は従来の表示装置の構成図、第１０図
ｆａ）、　（ｂ）、　（Ｃ）はそれぞれ従来の表示装置
におけるメモリ構成図、データフォーマ、ト図および表
示形態図である。 １・・・・・・マイクロプロセ、す、２・・・・・・プ
ログラムメモリ、３・・・・・・データメモリ、４・・
・・・・アドレスデコーダ、５・・・・・・タイミング
発生回路、６・・・・・・マルチプレクサ、７・・・・
・・リフレ、７．メモリ、８・・・・・キャラクタジェ
ネレータ、９・・・・・・ビデオ信号発生回ｇ、１０・
・・・・・ＣＲＴ、１　］・・−・・・アドレスバス、
１２・・・・・・データバス、】３・・・−・アトリビ
ュートレジスタ、１４・・・・・・ゲート回路、１５・
・・・・・表示制御回路、１６・・・・・・メインメモ
リ、１７・・・・・・絢辺制御回路、】８・・・・・・
キーボード、１９・・・・・・ディスク装ｆｌ、４１〜
４３・・・・・・ストローブ信号、５１・・・・・・Ｏ
２０，５２・・・・・・ド、トカウ７り、５３・・・・
・・キャラクタカウンタ、５４・・・・・・ラスタカウ
ノタ、５５・・・・・・ラインカウンタ、５６・・・・
・・アドレス生成回路、５７・・・・・・ドツトクロ、
り、５８・・・・・・ラスタアドレス、５９・・・・・
・割込み信号。 此　　　　　　　　ゝ 代理人　弁理士　　内　原　　　日 □ノ 卒４　フ （α） （−ｅｆｉ） 倦　６　図 乍８聞（α） 磐８　図（６） °換ｑ習改東制）

Claims (1)

【特許請求の範囲】
1. 表示情報を記憶するリフレッシュメモリと、該リフレッ
   シュメモリが出力するコード情報に対応するキャラクタ
   パターンを発生するキャラクタジェネレータと、表示タ
   イミングを制御するタイミング制御器と、該表示タイミ
   ングに基づいて前記キャラクタパターンを表示データと
   して表示部に送出するビデオ信号発生器とを備えた表示
   制御装置に於いて、前記キャラクタパターンに対する修
   飾指定情報を記憶する書き換え可能なレジスタと、該レ
   ジスタの出力に基づいて前記リフレッシュメモリに記憶
   されたパターン修飾情報の出力を抽出して前記ビデオ信
   号発生器に出力する手段と、前記表示タイミングに同期
   して前記レジスタの内容を書き換える手段とを具備する
   ことを特徴とする表示制御装置。