JPH046597A - カーソル発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、コンピュータグラフィックスに適用されるカ
ーソル発生装置に関する。

（従来の技術） コンピュータグラフィックスの装置は一般に、表示スク
リーンの各画素に各ビットが対応するようなグラフィッ
クスデータが格納された画像メモリを備え、この画像メ
モリからラスク方式でグラフィックスデータを読み出し
ビデオ信号に変換してディスプレイ装置に供給すること
によりディスプレイを実現する。

従来、画像のディスプレイに重ねてカーソルの表示を行
う場合、カーソルを描くためのグラフィックスデータ（
以下、カーソルデータという）をホストコンピュータで
生成して、このカーソルデータを画像メモリ内に元から
存在するグラフィックスデータに重ねて画像メモリに書
き込んでいる。

カーソルを移動させる場合には、画像メモリ内から旧い
カーソルデータを消去して、新たなカーソル位置に対応
するカーソルデータを生成し直し、その新たなカーソル
データを画像メモリに書き込むという処理を繰り返す。

（発明が解決しようとする課題） この従来技術によれば、カーソルを高速かつスムーズに
移動させることが難しい。カーソルデータの生成及び画
像メモリへの書き込みに時間かかかるからである。その
ため、例えばマウスによりカーソル位置をコントロール
するようにしたシステムでは、マウスを高速に動かすと
、マウスの動きにカーソルがスムーズに追従できなくな
り、カーソルがスキップするように移動するという不具
合が生じる。

従って、本発明の目的は、カーソルを高速かつスムーズ
に移動させることのできるカーソル発生装置を提供する
ことにある。

〔発明の構成〕

（課題を解決するための手段） 本発明は、コンピュータグラフィックスにおいて、ディ
スプレイ装置にシリアルに供給されてその表示スクリー
ンにカーソルを描くためのカーソルデータを発生するカ
ーソル発生装置において、ホストコンピュータから前記
カーソルの表示スクリーンにおける始点と終点を示す情
報を受けて保持するレジスタ手段と、表示画面の走査線
を所定画素数毎のブロックに分けた場合における、走査
の行われているブロックの番号を、走査のタイミングに
関連する信号に基づいてカウントするカウント手段と、
このカウント手段から出力される前記ブロックの番号と
、前記レジスタ手段内の始点及び終点を示す情報に含ま
れる始点及び終点の属する特定のブロックの番号とを比
較して、比較結果に対応する始点タイミング信号及び終
点タイミング信号を発生する比較手段と、前記始点タイ
ミング信号及び終点タイミング信号に基づいて幅タイミ
ング信号を生成する手段と、前記レジスタ手段内の始点
及び終点を示す情報に含まれる、前記特定のブロック内
における始点及び終点の画素番号と、前記始点タイミン
グ信号及び終点タイミング信号と、前記幅タイミング信
号とをアドレスデータとして受けて、予めプログラムさ
れている所定ビット数のカーソルデータのパターン群中
から一つのパターンををパラレルに読み出すカーソルデ
ータメモリ手段と、このカーソルデータメモリ手段から
パラレルに読み出されたカーソルデータのパターンをシ
リアルデータに変換するシフトレジスタ手段とを有する
カーソル発生装置を提供する。

（作　用） 本発明の装置は、ホストコンピュータからのカーソルの
始点と終点を示す情報を受けると、これに基づいて始点
タイミング信号、終点タミイング信号及び幅タイミング
信号を発生する。これらの信号と、上記始点と終点を示
す情報の一部分とがカーソルデータメモリ手段にアドレ
スデータとして加えられる。カーソルデータメモリ手段
は、予め所定ビット数のカーソルデータのパターン群が
プログラムされており、その群中からアドレスデータに
対応する一つのパターンを読み出す。この読み出された
パターンはシフトレジスタ手段によりシリアルなカーソ
ルデータに変換される。

（実施例） 第１図は本発明に係るカーソル発生装置の好適な一実施
例を備えたコンピュータグラフィックス装置の全体構成
を示す。

このコンピュータグラフィックス装置は、ホストコンピ
ュータ１、ディスプレイ制御装置３、画像メモリ５、Ｃ
ＲＴ７及表示信号生成装置９とを有し、本発明のカーソ
ル発生装置は表示信号生成装置９に内蔵される。

この実施例では、ＣＲＴ７の表示スクリーンは第２図に
示すように、画像を表示するための表示領域３６と、そ
の外側に余白を設けるためのブランク領域３７とから構
成される。この明細書では水平走査線の表示領域３６に
属する区間を表示区間と呼ぶ。この表示区間の画素数は
１１２０ドツトである。

画像メモリ５は例えば３２ＭのＤＲＡＭである。

この画像メモリ５内には、表示スクリーンの表示領域３
６と１対１に対応するディスプレイ領域と呼ばれる領域
が、ホストコンピュータ１によす予め指定された場所に
設けられる。このディスプレイ領域に蓄えられるグラフ
ィックデータの各ビットは、表示領域３６内の各画素に
１対１に対応する。このビットの「１」は対応する画素
の黒色を表し、「０」は白色を表す。また、ディスプレ
イ領域のＹアドレスは、表示領域３６内の水平走査線の
番号に対応する。

ディスプレイ制御装置３は、主として、画像メモリ５に
グラフィックスデータを書き込むこと、画像メモリ中の
任意の領域からグラフィックスデータを読出しディスプ
レイ領域に書き込むこと、及びディスプレイ領域からグ
ラフィックスデータを読出しビデオ信号生成装置９に入
力させることの３つの機能を行う。

最初、ディスプレイ制御装置３は、ホストコンピュータ
１からデータバス１１を通じて成る画像の全体のグラフ
ィック情報を与えられると共に、コントロールバス１３
を通じて画像メモリ５に書き込むための制御情報を与え
られる。すると、ディスプレイ制御装置３はアドレスバ
ス１７を通じて画像メモリ５の特定のロケーションをア
ドレスして、ホストコンピュータ１からのグラフィック
情報に対応するグラフィックスデータをデータバス１５
を通じて画像メモリ５に書き込む。これにより、上記画
像全体のグラフィックスデータが画像メモリ５に格納さ
れる。通常、この動作は最初に１回だけ行われる。

この後、ディスプレイ制御装置３はホストコンピュータ
１から、画像メモリ５に格納された画像全体中の成る特
定の領域を表示するために、その特定の領域を指定する
命令情報を受ける。すると、ディスプレイ制御装置！３
はその指定された特定の領域のグラフィックスデータを
画像メモリ５から読み出し、これをディスプレイ領域に
書き込む。

この動作は、例えばスクロールや拡大縮小等のように、
表示される領域の変更を行う必要が生じる度に繰り返さ
れる。

このディスプレイ制御装置３は絶えず画像メモリ５のデ
ィスプレイ領域のアドレスを走査して、走査順にディス
プレイ領域内のグラフィックスデータを読み出し、これ
を表示信号生成装置９に送る。このディスプレイ領域か
ら読出されるグラフィックスデータは３２ビツトのパラ
レルデータであるが、これは表示信号生成装置９内でシ
リアルデータに変換される。

表示信号生成装置９は、画像メモリ５のディスプレイ領
域から読出された３２ビツトのグラフィックスデータを
受けこれをシリアルデータに変換するデータ変換部と、
カーソルを表示するためのカーソルデータ及びブランク
領域３７を形成するためのブランク信号を発生するカー
ソル・ブランク発生部と、これらデータ変換部及びカー
ソル・ブランク発生部からのデータを受けて最終的なグ
ラフィックスデータを生成しこれをビデオ信号に変換し
てＣＲＴ７へ出力するビデオ信号生成部との３つの部分
に大別できる。

データ変換部は、画像メモリ５から受信した３２ビツト
のパラレルグラフィックスデータを４ビットのパラレル
データに変換する前置変換回路２１と、この前置変換回
路２１からの４ビツトデータをシリアルなグラフィック
スデータに変換するシフトレジスタ２３とから構成され
る。このシフトレジスタ２３と同構成のシフトレジスタ
２５がカーソル・ブランク発生部の最終段にも設けられ
る。このシフトレジスタ２５は、その前段のロジック回
路２７からカーソルを表示するための４ビツトのパラレ
ルカーソルデータを受け、これをシリアルなカーソルデ
ータに変換し出力する。これらシフトレジスタ２３．２
５は、表示スクリーンでの各ドツトの走査タイミングを
決める４８ＭＨｚのドツトクロック（ＤＯＴＣＬＫ）に
同期してグラフィックスデータ及びカーソルデータの各
ビットを出力する。これらシフトレジスタ２３．２５か
ら出力されたグラフィックスデータ及びカーソルデータ
はオアゲート２９に入力され、両データのオア信号が最
終的なグラフィックスデータとして出力される。ビデオ
信号生成回路３１はこの最終的なグラフィックスデータ
を受けてアナログのビデオ信号に変換する。

ビデオ信号生成回路３１は、また、ブランク生成回路５
９からのブランク信号（ＢＲＡＮＫ）も受ける。このブ
ランク信号は表示スクリーンのブランク領域３７が走査
されている期間は論理値「０」にされ、表示領域３６が
走査されている期間は論理値「１」にされる。ビデオ信
号生成回路３１は、ブランク信号が「０」の時はブラン
クを表示するためのビデオ信号をＣＲＴ７に出力し、ブ
ランク信号が「１」の時は上記最終的なグラフィックス
データから変換したビデオ信号をＣＲＴ７に出力する。

その結果、ＣＲＴ７の表示スクリーンには、そのブラン
ク領域３７にはブランクが表示され、また表示領域３６
には画像メモリ５内のディスプレイ領域から読み出した
画像にカーソルを重ね合わせた画像が表示される。

次に、カーソル・ブランク発生部について詳細に説明す
る。

まず、この実施例が発生するカーソルのタイプを第２図
を参照して簡単に説明する。カーソルのタイプは２タイ
プあり、その一つは図示のような表示スクリーンを水平
に貫く水平カーソル３３と垂直に貫く水平カーソル３５
とから成るクロスへアカ−ツルであり、もう一つは水平
及び垂直カーソル３３，３５のクロス点のみ表示するタ
イプである。また、カーソルの位置は、ホストコンピュ
ータ１に付属するマウス（図示省略）によりコントロー
ルされる。

以下、第１図を参照して、カーソル・ブランク発生部の
構成を説明する。

ホストコンピュータ１のデータバス１１に０Ｎ１０ＦＦ
φＯＲ／ＡＮＤレジスタ３９が接続されている。この０
Ｎ１０ＦＦ・ＯＲ／Ａ　Ｎ　Ｄレジスタ３９には、最初
に、ホストコンピュータ１から２ビツトのデータがセッ
トされ、この２とットデータはカーソルデータを発生す
るためのロジック回路２７に加えられる。このデータの
１ビツト目はカーソルを表示するか否かを選択するため
の０Ｎ１０ＦＦ信号として、また２ビツト目はカーソル
のタイプを選択するためのＡＮＤ１０Ｒ信号として用い
られる。

ホストコンピュータ１のデータバス１１には更に、水平
カーソル信号生成回路４１内の始点レジスタ４３と終点
レジスタ４５並びに垂直カーソル始点レジスタ４７及び
垂直カーソル終点レジスタ４９が接続されている。これ
らのレジスタ４３．４５．４７．４９には、随時、ホス
トコンピュータ１から水平カーソル及び垂直カーソルの
始点及び終点のデータが書き込まれる。この始点及び終
点データの書き込みはマウスが作動してるとき所定周期
で繰り返される。即ち、ホストコンピュータ１は絶えず
マウスからの位置情報を監視し、この位置情報に対応す
る表示スクリーン内の特定位置と垂直及び水平カーソル
のクロス点の中心位置とが一致するよう、水平カーソル
の始点及び終点並びに垂直カーソルの始点及び終点を演
算し、それらのデータを上記レジスタ４３．４５．４７
．４９に書き込む。水平カーソルの始点及び終点は、表
示スクリーンの表示領域３６の上端から数えた走査線の
番号で表現され、垂直カーソルの始点及び終点は、表示
区間の左端から数えたドツトの番号で表現される。水平
及び垂直カーソルの始点及び終点の演算では、予めユー
ザからホストコンピュータ１に与えられている水平及び
垂直カーソルの幅も考慮される。即ち、幅がｎドツトで
ある場合、終点データは始点データにｎ−１を加えた値
となる。

ホストコンピュータ１のコントロールバス１３にはレジ
スタコントローラ５１が接続されている。

このレジスタコントローラ５１は、上記各レジスタ３９
．４３．４５．４７．４９へ始点又は終点データを書き
込みむための制御情報をホストコンピュータ１から受け
て、各レジスタの書き込み動作をコントロールする。

水平カーソル信号生成回路４１は、始点レジスタ４３及
び終点レジスタ４５内の水平カーソルの始点及び終点デ
ータ（走査線番号）と、ディスプレイ制御装置３から与
えられる画像メモリ５の読み出しが行われているＹアド
レス（走査線番号）とを比較し、そのＹアドレスが始点
から終点までの範囲内にあれば、水平カーソルを表示す
るための論理レベル「１」の水平カーソル信号Ｙを出力
する。この水平カーソル信号Ｙはロジック回路２７に入
力される。

レジスタ４７．４９にセットされている垂直カーソルの
始点データ及び終点データはそれぞれ１１ビツトのデー
タで、それにより表示区間の１ドツト目から１１２０ド
ツト目までを表すことができる。この始点及び終点を示
す１１ビツトデータは上位９ビツトと下位２ビツトとに
分離され、上位９ビツトは始点及び終点コンパレータ５
３．５５に導かれてカウンタ５７からの９ビツトデータ
と比較される。この始点及び終点データの上位９ビツト
は、表示区間を４ドツト毎のブロックに分は左端から順
に各ブロックに番号を付した場合における、始点及び終
点がそれぞれ属するブロック（以下、始点ブロック及び
終点ブロックという）のブロック番号を表している。一
方、始点及び終点データの下位２ビツトは、始点ブロッ
ク及び終点ブロック内における始点及び終点の左から数
えたドツト番号を表している。

カウンタ５７は、ブランク発生回路５９からのブランク
信号（ＢＲＡＮＫ）が論理レベル「１」である間、つま
り表示スクリーンの水平走査の位置が表示区間内にある
間だけ作動して、カウントコントローラ６１を通過して
来る１２ＭＨｚのロードクロック（ＬＤＣＬＫ）をカウ
ントする。カウントコントローラ６１は、ディスプレイ
制御装置３から水平走査開始タイミング信号を受けて、
各水平走査期間の間だけロードクロックを通過させる。

このロードクロックは１２ＭＨｚであるから、その周期
は４８ＭＨｚのドツトクロックの４倍である。従って、
カウンタ５７のカウント値の意味するところは、表示区
間を４ドツト毎のブロックに分割した場合における、水
平走査されているドツトが属するブロック（以下、走査
ブロックと呼ぶ）のブロック番号である。

始点及び終点コンパレータ５３．５５は、カウンタ５７
からの走査ブロックの番号と、レジスタ４７．４９から
の始点ブロック及び終点ブロックの番号とを比較し、一
致を得たとき、論理レベル「０」の始点タイミング信号
及び終点タイミング信号をそれぞれ発生する。これら始
点及び終点タイミング信号は幅信号生成回路６３に入力
される。

この幅信号生成回路６３は、始点タイミング信号を受け
てから、終点タイミング信号を受けるまでの間、論理レ
ベル「１」の幅タイミング信号を発生する。

始点データの下位２ビツト、終点データの下位２ビツト
、始点タイミング信号、終点タイミング信号及び幅タイ
ミング信号は、垂直カーソルデータメモリ６５のアドレ
ス入力端子に加えられる。

即ち、始点データの下位２ビツトはアドレスの１及び２
ビツト目ＡＯ１Ａ１として、終点データの下位２ビツト
は３及び４ビツト目Ａ２、Ａ３として、始点タイミング
信号は５ビツト目Ａ４として、終点タイミング信号は６
とット目Ａ５そして、また幅タイミング信号は７ビツト
目Ａ６としてそれぞれ垂直カーソルデータメモリ６５に
加えられる。

尚、アドレスの８ビツト目Ａ７は論理レベルｒＯＪに固
定される。

垂直カーソルデータメモリ６は例えばＦＲＯＭであって
、これには予め第１表に示すような垂直カーソルデータ
Ａ−Ｄの４ビツトパターン群がプログラムされている。

従って、このメモリ６からは、これに与えられるアドレ
スＡＯ〜Ａ７のパターンに対応した特定の垂直カーソル
データＡ−Ｄのパターンが読出され、パラレルにロジッ
ク回路節 表 １表Ａ 第１表Ｄ ロジック回路２７は、水平カーソル信号Ｙと垂直カーソ
ルデータＡ−Ｄとに対して、 ０Ｎ１０ＦＦ信号及びＯＲ／ＡＮＤ信号ニよす決定され
る論理演算を施し、４ビツトのカーソルデータＡ′〜Ｄ
′を生成する。その具体的な回路例は第３図に示されて
いる。同図より明らかなように、０Ｎ１０ＦＦ信号が「
０」の場合は、水平カーソル信号Ｙ及び垂直カーソルデ
ータＡ−Ｄは無視され、常にｒｏ　０００Ｊのカーソル
データＡ′〜Ｄ′が生成される。結果として、カーソル
は表示されないことになる。カーソルが表示されるのは
０Ｎ１０ＦＦ信号が「１」の場合である。この場合は、
ＯＲ／ＡＮＤ信号が「１」ならば、垂直カーソルデータ
Ａ−Ｄと水平カーソル信号Ｙとの論理和信号が、またＯ
Ｒ／ＡＮＤ信号がｒＯＪならば論理積信号がそれぞれカ
ーソルデータＡ′〜Ｄ′とされる。結果として、論理和
信号の場合はクロスへアカ−ツルが、また論理積信号の
場合はクロス点だけのカーソルが表示されることになる
。

ところで、ロジック回路２７により最終的に決定される
カーソルデータＡ′〜Ｄ′の４ビツトパターンは、これ
に対応する表示スクリーン内の特定の４ドツトブロツク
の白黒パターンを表現している。従って、カーソルデー
タＡ′〜Ｄ′のパターンを決定することは、そのカーソ
ルデータＡ′〜Ｄ′に対応する４ドツトブロツクがどの
ような白黒パターンをとるべきかを予め決定することを
意味する。このパターンの決定は水平カーソルに関する
限りは容易である。水平カーソルの始点と終点間の水平
走査の期間中、単にｒｌ　１１１Ｊのパターンを発生し
続ければよいがらである。この水平カーソルに関するパ
ターンの決定は、既に説明したように、この実施例では
水平カーソル信号生成回路４１が行なう。一方、垂直カ
ーソルに関するパターンの決定はこのように単純ではな
い。

垂直カーソルの始点及び終点と、白黒パターンを決定し
ようとする４ドツトブロツクとの相互の位置関係に応じ
てｒｏ　０００Ｊからｒｌ　１１１Ｊまであらゆるパタ
ーンのバリエージヨシが存在するからである。従来技術
では、ホストコンピュータが演算によりこのパターン決
定を行っているため時間がかかり、これが高速かつスム
ーズなカーソル移動を困難にする一つの原因であった。

これに対し、この実施例では、垂直カーソルデータメモ
リ６５の採用によってこの問題を解決している。

以下、垂直カーソルデータメモリ６５の作用を第４図か
ら第７図を参照して具体的に説明する。

第４図は、例えば３ビツト幅の垂直カーソルを表示する
場合の垂直カーソルデータメモリ６５の動作を説明する
タイムチャートである。同図（Ａ）は表示スクリーン内
の水平走査線を構成する画素列を示している。この図の
例では、この画素列中の特定の４ドツトブロツクＢ２内
の右側３画素が垂直カーソルの表示位置となっている。

この場合には、同図（Ｂ）に示すようなアドレスデータ
ＡＯ〜Ａ６が垂直カーソルデータメモリ６５に加えられ
ることになる。すなわち、始点がブロックＢ２内の２番
目のドツトであるから、ＡＯＳＡｌは「１」、「０」で
ある。また、終点がブロックＢ２内の４番目のドツトで
あるがら、Ａ２、Ａ３は「１」、ｒｌＪである。そして
、始点、終点及び幅タイミング信号Ａ４〜Ａ６は、ＬＤ
ＣＬＫ（１２ＭＨｚ）のブロックＢ２に対応するサイク
ルの間、それぞれｒＯＪ、ｒＯＪおよび「１」となる。

このアドレスデータＡＤ−Ａ６のパターンは第１表に１
６進数で示す４Ｄｈであり、よって第４図（Ｃ）に示さ
れるようなパターンの垂直カーソルデータＡ−Ｄが読８
される。この読出された垂直カーソルデータＡ−Ｄは、
まさに第４図（Ａ）のドツトパターンを表示スクリーン
に描かせるものである。

第５図は、第４図の状態からカーソル幅が右へ１ドツト
増加した場合のタイムチャートである。

この場合、アドレスデータＡＯ〜Ａ６は第４図のパター
ンから次のように変化する。即ち、終点がブロックＢ３
の１番目のドツトへ移るため、Ａ２、Ａ３が「０」、ｒ
ＯＪに変わる。また、終点タイミング信号Ａ５が「０」
となるサイクルが、ブロックＢ３のサイクルへ移る。さ
らに、ブロックＢ２のサイクルから８３のサイクルの間
、幅タイミンク信号Ａ６が「１」となる。従って、アト
レア、デー９ＡＯ〜Ａ６のパターンは、ブロックＢ２の
サイクルでは第１表に示す６１ｈてあり、ブロックＢ３
のサイクルでは５１ｈである。その結果、第５図（Ｃ）
に示すようなパターンの垂直カーソルデータＡ−Ｄが各
サイクルで読出されることになり、これらのパターンは
まさに第５図（Ａ）のドツトパターンを描かせるもので
ある。

第６図は、第４図の状態からカーソル幅が左へ１ドツト
増加した場合について、読出された結果だけを示したも
のである。同図（Ｂ）に示す読出されたカーソルデータ
Ａ−Ｄのパターンは、まさに同図（Ａ）のドツトパター
ンを描かせるものであることが明らかに分かる。

第７図は第４図の状態からカーソルか右へ１ドツト移動
した場合のタイムチャートを示す。この場合のアドレス
データＡＯ〜Ａ６のパターンは、ブロックＢ２のサイク
ルでは第１表に示す６２ｈであり、ブロックＢ３のサイ
クルでは５２ｈである。その結果、第６図（Ｃ）に示す
ようなパターンの垂直カーソルデータＡ−Ｄが各サイク
ルで読出される。これらのパターンはまさに第７図（Ａ
）のドツトパターンを描かせるものである。

第８図は、第４図の状態から左に１ドツトカーソルが移
動した場合の結果を示すもので、カーソルデータＡ−Ｄ
のパターンが変化してカーソル移動を実現していく様子
が明確に分かる。

以上、幾つかの例を挙げたが、これ以外に垂直カーソル
の幅及び表示位置がどのように変化した場合であっても
、それに対応する垂直カーソルデータＡ−Ｄのパターン
が垂直カーソルデータメモリ６５から自動的に読出され
る。その場合、ホストコンピュータ１は単にマウスから
の位置情報に基づいて水平及び垂直カーソルの始点と終
点とを決定するだけでよい。従って、カーソルデータの
パターン決定が非常に高速に行える。

また、カーソルデータを４ビツトのパラレルデータとし
て生成して、最終段階でこれをシリアルデータに変換し
ているため、カーソルデータの生成処理は最終的なタイ
ミングを定めるＤＯＴＣＬＫの４分の１の低速度のＬＤ
ＣＬＫに同期して行える。このことも、高速度にカーソ
ル発生させ得る一つの要因である。

以上、本発明の好適な一実施例を説明したが、本発明は
この実施例にのみ限定されるものではない。たとえば、
カーソルデータは４ビツトよりもビット数の多い又は少
ないパラレルデータとして生成してもよい。また、上記
実施例では、モノクロのディスプレイを行うことを前提
に説明をしたが、カラーディスプレイにも本発明は当然
に適用できる。さらに、本発明の要旨を逸脱しない範囲
内で、当業者は種々の変形を行うことが可能である、そ
れらの変形態様も本発明に含まれるものである。

〔発明の効果〕

以上説明したように、本発明によれば、ホストコンピュ
ータはカーソルの始点と終点のみを決定するだけで済む
ようにし、かつカーソルデータを画像メモリに書き込む
必要を無くし、さらにパラレルデータの形でカーソルデ
ータを処理することにより相対的に遅いクロックに同期
して処理を行えるようにしたので、非常に高速でカーソ
ルデータの発生が可能となり、高速かつスムーズなカー
ソルの移動が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係るカーソル発生装置を備
えたコンピュータグラフィック装置の全体構成を示すブ
ロック線図、第２図は第１図の装置により描かれるカー
ソルを示す図、第３図は第１図の装置のロジック回路の
回路図、第４図〜第８図は第１図の装置の垂直カーソル
データメモリの作用を説明するためのタイムチャートで
ある。 １・・・ホストコンピュータ、５・・・画像メモリ、７
・・・ＣＲＴ、９・・・表示信号生成装置、２３．２５
・・・シフトレジスタ、２７・・・ロジック回路、２９
・・・オアゲート、３１・・・ビデオ信号生成回路、３
３・・・水平カーソル、３５・・・垂直カーソル、３９
・・・０Ｎ１０ＦＦφＯＲ／ＡＮＤレジスタ、４１・・
・水平カーソル信号生成装置、４７・・・垂直カーソル
始点レジスタ、４９・・・垂直カーソル終点レジスタ、
５３．５５．５８・・・コンパレータ、５７・・・カウ
ンタ、５９・・・ブランク発生回路、６１・・・カウン
トコントローラ、６３・・・幅信号生成回路、６５・・
・垂直カーソルデータメモリ。

Claims (1)

1. 【特許請求の範囲】 コンピュータグラフィックスにおいて、ディスプレイ装
   置にシリアルに供給されてその表示スクリーンにカーソ
   ルを描くためのカーソルデータを発生するカーソル発生
   装置において、 ホストコンピュータから前記カーソルの表示スクリーン
   における始点と終点を示す情報を受けて保持するレジス
   タ手段と、 表示画面の走査線を所定画素数毎のブロックに分けた場
   合における、走査の行われているブロックの番号を、走
   査のタイミングに関連する信号に基づいてカウントする
   カウント手段と、 このカウント手段から出力される前記ブロックの番号と
   、前記レジスタ手段内の始点及び終点を示す情報に含ま
   れる始点及び終点の属する特定のブロックの番号とを比
   較して、比較結果に対応する始点タイミング信号及び終
   点タイミング信号を発生する比較手段と、 前記始点タイミング信号及び終点タイミング信号に基づ
   いて幅タイミング信号を生成する手段と、前記レジスタ
   手段内の始点及び終点を示す情報に含まれる、前記特定
   のブロック内における始点及び終点の画素番号と、前記
   始点タイミング信号及び終点タイミング信号と、前記幅
   タイミング信号とをアドレスデータとして受けて、予め
   プログラムされている所定ビット数のカーソルデータの
   パターン群中から一つのパターンをパラレルに読み出す
   カーソルデータメモリ手段と、 このカーソルデータメモリ手段からパラレルに読み出さ
   れたカーソルデータのパターンをシリアルデータに変換
   するシフトレジスタ手段とを有するカーソル発生装置。