JPS6352366A - 磁気記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シリンダモータの回転をマイクロコンピュ
ータによって制御する回転ヘッド式のビデオテープレコ
ーダなどの磁気記録再生装置に関する。

〔従来の技術〕

従来、ビデオテープレコーダ、回転ヘッド式デジタルオ
ーディオテープレコーダなどの回転ヘッド式の磁気記録
再生装置は、複数、たとえば２個の回転ヘッドにより、
磁気テープを順次にヘリカルスキャンし、このときスキ
ャンに同期したヘッド切換信号（以下ＲＦＳＷ信号と称
する）にもとづくヘッド切換えにより、スキャン中のヘ
ッドを記録回路あるいは再生回路に切換え接続し、磁気
テープの記録、再生を行なっている。

また、この１玉気記録再生装置は、各ヘッドの回転駆動
用のシリンダモータの速度９位相を制御するため、シリ
ンダモータの速度９位相の検出回路および、該両検出回
路の検出信号にもとづいて速度９位相を制御するシリン
ダサーボ回路を備えている。

そして、速度の検出回路は、ＦＧ倍信号呼ばれる速度検
出パルス信号、すなわちシリンダモータの回転の速度に
比例して周波数が変化する信号をシリンダサーボ回路に
出力し、位相の検出回路は、ＰＧ傷信号呼ばれる位相検
出パルス信号、すなわちシリンダモータの回転の位相に
比例して位相が変化する信号をシリンダサーボ回路に出
力する。

さらに、シリンダサーボ回路は、ＦＧ倍信号周ｌ皮数変
動を検出して：Ｅｍ　９２ｊｌ　Ｑ！！用の誤差信号、
すなわち速度誤差信号（速度エラー信号）を生成すると
ともに、ＰＧ傷信号位相ずれを検出して位相制御用の誤
差信号、すなわち位相誤差信号（位相エラー信号）を生
成し、かつ両誤差は号をシリンダモータの駆勘回路に供
給してシリンダモータの回転を制御する。

なお、ＦＧ倍信号、たとえばシリンダモータに軸着され
た磁性板の局面の磁極変化を周波数ジェネレータで検出
して得られるパルスを整形して形成され、その周波数が
シリンダモータの回転周波数より十分高い周波数になる
。

また、ＰＧ傷信号、たとえばＰＧマグネットと呼ばれる
磁性片を、１つまたは複数個ヤシリンダモータの上面に
等間隔に取付けるとともに、パルスジェネレータコイル
によってＰＧマグネットの通過を検出して得られるパル
スを整形して形成され、その周波数は、ＰＧマグネット
の個数に応じて、シリンダモータの回転周波数または該
周波数の数倍程１度の周波数になり、通常、２個のＰＧ
マグネットが対向位置に取付けられるため、ＰＧ傷信号
シリンダモータの半回転周期でレベルが反転するディニ
ーティーファクタ５０％のパルス信号になる。

ところで、前記両誤差信号をデジタル処理によって生成
し、シリンダモータの回転をデジタルサーボする場合は
、たとえば持願昭５９−２１４９５４号の出画の明細書
および図面に記載されているように、シリンダサーボ回
路が１＠のマイクロコンピュータを用いて形成される。

そして、マイクロコンピュータに１個のカウンタを設け
て両誤差信号を形成する場合は、当該コンピュータｆこ
、読出しによって計数内容の変化しないフリーランニン
グカウンタが設けられ、該カウンタによって、ＦＧ渭号
、　ＰＧ傷信号り１−′Ｊ周波数の基準クロック慣号が
計数されるとともに、シリンダモー　りの１回転周期ま
たはＰＧ傷信号周期に設定された位相基準パルス信号の
パルス前、後縁の両方またはいずれか一方により、ＰＧ
傷信号周期で前記フリーランニングカウンタがリセット
される。

さらに、マイクロコンピュータの中央処理装置（ｃｐｕ
）に、速度誤差演算手段および位相誤差演算手段が設け
られ、速度誤差演算手段により、Ｆｅ２号のパルス前縁
または後縁の前記フリーランニングカウンタの計数値の
差からＦＧ倍信号周波数ずｎが検出されて速度誤差信号
が生成され、位相誤差演算手段により、ＰＧに号のパル
ス前、後縁の両方またはいずれか一方の直後（以下ＰＣ
ｌ３号の直後と称する）のＦＧ倍信号パルス前縁または
後縁の前記フリーランニングカウンタの計数値からＰＧ
［号の位相ずれが検出されて位相誤差信号が生、成され
る。

すなわち、前記フリーランニングカウンタの計数値は、
ＦＧ［号のパルス前縁または後縁の間の値がＦＧ倍信号
各１周期の値になり、ＰＧ倍信号直後のＦＧ倍信号パル
ス前縁または後縁のときの値が、リセットのタイミング
を基準としたときのＰＧ倍信号各１周期または半周期の
位相ずれ蚤の値になる。

したがって、速度誤差演算手段は、ＦＧ倍信号パルス前
縁または後縁毎に得られる計数値の差をアナログ変換し
て速度誤差信号を生成し、位相誤差１寅算手段は、ＰＧ
倍信号直後のＦＧＭ号のパルス前縁または後縁のときの
計数値をアナログ変換して位相誤差信号を生成する。

なお、両誤差演算手段の演算が同時に行なえないため、
ＦＧ倍信号ＰＧ倍信号、時間的に重さならないように予
め設定されている。

また、前記マイクロコンピュータは、シリンダサーボ回
路と、たとえばキャプスタンモータの回転を制御するキ
ャプスタンサーボ回路などとに共用されることがあり、
この場合、コンピュータの中央処理装置には、予め設定
された制御プログラムにもとづき、前述の両誤差演算手
段の機能および、キャプスタンサーボ回路などの演算手
段の機能が設けられる。

一方、ＲＦＳＷ信号はＰＧ倍信号基準にして形成され、
この場合、２個の回転ヘッドによってシリンダモータの
半回転毎に交互に磁気テープをヘリカルスキャンすると
ともにＰＧ倍信号シリンダ宅−タの半回転毎にレベル反
転するとしても、ＰＧ倍信号ヘリカルスキャンの位相に
はずれがある。

そして、ＲＦＳＷ信号をヘリカルスキャンに正確に同期
して形成する必要があるため、ＲＦ　Ｓ　Ｗ信号は、た
とえば第３図（ａ）　、　（ｂ）それぞれに示す作成回
路によって形成される。

なお、第３図（ａ）　、　（ｂ）は、２個の回転ヘッド
によってシリンダモータの半回転毎に交互に磁気テープ
がヘリカルスキャンされ、かつＰＧ倍信号レベルがシリ
ンダモータの半回転毎に変化するとしだ場合の溝成を示
す。

そして、第３図（ａ）の場合は、ＰＧ倍信号パルス前縁
および後縁それぞれを遅延してＲＦＳＷ信号を形成する
ため、入力端子（１）のＰＧ倍信号パルス前縁。

後縁それぞれによってトリガされる単安定マルチバイブ
レータ（以下モノマルチと称する）　（２）　、　（３
）が設けられ、両モノマルチ（２）　、　（３）に接続
された時定数用のコンデンサ（Ｃ１）、（Ｃ２）　、可
変抵抗（Ｒ１）、（Ｒ２）の時定数にもとづき、モノマ
ルチ（２）　、　（３）のＱ出力端子（ｑ）から微分用
のコンデンサ（Ｃ３）　、（Ｃ４）、抵抗（Ｒ３）、（
Ｒ４）を介してＲ−Ｓフリップフロップ（４）のセント
、リセット端子（Ｓ）　、　（ｒ）それぞれに、ＰＣｌ
３号のパルス前縁それぞれからＰＧ倍信号ヘリカルスキ
ャンの位相ずれ量およびＰＣ信号のデユーティ−ファク
タの誤差量だけ遅れたタイミングで微分パルスが出力さ
れ、フリップフロップ（４）のＱ出力端子（ｑ）から出
力端子（５）に、デユーティ−ファクタ５０％のＲＦ　
Ｓ　Ｗ信号が形成されて出力される。なお、図中の（す
、（ｉ）はモノマルチ（３１、（４）それぞれの立下り
、立下りトリガ端子を示し、（十Ｂ）は正電源端子を示
す。

また、第３図（ｂ）の場合は、ＰＧ倍信号直後のげ信号
およびＰＧ倍信号直後からシリンダモータの半回転後に
得られるＦＧ倍信号れぞれのパルス前縁を遅延してＲＦ
ＳＷ信号を形成するため、フリップフロップなどにより
、ＰＧ倍信号直後のＦＧ倍信号よびシリンダモータの半
回転後のＰＧ倍信号パルス前縁でレベル反転をくり返す
分局信号が形成されるとともに、該分局信号が入力端子
（６）に入力され、このとき微分用の抵抗（Ｒ５）　、
コンデンサ（Ｃ５）およびイクスクルーシブオアゲート
（７）により、ＦＧ倍信号パルス前縁に同期した微分パ
ルスが形成されるとともに、該微分パルスにより、モノ
マルチ（８ンがトリガされる。

そして、時定数用のコンデンサ（Ｃ６）　、Ｌ（Ｒ６）
の時定数にもとづき、前記分周（１号の立上り、立下り
それぞれからＰＧ倍信号ヘリカルスキャンの位相ずれ量
だけ遅れて立上るパルスが、Ｄフリップフロップ（９）
のクロック端子（ｃｋ）に入力され、このときフリップ
フロップ（９）により、データ入力端子（ｄ）の分局信
号のレベルが取込まれ、フリップフロップ（９）のＱ出
力端子（ｑ）から出力端子ａ０に、デユーティ−ファク
タ５０％のＲＦＳＷ信号が形成されて出力される。

なお、第３図（ａ）の場合は、ＰＣ信号とヘリカルスキ
ャンの位相ずれおよび、ＰＧマグネットの取付は角度誤
差にもとづ（ＰＧ濱号のデユーティ−ファクタの誤差を
吸収して、ＰＣｌ３号からデユーティ−ファクタ５０％
のＲＦＳ”ｖ’Ｖ信号を形成するため、ＰＧ倍信号パル
ス前縁および後縁それぞれ独立して遅延する２個のモノ
マルチ（２）　、　（３１を要するが、同図０〕）の場
合は、入力端子（６）の分周信号がデユーティ−ファク
タ５０％の信号になり、前述のＰＧ倍信号デユーティ−
ファクタの誤差を吸収する必要がないため、１個のモノ
マルチ（８）を設けて形成されている。

また、ＲＦ　Ｓ　Ｗ信号の作成回路には、第３図（ａ）
のモノマルチ（２）　、　（３）および同図（ｂ）のモ
ノマルチそれぞれの代わりに、プログラマブルカウンタ
を用いたものもある。

〔発明が解決しようとする問題点〕

すなわち、シリンダモータの回転をデジタルサーボする
従来のこの種磁気記録再生装置は、マイクロコンピュー
タによって形成されたシリンダサーボ回路と、１つまた
は高教のモノマルチまたはともに、回路全体をデジタル
化して無調整化することなどができない問題点がある。

〔問題点を解決するための手段〕

この発明は、前記の点に留７３　ｔ、　′Ｃ＝’ｒされ
たものであり、複数の回転ヘッドにより磁気テープを順
次にヘリカルスキャンするとともに、該スキャンに同期
したヘッド切換信号により前記各ヘッドのヘッド切換え
を制御し、 かつ前記各ヘッドの回転駆動用のシリンダモータの速度
に比例して周波数が変化する速度検出パルス信号と前記
モータの位相に比例して位相が変化する位相検出パルス
信号とが入力されるシリンダサーボ回路のマイクロコン
ピュータに、前記両検出パルス信号より高周波数の基準
クロクク信号を計数するとともに前記位相検出パルス信
号の周波数の位相基準パルス信号のパルス前。

後縁の両方またはいずれか一方によってリセットされる
フリーランニングカウンタと、 前記速度検出パルス信号のパルス前縁または後縁の前記
カウンタの計数値の差から前記モータの速Ｖ誤差信号を
生成する速度誤差演算手段および、前記位相検出パルス
瀉号のパルス前、後縁の両方またはいずれか一方の直後
の前記速度検出パルス信号のパルス前縁または後縁の前
記カウンタの計数値から前記モータの位相誤差信号を生
成する位相誤差演算手段を有する中央処理装置とを設け
、前記両誤差偲号にもとづいて前記モータの速度、位相
を制御する磁気記録再生装置において、前記コンピュー
タζこ、 前記位相制御手段に取込まれた前記カウンタの計数値に
前記位相検出パルス信号の位相とヘリカルスキャンの位
相とのずｆｉｌに（個当する浦上値を加算して保持する
レジスタと、 ＠記カウンタのｋＩ−数１′直が前記レジスタの保持値
に一致したときに一致検出信号を出力する比校器と、 前記位相検出パルス信号のレベル変化直後のレベルを保
持するラッチ回路と、 前記一致検出信号の出力タイミングで出力レベルが前記
ラッチ回路の保持レベルに制御され、出力信号を前記ヘ
ッド切換は号として出力するフリップフロップとを設け
たことを精機とする磁気記録再生装置である。

〔作用〕

したがって、シリンダサーボ回路のマイクロコンピュー
タにより、シリンダモータの速度９位相を制御する速度
９位相誤差信号とともにヘッド切換信号がデジタル的に
形成され、このときヘッド切換信号の、′［２成に中央
処理装置が用いられないため、ヘッド切換信号は、達文
９位相誤差信号の形成と並行して形成される。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図およ
び第２図とともに詳細に説明する。

第１図において、αυはビデオテープレコーダまたは回
転ヘッド式デジタルオーディオテープレコーダのシリン
ダモータであり、１８０離れた２個の回転ヘッドを回転
駆動し、両ヘッドによって磁気テープを交互にヘリカル
スキャンさせる。α［Ｆ］は図示省略された周波数ジェ
ネレータの出力パルスを整形するヒステリシスアンプで
あり、＠２図（ａ）に示すＦＧ倍信号形成しで出力する
。０３は図示省略されたパルスジェネレータの出力パル
スを整形するヒステリシスアンプであり、第２図（′ｂ
）に示すＰＧ傷信号形成して出力し、このときＰＧ傷信
号レベルはモータ（１）の半回転毎に反転する。（１４
）は基準信号発庄回路であり、ＰＧ傷信号同一周期の第
２図（Ｃ）の常用基準パルス信号（以下ＲＥＦ信号と称
する）を形成して出力する。

（１９は１チツプのマイクロコンピュータ、ａｏはコン
ピュータ０Ｑの中央処理装置界（以下ＣＰＵと称する）
であり、割込み端子（ｉｎｔ）にＦＧ倍信号入力される
。

Ｑ７）はデータバスα→を介してＣＰＵＱ６に接続され
た入力インタフェースであり、ＰＧ傷信号よびＲＥＦ信
号の入カポ−ｈ　ヲ形ＪｉＱする。

０１はデータバスα→に接続されたフリーランニングカ
ウンタであり、コンピュータＱＳＯ内邪の基準クロック
信号を計数するとともに、インタフェースα力に入力さ
れたＲＥＦ信号のパルス前縁の立上りおよび後縁の立下
りによってリセットされる。（１）はデータバスα■に
接続されたレジスタであり、後ＣＩ）はカウンタα１の
計数値とレジスタ員の保持値とを比較する比較器であり
、カウンタＱＣＩの計数値がレジスタ（イ）の保持値に
一致したときに一致検出信号を出力する。（１）はデー
タバスαＱに接続されたラッチ回路であり、後述するよ
うに、ＰＧ傷信号パルス前縁および後縁それぞれのレベ
ル変化直後のレベルを保持し、保持レベルの出力信号を
出力する。

（イ）はクロック端子（ｄＯに比較器Ｑυの一致検出信
れたときに、ラッチ回路器の出力信号を取込み、Ｑ出力
端子（ｑ）からコンピュータαＧの外部のＲＦＳＷ信号
端子１２４に、ラッチ回路のの出力レベルに制御された
出力信号を、ＲＦＳＷｉ号として出力する。

なお、アンプ＠、α３９発生回路α→およびマイクロコ
ンピュータ０Ｑにより、シリンダサーボ回路が形成され
ている。

ところで、コンピュータｑυは、シリンダサーボ回路お
よび、キャプスタンサーボ回路などの他の回路に共用さ
れ、コンピュータαυのカウンタ１：ＩＣＩ。

レジスタ（イ）は、たとえば、株式会社日立製作所の型
番ＨＤ　６３０１ＸＯ，ＨＤ６３０３Ｘのマイクロコン
ピュータのフリーランニングカウンタ、アウトプットコ
ンベアレジスタと同様に構成されている。

また、コンピュータαＱの内部で形成される基準クロッ
ク信号は、ＦＧ倍信号ＰＧ傷信号り高周波数の信号から
なる。

そして、カウンタｏ９は、基準クロック信号を計数する
とともに、インタフェースα加こ入力されたＲＥＦ信号
のパルス前、後縁それぞれでリセットされ、第２図（ｄ
）に示すように、ＲＥＦ信号のパルス前、後縁のｔａ、
ｔｂ、ｔｃ、・・に計数値がＯになる。

一方、ＣＰＵＱｆｅには、予め設定された制御プログラ
ムにもとづき、モータａυの速度１位相誤差演算手段の
機能および、キャプスタンサーボ回路などの他の回路の
演算手段の機能が設けられている。

そして、割込み端子（ｉｎｔ）にＦＧ倍信号パルス前縁
の立上りが入力されると、ＣＰＵＱＱは、速度誤差演算
手段とて動作し、そのときのカウンタα０の計数値を取
込むとともに、当該計数値と１つ前のＦＧ倍信号パルス
前縁の立上りで取込んだカウンタ０１の計数値との差を
演算し、モータｑυの速度変動を検出するとともに、演
算して得られた差の値をアナログ変換してモータ０１）
の速度誤差信号を生成し、図示省略されたモータ１１υ
の駆動回路に、生成した速度誤差信号を出力する。

また、インタフェースα力に入力されたＰＧ傷信号、デ
ータバス＜１８）を介してＣＰ　Ｕ　（１ｆ３に取込ま
れ、ＰＧ傷信号パルス前、後縁が入力されると、ＣＰＵ
ＱＱは、位相誤差演算手段として動作し、このとき、第
２図（ｂ）に示すＰＧ傷信号パルス前、後ｇ　ｔ　ａ７
．　ｔ　ｂ’、　ｔｃ：’。

・・・それぞれの直後のＦＧ倍信号パルス前縁、すなわ
ち同図（ａ）のｔａ、ｔｂ、ｔｃ、・・・それぞれで取
込んだカウンタ翰の計数値からモータ０→の位相変動を
検出するとともに、ｔａ、　ｔｂ、　ｔｃ　、・・・の
計数値をアナログ変換してモータαＤの位相誤差信号を
生成し、前述の駆動回路に、生成した位相誤差信号を出
力する。

すなわち、モータα心の速度にしたがってＦＧ倍信号周
波数が変動するため、速度誤差演算手段は、ＦＧ倍信号
各１周期のカウンタａ儲の計数値の差から周波数の変動
を検出して速度誤差信号を生成する。

また、ＲＥＦ信号がモータαηの位相の基準信号になる
とともに、カウンタ四がＲＥＦ信号のパルス前、後縁で
リセットされるため、カウンタ四の計数値は、ＲＥＦ信
号の半周期毎に０になる。

そして、ＰＧ傷信号位相がモータ０１）の位相変動にし
たがってＲＥＦ信号の位相からずれるとともに、ＦＧＩ
言号貫目Ｇ傷信号りかなり高周波数であるため、位相誤
差演算手段は、ＰＧ傷信号パルス前、後縁の直後のＦＧ
倍信号パルス前縁を、ＰＧ傷信号パルス前、後縁とみな
し、このときカウンタ０９の計数値がＲＥＦ信号のＰＧ
傷信号位相差に等しいため、位相誤差演算手段は、カウ
ンタ０９の計数値から位相の変動を検出して位相誤差信
号を生成する。

ところで、この実施例の場合は、２個の回転ヘッドによ
って志気テープが交互にヘリカルスキャンされ、このと
き両ヘッドのスキャン周期は、ＰＧ傷信号よびＲＥＦ信
号の半周期になる。

また、位相誤差信号によって制御されたモータ０すの位
相と両ヘッドのヘリカルスキャンの位相とには、設計時
などに設定された量ｔごけずれがある。

そして、位相誤差演算手段シこより、ｔａ、ｔｂ、ｔｃ
、・・・にＣＰＵ（ｌｅ９に取込まれたカウンタＯｎの
計数値は、データバスαねを介してレジスタ翰にも直ち
に供給され、このときレジスタ翰は、入力された計数に
ニ、ＲＥＦ信号の位相とヘリカルスキャンの位相とのず
れ量、すなわち第２図（ｄ）のτに等しいカウンタ０つ
の計数値からなる補正値を加算して保持する。

なお、補正値は、たとえば外付けのディツプスインチに
よって予め設定されている。

また、ＣＰ　Ｕ　Ｈにより、ｔａ、　ｔｂ、　ｔｃ　、
　−のときのＰＧｉ号がデータバスα→を介してラッチ
回路のに供給され、ラッチ回路（イ）には、ｔａ　、　
ｔｂ　、　ｔｃ　、・・・それぞれのＰＧ傷信号レベル
、すなわち生成するＲ　Ｆ　Ｓ　Ｗ濡号のつぎの反転レ
ベルが保持される。

さらに、カウンタＧ９の計数値およびレジスタ（１）の
保持値は、データバス０８）を介さずに、比較器Ｑυに
直接入力され、比較器ぐυにより、カウンタＱｌの計数
値とレジスタ（イ）の保持値とが、常時比較される。

そして、ｔａ、ｔｂ、ｔｃ、・・・それぞれから前述の
ずれ量の期間でだけ遅れた第２図（ｄ）のｔａ　、　ｔ
ｂ　、　ｔｃ。

・・・にカウンタ０９の計数値がレジスタ（イ）の保持
値に達し、カウンタ０９の計数値とレジスタ（１）の保
持値とが一致すると、比較器Ｃυからフリップフロップ
□のクロック端子（ｃｋ）　ｊと、一致検出信号が出力
される。

さらに、一致検出信号がクロック端子（ｃｋ）に入力さ
れると、フリップフロップ■は、データ入力端子（ｄ）
のレベル、すなわちラッチ回路（支）の保持レベルを取
込み、Ｑ出力端子（ｑ）のレベルをデータ入力端子（ｄ
）のレベルに制御する。

そこで、フリップフロップ刹のＱ出力端子（ｑ）の出力
信号は、第２図（ｅ）に示すように、ＲＥＦ信号からほ
ぼτだけ位相のずれた信号、すなわち回転ヘッドの正規
のヘリカルスキャンの位相に同期したＲＦＳＷ信号にな
り、該ＲＦＳＷ信号が出力端子αつを介して図示省略さ
れたヘッド切換回路などに出力される。

したがって、第１図の場合は、コンピュータαＱによっ
て、モータαηの速度２位相誤差信号とともにＲＦＳＷ
信号がデジタル的に生成され、モノマルチなどを用いた
従来のＲＦＳＷ信号の作成回路を設けることなく　、Ｒ
ＦＳＷ信号を形成することかで・き、このときモノマル
チなどを用いないため、回路全体のデジタル化および無
調整化などを図ることができる。

そして、レジスタ■、比較器３υ、ラッチ回路（ハ）、
フリップフロップ＠により、ＣＰＵ（＋６を介さすにＲ
Ｆ　Ｓ　Ｗ君号が生成されるため、ＲＦ　Ｓ　Ｗ信号の
生成が、ＣＰＵ１ｌＩＱの演算処理に影響を与えること
がなく、コンピュータａＱは、ソフトウェアの負担なく
ＲＦＳＷ信号を生成することができる。

また、レジスタ圀の補正値を調整することにより、ＲＥ
Ｆ信号の位相と正規のヘリカルスキャンの位相とのずれ
量の期間τを、たとえば機種などに応じて容易調整する
こともできる。

なお、ＦＧ倍信号パルス前縁でカウンタ０９の計数値を
ＣＰＵＱＱに取込む代わりにＦＧ倍信号パルス後、縁で
カウンタＯＣの計数値をＣＰ　Ｕ　Ｑｆ３に取込むよう
にしてもよい。

また、ＲＥＦ信号、ＰＧ信号の１周期がモータαυの１
／２周期になる場合などには、ＲＥＦ信号のパルス前、
後縁のいずれか一方でカウンタ００をリセットすればよ
い。

さらに、回転ヘッドが３個以上の場合に適用できるのも
勿論である。

〔発明の効果〕

以上のように、この発明の磁気記録再生装置によると、
シリンダサーボ回路のマイクロコンピュータ０９に、フ
リーランニングカウンタ・］９および中央処理装置αＱ
とともに、レジスタ■、比較器シυ。

ラッチ回路翰、フリップフロップ（ハ）を設けたことに
より、マイクロコンピュータＯＱの内部で、シリンダモ
ータ０］）の速度９位相制御用の速度９位相誤差信号お
よびヘッド切換信号を、デジタル的；こ生成することが
でき、開成を簡素化することができるとともに、回路全
体のデジタル化および烈調苓化などを図ることができる
ものである。

【図面の簡単な説明】

第１図および第２図はこの発明の磁気記録再生装置の１
実施例を示し、第１図は一部のブロック図、第２図（ｎ
）〜（ｅ）は動作説明用のタイミングチャート、第３図
（ａ）　、　（ｂ）はそれぞれ従来のコサ気？録再生装
置に設けられたヘッド切換信号の作成回路のブロック図
である。 ０１）・・・シリンダモータ、α訃・・マイクロコンピ
ュータ、ＯＱ・・・ＣＰＵ１Ｑ！・・・フリーランニン
グカウンタ、（イ）・・・レジスタ、浸り・・・比較器
、■・・ラッチ回路、＠・・・フリノフフロノプ。

Claims (1)

1. 【特許請求の範囲】 １　複数の回転ヘッドにより磁気テープを順次にヘリカ
   ルスキャンするとともに、該スキャンに同期したヘッド
   切換信号により前記各ヘッドのヘッド切換えを制御し、 かつ前記各ヘッドの回転駆動用のシリンダモータの速度
   に比例して周波数が変化する速度検出パルス信号と前記
   モータの位相に比例して位相が変化する位相検出パルス
   信号とが入力されるシリンダサーボ回路のマイクロコン
   ピュータに、 前記両検出パルス信号より高周波数の基準クロック信号
   を計数するとともに前記位相検出パルス信号の周波数の
   位相基準パルス信号のパルス前、後縁の両方またはいず
   れか一方によってリセットされるフリーランニングカウ
   ンタと、 前記速度検出パルス信号のパルス前縁または後縁の前記
   カウンタの計数値の差から前記モータの速度誤差信号を
   生成する速度誤差演算手段および、前記位相検出パルス
   信号のパリス前、後縁の両方またはいずれが一方の直後
   の前記速度検出パルス信号のパルス前縁または後縁の前
   記カウンタの計数値から前記モータの位相誤差信号を生
   成する位相誤差演算手段を有する中央処理装置とを設け
   、前記両誤差信号にもとづいて前記モータの速度、位相
   を制御する磁気記録再生装置において、前記コンピュー
   タに、 前記位相制御手段に取込まれた前記カウンタの計数値に
   前記位相検出パルス信号の位相とヘリカルスキャンの位
   相とのずれ量に相当する補正値を加算して保持するレジ
   スタと、 前記カウンタの計数値が前記レジスタの保持値に一致し
   たときに一致検出信号を出力する比較器と、 前記位相検出パルス信号のレベル変化直後のレベルを保
   持するラッチ回路と、 前記一致検出信号の出力タイミングで出力レベルが前記
   ラッチ回路の保持レベルに制御され、出力信号を前記ヘ
   ッド切換信号として出力するフリップフロップとを設け
   たことを特徴とする磁気記録再生装置。