JP2619239B2 - 回転ヘッド型記録再生装置 - Google Patents
回転ヘッド型記録再生装置Info
- Publication number
- JP2619239B2 JP2619239B2 JP61144544A JP14454486A JP2619239B2 JP 2619239 B2 JP2619239 B2 JP 2619239B2 JP 61144544 A JP61144544 A JP 61144544A JP 14454486 A JP14454486 A JP 14454486A JP 2619239 B2 JP2619239 B2 JP 2619239B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- switch
- output
- circuit
- heads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、４ヘツド型VTR（ビデオテープレコーダ）
のような回転ヘッド型記録再生装置に関する。
のような回転ヘッド型記録再生装置に関する。
モノマルチバイブレータのCR回路における抵抗Ｒを変
えれば、出力パルス幅が変化することは周知である。と
ころで、汎用の斜め走査方式の４ヘツド型VTRのビデオ
ヘツド回転ドラムの速度は、通常再生時と特殊再生時と
で異なる。即ち、ビデオヘツドの回転方向とテープの送
り方向とが同一であるため、例えば静止画再生のために
テープ走行を止めると、ビデオヘツドとテープとの相対
的走査速度が通常再生時よりも速くなり、NTSC方式の再
生ビデオ信号の水平同期信号の周波数が通常再生時より
も高くなる。そこで、静止画再生時にはヘツドドラムの
回転数を高めている。また、高速再生や逆方向再生時に
も同様な問題が生じるので、ドラムの回転数を変える。
えれば、出力パルス幅が変化することは周知である。と
ころで、汎用の斜め走査方式の４ヘツド型VTRのビデオ
ヘツド回転ドラムの速度は、通常再生時と特殊再生時と
で異なる。即ち、ビデオヘツドの回転方向とテープの送
り方向とが同一であるため、例えば静止画再生のために
テープ走行を止めると、ビデオヘツドとテープとの相対
的走査速度が通常再生時よりも速くなり、NTSC方式の再
生ビデオ信号の水平同期信号の周波数が通常再生時より
も高くなる。そこで、静止画再生時にはヘツドドラムの
回転数を高めている。また、高速再生や逆方向再生時に
も同様な問題が生じるので、ドラムの回転数を変える。
一方、２つの通常再生ヘツドと２つの特殊再生ヘツド
とは、ヘツドドラム上の異なる角度位置に配置されてい
るので、２つの通常再生ヘツドの出力を交互に切り換え
るためのスイツチパルスを基準として特殊再生のための
スイツチパルスを形成することが行われている。例え
ば、通常再生用のスイツチパルス形成回路から得られる
出力に基づいてモノマルチバイブレータをトリガし、モ
ノマルチバイブレータの出力で通常再生用スイツチパル
スに所定の時間遅れを与えて特殊再生用スイツチパルス
を形成している。通常再生用スイツチパルスと特殊再生
用スイツチパルスとの時間関係は、ヘツドドラムの回転
速度の変化に対応させて切り換えることが必要になる。
このため、従来は、モノマルチバイブレータの時定数回
路に切換スイツチを介して複数の抵抗を配設し、回転数
に対応した抵抗を選択した。
とは、ヘツドドラム上の異なる角度位置に配置されてい
るので、２つの通常再生ヘツドの出力を交互に切り換え
るためのスイツチパルスを基準として特殊再生のための
スイツチパルスを形成することが行われている。例え
ば、通常再生用のスイツチパルス形成回路から得られる
出力に基づいてモノマルチバイブレータをトリガし、モ
ノマルチバイブレータの出力で通常再生用スイツチパル
スに所定の時間遅れを与えて特殊再生用スイツチパルス
を形成している。通常再生用スイツチパルスと特殊再生
用スイツチパルスとの時間関係は、ヘツドドラムの回転
速度の変化に対応させて切り換えることが必要になる。
このため、従来は、モノマルチバイブレータの時定数回
路に切換スイツチを介して複数の抵抗を配設し、回転数
に対応した抵抗を選択した。
しかし、モノマルチバイブレータの時定数回路の複数
の抵抗のバラツキがモノマルチバイブレータの出力パル
ス幅に影響するために、種々の出力パルス幅を容易に得
ることができなかつた。
の抵抗のバラツキがモノマルチバイブレータの出力パル
ス幅に影響するために、種々の出力パルス幅を容易に得
ることができなかつた。
また、回転ドラム即ち回転ヘッドの回転速度の変動が
生じても従来装置では、一対の通常再生用ヘッドの出力
の切換パルスと一対の特殊再生用ヘッドの出力の切換パ
ルスとの時間間隔が固定されているために、特殊再生用
ヘッドの出力の切換パルスを最適時間位置に発生させる
ことができななかった。
生じても従来装置では、一対の通常再生用ヘッドの出力
の切換パルスと一対の特殊再生用ヘッドの出力の切換パ
ルスとの時間間隔が固定されているために、特殊再生用
ヘッドの出力の切換パルスを最適時間位置に発生させる
ことができななかった。
そこで、本発明の目的は、一対の通常再生用ヘッドの
再生出力を交互に抽出するためのスイッチパルスと一対
の特殊再生用ヘッドの再生出力を交互に抽出するための
スイッチパルスとを最適な時間間隔を有して発生させる
ことができる回転ヘッド型記録再生装置を提供すること
にある。
再生出力を交互に抽出するためのスイッチパルスと一対
の特殊再生用ヘッドの再生出力を交互に抽出するための
スイッチパルスとを最適な時間間隔を有して発生させる
ことができる回転ヘッド型記録再生装置を提供すること
にある。
［問題点を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図
面の符号を参照して説明すると、記録媒体テープを回転
ドラムに対して斜めに走行させて前記テープ上の記録信
号を再生するための斜め走査方式の回転ヘッド型記録再
生装置であって、通常再生のために180度の角度間隔を
有して配置された第１及び第２の再生ヘッド（１）
（２）と、前記通常再生時の前記テープの走行速度とは
異なる速度で再生する時に使用するものであって、前記
第１及び第２の再生ヘッド（１）（２）に対して一定の
角度間隔を有し且つ互いに180度の角度間隔を有するよ
うに配置された第３及び第４の再生ヘッド（３）（４）
と、前記第１、第２、第３及び第４の再生ヘッド（１）
（２）（３）（４）を同時に回転するためのヘッド回転
手段と、前記第１及び第２の再生ヘッド（１）（２）の
180度の回転に相当する時間幅を有して前記第１及び第
２の再生ヘッド（１）（２）から得られた再生出力をス
イッチを使用して交互に抽出して交互に配置することに
よって第１の再生出力信号を形成するたの第１のスイッ
チ回路（11）と、前記第３及び第４の再生ヘッド（３）
（４）の180度の回転に相当する時間幅を有して前記第
３及び第４の再生ヘッド（３）（４）から得られた再生
出力をスイッチを使用して交互に抽出して交互に配置す
ることによって第２の再生出力信号を形成するための第
２のスイッチ回路（14）と前記第１、第２、第３及び第
４の再生ヘッド（１）（２）（３）（４）が１回転する
毎に１個の割合でパルスを発生するパルス発生用ヘッド
（16）と、前記パルス発生用ヘッド（16）の出力に基づ
いて前記第１及び第２の再生ヘッド（１）（２）から得
られた再生出力を交互に抽出するための第１のスイッチ
パルスを形成して前記第１のスイッチ回路（11）に供給
する第１のスイッチパルス形成回路（18）と、前記第
１、第２、第３及び第４の再生ヘッド（１）（２）
（３）（４）の回転速度に対応した繰返し周波数を有し
ていると共に前記パルス発生用ヘッド（16）の出力パル
スよりも十分に高い繰返し周波数を有している周波数信
号をパルスの形態で発生する周波数発生器（25）と、出
力パルス幅を決定するための抵抗（Ｒ）とコンデンサ
（Ｃ）とを含むモノマルチバイブレータ（33）と、前記
コンデンサ（Ｃ）の充電電源と前記コンデンサ（Ｃ）と
の間に接続された充電中断用アナログスイッチ（34）
と、前記モノマルチバイブレータ（33）が出力パルスを
発生している期間中において前記コンデンサ（Ｃ）の充
電を中断して前記コンデンサ（Ｃ）の充電電圧を一定値
に保つ期間を生じさせるために前記アナログスイッチ
（34）をオフ状態に制御するものであって、前記充電電
圧を一定値に保つ期間を前記周波数発生器（25）から得
られたパルスを所定個数だけ計数することによって決定
するように形成されているスイッチ制御回路と、前記第
１のスイッチパルス形成回路（18）と前記モノマルチバ
イブレータ（33）とに接続され、前記第１のスイッチパ
ルスに対して前記モノマルチバイブレータ（33）の出力
パルスに相当する遅延を与えて前記第３及び第４の再生
ヘッド（３）（４）から得られた再生出力を交互に抽出
するための第２のスイッチパルスを形成して前記第２の
スイッチ回路（14）に供給するように形成されている第
２のスイッチパルス形成回路と録再生装置に係わるもの
である。
面の符号を参照して説明すると、記録媒体テープを回転
ドラムに対して斜めに走行させて前記テープ上の記録信
号を再生するための斜め走査方式の回転ヘッド型記録再
生装置であって、通常再生のために180度の角度間隔を
有して配置された第１及び第２の再生ヘッド（１）
（２）と、前記通常再生時の前記テープの走行速度とは
異なる速度で再生する時に使用するものであって、前記
第１及び第２の再生ヘッド（１）（２）に対して一定の
角度間隔を有し且つ互いに180度の角度間隔を有するよ
うに配置された第３及び第４の再生ヘッド（３）（４）
と、前記第１、第２、第３及び第４の再生ヘッド（１）
（２）（３）（４）を同時に回転するためのヘッド回転
手段と、前記第１及び第２の再生ヘッド（１）（２）の
180度の回転に相当する時間幅を有して前記第１及び第
２の再生ヘッド（１）（２）から得られた再生出力をス
イッチを使用して交互に抽出して交互に配置することに
よって第１の再生出力信号を形成するたの第１のスイッ
チ回路（11）と、前記第３及び第４の再生ヘッド（３）
（４）の180度の回転に相当する時間幅を有して前記第
３及び第４の再生ヘッド（３）（４）から得られた再生
出力をスイッチを使用して交互に抽出して交互に配置す
ることによって第２の再生出力信号を形成するための第
２のスイッチ回路（14）と前記第１、第２、第３及び第
４の再生ヘッド（１）（２）（３）（４）が１回転する
毎に１個の割合でパルスを発生するパルス発生用ヘッド
（16）と、前記パルス発生用ヘッド（16）の出力に基づ
いて前記第１及び第２の再生ヘッド（１）（２）から得
られた再生出力を交互に抽出するための第１のスイッチ
パルスを形成して前記第１のスイッチ回路（11）に供給
する第１のスイッチパルス形成回路（18）と、前記第
１、第２、第３及び第４の再生ヘッド（１）（２）
（３）（４）の回転速度に対応した繰返し周波数を有し
ていると共に前記パルス発生用ヘッド（16）の出力パル
スよりも十分に高い繰返し周波数を有している周波数信
号をパルスの形態で発生する周波数発生器（25）と、出
力パルス幅を決定するための抵抗（Ｒ）とコンデンサ
（Ｃ）とを含むモノマルチバイブレータ（33）と、前記
コンデンサ（Ｃ）の充電電源と前記コンデンサ（Ｃ）と
の間に接続された充電中断用アナログスイッチ（34）
と、前記モノマルチバイブレータ（33）が出力パルスを
発生している期間中において前記コンデンサ（Ｃ）の充
電を中断して前記コンデンサ（Ｃ）の充電電圧を一定値
に保つ期間を生じさせるために前記アナログスイッチ
（34）をオフ状態に制御するものであって、前記充電電
圧を一定値に保つ期間を前記周波数発生器（25）から得
られたパルスを所定個数だけ計数することによって決定
するように形成されているスイッチ制御回路と、前記第
１のスイッチパルス形成回路（18）と前記モノマルチバ
イブレータ（33）とに接続され、前記第１のスイッチパ
ルスに対して前記モノマルチバイブレータ（33）の出力
パルスに相当する遅延を与えて前記第３及び第４の再生
ヘッド（３）（４）から得られた再生出力を交互に抽出
するための第２のスイッチパルスを形成して前記第２の
スイッチ回路（14）に供給するように形成されている第
２のスイッチパルス形成回路と録再生装置に係わるもの
である。
なお、上記発明と実施例の対応関係を説明すると、前
記ヘッド回転手段は例えばドラム（５）とモータ（24）
であり、前記スイッチ制御回路は例えばＤ型フリップフ
ロップ（37）（38）（39）とNANDゲート（40）から成る
回路であり、前記第２のスイッチパルス形成回路はJKフ
リップフロップ（30）と２つのインバータ（31）（32）
から成る回路である。
記ヘッド回転手段は例えばドラム（５）とモータ（24）
であり、前記スイッチ制御回路は例えばＤ型フリップフ
ロップ（37）（38）（39）とNANDゲート（40）から成る
回路であり、前記第２のスイッチパルス形成回路はJKフ
リップフロップ（30）と２つのインバータ（31）（32）
から成る回路である。
［発明の作用及び効果］ 本願発明は次の作用効果を有する。
（イ） 通常再生のための第１及び第２の再生ヘッド
（１）（２）の出力を交互に抽出するたの第１のスイッ
チパルスと特殊再生のための第３及び第４の再生ヘッド
（３）（４）の出力を交互に抽出するための第２のスイ
ッチパルスとの間の時間間隔が固定されていないので、
第１〜第４の再生ヘッド（１）〜（４）の回転速度の変
動に応じて変化する。従って、第１及び第２のスイッチ
パルスの時間間隔を常に最適に保つことができる。
（１）（２）の出力を交互に抽出するたの第１のスイッ
チパルスと特殊再生のための第３及び第４の再生ヘッド
（３）（４）の出力を交互に抽出するための第２のスイ
ッチパルスとの間の時間間隔が固定されていないので、
第１〜第４の再生ヘッド（１）〜（４）の回転速度の変
動に応じて変化する。従って、第１及び第２のスイッチ
パルスの時間間隔を常に最適に保つことができる。
（ロ） 第２のスイッチパルスは第１のスイッチパルス
に遅延を与えることによって形成され、且つこの遅延を
与えるためのモノマルチバイブレータの出力パルスの幅
は、第１〜第４の再生ヘッド（１）〜（４）の回転速度
に対応した周波数信号を発生する周波数発生器（25）の
パルスを所定個数だけ係数することによって決定される
ので、比較的簡単な構成によって第２のスイッチパルス
を最適時間位置に発生させることができる。
に遅延を与えることによって形成され、且つこの遅延を
与えるためのモノマルチバイブレータの出力パルスの幅
は、第１〜第４の再生ヘッド（１）〜（４）の回転速度
に対応した周波数信号を発生する周波数発生器（25）の
パルスを所定個数だけ係数することによって決定される
ので、比較的簡単な構成によって第２のスイッチパルス
を最適時間位置に発生させることができる。
［実施例］ 次に、図面によつて本発明の実施例に係わる４ヘツド
型VTRを説明する。第１図のVTRは通常再生のための第１
及び第２のヘツド（１）（２）の他に、特殊再生用の第
３及び第４のヘツド（３）（４）を有する。第１及び第
２のヘツド（１）（２）は回転ドラム（５）に180度の
角度間隔を有して配置され、第３及び第４のヘツド
（３）（４）は、第１及び第２のヘツド（１）（２）に
対して55゜の角度差を有してドラム（５）上に180度の
角度間隔で配置されている。ドラム（５）は矢印（６）
で示す如く反時計方向に回転し、テープ（７）は通常再
生時に矢印（８）に示す如く左から右に走行する。な
お、テープ（７）はドラム（５）の軸に対して斜めに走
行するので、第１〜第４のヘツド（１）〜（４）はテー
プ（７）を斜めに走査する。斜め走査方式は、汎用のVT
Rと同一であるので説明を省略する。
型VTRを説明する。第１図のVTRは通常再生のための第１
及び第２のヘツド（１）（２）の他に、特殊再生用の第
３及び第４のヘツド（３）（４）を有する。第１及び第
２のヘツド（１）（２）は回転ドラム（５）に180度の
角度間隔を有して配置され、第３及び第４のヘツド
（３）（４）は、第１及び第２のヘツド（１）（２）に
対して55゜の角度差を有してドラム（５）上に180度の
角度間隔で配置されている。ドラム（５）は矢印（６）
で示す如く反時計方向に回転し、テープ（７）は通常再
生時に矢印（８）に示す如く左から右に走行する。な
お、テープ（７）はドラム（５）の軸に対して斜めに走
行するので、第１〜第４のヘツド（１）〜（４）はテー
プ（７）を斜めに走査する。斜め走査方式は、汎用のVT
Rと同一であるので説明を省略する。
第１及び第２のヘツド（１）（２）は、ロータリート
ランス、記録再生切換回路、前置増幅等を含むそれぞれ
のヘツド出力回路（９）（10）を介して第１のスイツチ
回路（11）に接続されている。第３及び第４のヘツド
（３）（４）は、ロータリートランス、前置増幅器等を
含むそれぞれのヘツド出力回路（12）（13）を介して第
２のスイツチ回路（14）に接続されている。第１のスイ
ツチ回路（11）は、通常再生時に第１及び第２のヘツド
（１）（２）から得られる再生信号のオーバラツプ部分
を除去し、第１のヘツド（１）の出力と第２のヘツド
（２）の出力とを交互に取り出すための公知の回路であ
る。第２のスイツチ回路（14）は特殊再生時に第３及び
第４のヘツド（３）（４）から得られる再生信号のオー
バラツプ部分を除去し、第３のヘツド（３）の出力と第
４のヘツド（４）の出力とを交互に取り出す公知の回路
である。第１及び第２のスイツチ回路（11）（14）の出
力は再生信号処理回路（15）即ち復調回路に接続されて
いる。
ランス、記録再生切換回路、前置増幅等を含むそれぞれ
のヘツド出力回路（９）（10）を介して第１のスイツチ
回路（11）に接続されている。第３及び第４のヘツド
（３）（４）は、ロータリートランス、前置増幅器等を
含むそれぞれのヘツド出力回路（12）（13）を介して第
２のスイツチ回路（14）に接続されている。第１のスイ
ツチ回路（11）は、通常再生時に第１及び第２のヘツド
（１）（２）から得られる再生信号のオーバラツプ部分
を除去し、第１のヘツド（１）の出力と第２のヘツド
（２）の出力とを交互に取り出すための公知の回路であ
る。第２のスイツチ回路（14）は特殊再生時に第３及び
第４のヘツド（３）（４）から得られる再生信号のオー
バラツプ部分を除去し、第３のヘツド（３）の出力と第
４のヘツド（４）の出力とを交互に取り出す公知の回路
である。第１及び第２のスイツチ回路（11）（14）の出
力は再生信号処理回路（15）即ち復調回路に接続されて
いる。
（16）はパルス再生用ヘツド即ちPGヘツドであり、ド
ラム（５）に同期して回転する一対のマグネツト（17
a）（17b）の通過を検出し、PGパルス（回転位相パル
ス）を発生する。PGヘツド（16）に接続されたスイツチ
パルス形成回路（18）は、PGパルスに基づいて第３図
（Ａ）に示す通常再生用スイツチパルスを公知の方法で
形成し、第１のスイツチ回路（11）に送る。これによ
り、第１のスイツチ回路（11）は、第３図（Ａ）の高レ
ベル期間に対応して第１のヘツド（１）の出力を選択
し、低レベル期間に対応して第２のヘツド（２）の出力
を選択する。
ラム（５）に同期して回転する一対のマグネツト（17
a）（17b）の通過を検出し、PGパルス（回転位相パル
ス）を発生する。PGヘツド（16）に接続されたスイツチ
パルス形成回路（18）は、PGパルスに基づいて第３図
（Ａ）に示す通常再生用スイツチパルスを公知の方法で
形成し、第１のスイツチ回路（11）に送る。これによ
り、第１のスイツチ回路（11）は、第３図（Ａ）の高レ
ベル期間に対応して第１のヘツド（１）の出力を選択
し、低レベル期間に対応して第２のヘツド（２）の出力
を選択する。
（19）は両縁検出回路であり、一方の入力がスイツチ
パルス形成回路に接続され、他方の入力が抵抗（20）と
コンデンサ（21）との遅延回路を介してスイツチパルス
形成回路（18）に接続された排他的ORゲート（22）から
成り、第３図（Ｂ）のパルスを発生する。
パルス形成回路に接続され、他方の入力が抵抗（20）と
コンデンサ（21）との遅延回路を介してスイツチパルス
形成回路（18）に接続された排他的ORゲート（22）から
成り、第３図（Ｂ）のパルスを発生する。
（23）は本発明に係わる可変モノマルチバイブレータ
回路であり、両縁検出回路（19）の出力ライン（19a）
に接続され、第３図（Ｃ）のパルスを発生するものであ
る。
回路であり、両縁検出回路（19）の出力ライン（19a）
に接続され、第３図（Ｃ）のパルスを発生するものであ
る。
ドラム（５）を回転するモータ（24）には周波数発生
器（25）が接続されている。この周波数発生器（25）は
ドラム（５）の１回転の周期よりも十分に短い周期で回
転速度に対応した周波数信号を発生する。周波数発生器
（25）の出力は増幅器（26）を介してモータ制御回路
（28）に接続されていると共に、ライン（29）を介して
本発明に係わる可変モノマルチバイブレータ回路（23）
にも接続されている。
器（25）が接続されている。この周波数発生器（25）は
ドラム（５）の１回転の周期よりも十分に短い周期で回
転速度に対応した周波数信号を発生する。周波数発生器
（25）の出力は増幅器（26）を介してモータ制御回路
（28）に接続されていると共に、ライン（29）を介して
本発明に係わる可変モノマルチバイブレータ回路（23）
にも接続されている。
（30）はJKフリツプフロツプであり、第３図（Ｄ）の
遅延スイツチパルスを形成するものである。このフリツ
プフロツプのＪ入力端子はスイツチパルス形成回路（1
8）に接続され、このＫ入力端子はインバータ（31）を
介してスイツチパルス形成回路（18）に接続され、クロ
ツク入力端子（CK）はインバータ（32）を介して可変モ
ノマルチバイブレータ回路（23）に接続され、Ｑ出力端
子は第２のスイツチ回路（14）に接続されている。第３
図（Ｄ）の遅延スイツチパルスは第３図（Ａ）のパルス
にドラム（５）の約55゜の角度に対応する遅延時間
（Ｔ）を与えたものである。
遅延スイツチパルスを形成するものである。このフリツ
プフロツプのＪ入力端子はスイツチパルス形成回路（1
8）に接続され、このＫ入力端子はインバータ（31）を
介してスイツチパルス形成回路（18）に接続され、クロ
ツク入力端子（CK）はインバータ（32）を介して可変モ
ノマルチバイブレータ回路（23）に接続され、Ｑ出力端
子は第２のスイツチ回路（14）に接続されている。第３
図（Ｄ）の遅延スイツチパルスは第３図（Ａ）のパルス
にドラム（５）の約55゜の角度に対応する遅延時間
（Ｔ）を与えたものである。
モータ制御回路（28）は、モノマルチバイブレータ
（42）、台形波形成回路（43）、サンプルホールド回路
（44）、サンプルホールドのゲートパルス発生回路（4
5）、差動増幅器（46）、ドラム位相誤差信号形成回路
（47）、駆動回路（48）から成る。
（42）、台形波形成回路（43）、サンプルホールド回路
（44）、サンプルホールドのゲートパルス発生回路（4
5）、差動増幅器（46）、ドラム位相誤差信号形成回路
（47）、駆動回路（48）から成る。
第２図は第１図の可変モノマルチバイブレータ（23）
を詳しく示すものである。この可変モノマルチバイブレ
ータ回路（23）は、普通のモノマルチバイブレータ（3
3）と、アナログスイツチ（34）と、スイツチ制御回路
（35）とから成る。モノマルチバイブレータ（33）は、
論理ゲートの集積回路（36）に時定数を決定するための
抵抗ＲとコンデンサＣとを接続したものである。アナロ
グスイツチ（34）は抵抗ＲとコンデンサＣとの間に接続
されている。従つて、このアナログスイツチ（34）がオ
ンの時には一般のモノマルチバイブレータと同様に抵抗
Ｒを通してコンデンサＣの充電が進行する。一方、アナ
ログスイツチ（34）がオフの時にはコンデンサＣの充電
が中断される。スイツチ制御回路（35）はこの例では縦
続接続された第１、第２、第３のＤフリツプフロツプ
（37）（38）（39）と、NANDゲート（40）とから成り、
第１のＤフリツプフロツプ（37）のデータ入力端子
（Ｄ）はモノマルチバイブレータ（33）のＱ出力端子に
接続され、クロツク入力端子（CK）は回転情報を含む周
波数信号ライン（29）に接続され、Ｑ出力端子は次段の
第２のＤフリツプフロツプ（38）のデータ入力端子
（Ｄ）に接続されていると共にNANDゲート（40）に接続
されている。第２のＤフリツプフロツプ（38）のＱ出力
端子は第３のＤフリツプフロツプ（39）のデータ入力端
子に接続されている。第３のＤフリツプフロツプ（39）
の出力端子はNANDゲート（40）に接続されている。第
２及び第３のＤフリツプフロツプ（38）（39）のクロツ
ク入力端子（CK）は共に周波数信号（クロツク信号）ラ
イン（29）に接続されている。NANDゲート（40）は、こ
の出力が低レベルの時にアナログスイツチ（34）をオフ
に制御し、高レベルの時にオンに制御するようにアナロ
グスイツチ（34）に接続されている。
を詳しく示すものである。この可変モノマルチバイブレ
ータ回路（23）は、普通のモノマルチバイブレータ（3
3）と、アナログスイツチ（34）と、スイツチ制御回路
（35）とから成る。モノマルチバイブレータ（33）は、
論理ゲートの集積回路（36）に時定数を決定するための
抵抗ＲとコンデンサＣとを接続したものである。アナロ
グスイツチ（34）は抵抗ＲとコンデンサＣとの間に接続
されている。従つて、このアナログスイツチ（34）がオ
ンの時には一般のモノマルチバイブレータと同様に抵抗
Ｒを通してコンデンサＣの充電が進行する。一方、アナ
ログスイツチ（34）がオフの時にはコンデンサＣの充電
が中断される。スイツチ制御回路（35）はこの例では縦
続接続された第１、第２、第３のＤフリツプフロツプ
（37）（38）（39）と、NANDゲート（40）とから成り、
第１のＤフリツプフロツプ（37）のデータ入力端子
（Ｄ）はモノマルチバイブレータ（33）のＱ出力端子に
接続され、クロツク入力端子（CK）は回転情報を含む周
波数信号ライン（29）に接続され、Ｑ出力端子は次段の
第２のＤフリツプフロツプ（38）のデータ入力端子
（Ｄ）に接続されていると共にNANDゲート（40）に接続
されている。第２のＤフリツプフロツプ（38）のＱ出力
端子は第３のＤフリツプフロツプ（39）のデータ入力端
子に接続されている。第３のＤフリツプフロツプ（39）
の出力端子はNANDゲート（40）に接続されている。第
２及び第３のＤフリツプフロツプ（38）（39）のクロツ
ク入力端子（CK）は共に周波数信号（クロツク信号）ラ
イン（29）に接続されている。NANDゲート（40）は、こ
の出力が低レベルの時にアナログスイツチ（34）をオフ
に制御し、高レベルの時にオンに制御するようにアナロ
グスイツチ（34）に接続されている。
第４図は第２図の各部の状態を示す。ライン（19a）
に第１図の両縁検出回路（19）から第４図（Ａ）に示す
信号が入力し、この前縁（立上り）でモノマルチバイブ
レータ（33）がトリガされると、第４図（Ｂ）に示す如
くモノマルチバイブレータ（33）の出力が高レベルに転
換し、且つコンデンサＣの充電が第４図（Ｈ）に示す如
く開始する。なお、トリガパルスが入力するt0時点では
NANDゲート（40）の出力が第４図（Ｇ）に示す如く高レ
ベルであるので、アナログスイツチ（34）はオン制御さ
れ、抵抗Ｒを介してのコンデンサＣの充電が行われる。
モノマルチバイブレータ（33）のＱ出力は第１のＤフリ
ツプフロツプ（37）のデータ入力端子に入力している
が、クロツクが入力するまで、データは読み込まれな
い。ライン（29）から入力する第４図（Ｃ）の回転情報
を含む周波数信号から成るクロツクパルスがt1で立上る
と、この前縁で第１のＤフリツプフロツプ（37）はデー
タを読み込み、第４図（Ｄ）に示す如くＱ出力が高レベ
ルになる。一方、第３のＤフリツプフロツプ（39）の
出力は第４図（Ｆ）に示す如く高レベルに保たれている
ので、t1時点でNANDゲート（40）の出力が第４図（Ｇ）
に示す如く低レベルに転換し、アナログスイツチ（34）
がオフ制御される。このため、t1からコンデンサＣの充
電が停止し、コンデンサＣの電圧はほぼ一定に維持され
る。t2時点で次のクロツクパルスが立上ると、第２のＤ
フリツプフロツプ（38）が第４図（Ｄ）の高レベル出力
を読み込んでそのＱ出力が第４図（Ｅ）に示す如く高レ
ベルに転換する。しかる後、t3時点で更に次のクロツク
パルスが立上ると、第３のＤフリツプフロツプ（39）が
第４図（Ｆ）の高レベル出力を読み込んで、この出力
が第４図（Ｆ）に示す如く低レベルになる。この結果、
NANDゲート（40）の出力がt3で高レベルに戻り、アナロ
グスイツチ（34）がオンに戻る。これにより、t2〜t3の
中断時間T2の後に、再びコンデンサＣの充電が開始し、
コンデンサＣの電圧が第４図（Ｈ）に示す如く論理ゲー
ト回路のスレツシホールド電圧に向つて増大し、t7でス
レツシホールド電圧に達すると、モノマルチバイブレー
タ（33）のＱ出力が低レベルに転換する。第４図（Ｂ）
のモノマルチバイブレータ（33）の出力は第１図のJKフ
リツプフロツプ（30）のクロツク入力となる。即ち、第
４図（Ｂ）のパルスは第３図（Ｃ）のパルスと同一のも
のである。
に第１図の両縁検出回路（19）から第４図（Ａ）に示す
信号が入力し、この前縁（立上り）でモノマルチバイブ
レータ（33）がトリガされると、第４図（Ｂ）に示す如
くモノマルチバイブレータ（33）の出力が高レベルに転
換し、且つコンデンサＣの充電が第４図（Ｈ）に示す如
く開始する。なお、トリガパルスが入力するt0時点では
NANDゲート（40）の出力が第４図（Ｇ）に示す如く高レ
ベルであるので、アナログスイツチ（34）はオン制御さ
れ、抵抗Ｒを介してのコンデンサＣの充電が行われる。
モノマルチバイブレータ（33）のＱ出力は第１のＤフリ
ツプフロツプ（37）のデータ入力端子に入力している
が、クロツクが入力するまで、データは読み込まれな
い。ライン（29）から入力する第４図（Ｃ）の回転情報
を含む周波数信号から成るクロツクパルスがt1で立上る
と、この前縁で第１のＤフリツプフロツプ（37）はデー
タを読み込み、第４図（Ｄ）に示す如くＱ出力が高レベ
ルになる。一方、第３のＤフリツプフロツプ（39）の
出力は第４図（Ｆ）に示す如く高レベルに保たれている
ので、t1時点でNANDゲート（40）の出力が第４図（Ｇ）
に示す如く低レベルに転換し、アナログスイツチ（34）
がオフ制御される。このため、t1からコンデンサＣの充
電が停止し、コンデンサＣの電圧はほぼ一定に維持され
る。t2時点で次のクロツクパルスが立上ると、第２のＤ
フリツプフロツプ（38）が第４図（Ｄ）の高レベル出力
を読み込んでそのＱ出力が第４図（Ｅ）に示す如く高レ
ベルに転換する。しかる後、t3時点で更に次のクロツク
パルスが立上ると、第３のＤフリツプフロツプ（39）が
第４図（Ｆ）の高レベル出力を読み込んで、この出力
が第４図（Ｆ）に示す如く低レベルになる。この結果、
NANDゲート（40）の出力がt3で高レベルに戻り、アナロ
グスイツチ（34）がオンに戻る。これにより、t2〜t3の
中断時間T2の後に、再びコンデンサＣの充電が開始し、
コンデンサＣの電圧が第４図（Ｈ）に示す如く論理ゲー
ト回路のスレツシホールド電圧に向つて増大し、t7でス
レツシホールド電圧に達すると、モノマルチバイブレー
タ（33）のＱ出力が低レベルに転換する。第４図（Ｂ）
のモノマルチバイブレータ（33）の出力は第１図のJKフ
リツプフロツプ（30）のクロツク入力となる。即ち、第
４図（Ｂ）のパルスは第３図（Ｃ）のパルスと同一のも
のである。
第４図のモノマルチバイブレータ（33）の出力パルス
の幅Ｔは、第４図（Ｈ）に示す第１の充電時間T1と中断
時間T2と第３の充電時間T3との和に相当する。第１の充
電時間T1と第３の充電時間T3との和T1＋T3は、コンデン
サＣと抵抗Ｒとで決定される一定時間であるために、第
４図（Ｃ）のクロツク信号の周期TCの変化（回転の変
化）に無関数である。一方、中断時間T2はこの例ではク
ロツク信号の周期TCの２倍の時間であるので、クロツク
パルスの周期（ドラム（５）の回転速度）が変化する
と、これに応じ変化する。これにより、第２図（Ｃ）の
パルス幅Ｔをドラム（５）の回転速度の変化に応じて変
え、第３図（Ｄ）の遅延スイツチパルスの発生時点を変
えることができる。
の幅Ｔは、第４図（Ｈ）に示す第１の充電時間T1と中断
時間T2と第３の充電時間T3との和に相当する。第１の充
電時間T1と第３の充電時間T3との和T1＋T3は、コンデン
サＣと抵抗Ｒとで決定される一定時間であるために、第
４図（Ｃ）のクロツク信号の周期TCの変化（回転の変
化）に無関数である。一方、中断時間T2はこの例ではク
ロツク信号の周期TCの２倍の時間であるので、クロツク
パルスの周期（ドラム（５）の回転速度）が変化する
と、これに応じ変化する。これにより、第２図（Ｃ）の
パルス幅Ｔをドラム（５）の回転速度の変化に応じて変
え、第３図（Ｄ）の遅延スイツチパルスの発生時点を変
えることができる。
この実施例によれば、CR時定数回路のＣ又はＲを変化
せずに、デイジタル的にアナログスイツチ（34）をオン
・オフ制御して出力パルス幅Ｔを制御するので、必要な
出力パルスを容易且つ正確に得ることができる。また、
回転情報を含むクロツクパルスで制御することにより、
回転速度に反比例的に変化する出力パルス幅を得ること
ができる。
せずに、デイジタル的にアナログスイツチ（34）をオン
・オフ制御して出力パルス幅Ｔを制御するので、必要な
出力パルスを容易且つ正確に得ることができる。また、
回転情報を含むクロツクパルスで制御することにより、
回転速度に反比例的に変化する出力パルス幅を得ること
ができる。
本発明は上述の実施例に限定されるものでなく、変形
可能なものである。例えば、アナログスイツチ（34）の
制御回路（35）のＤフリツプフロツプの段数を任意の個
数に変えても差し支えない。また、アナログスイツチ
（34）の制御回路（35）を種々変形しても差し支えな
い。VTR以外にも適用可能である。
可能なものである。例えば、アナログスイツチ（34）の
制御回路（35）のＤフリツプフロツプの段数を任意の個
数に変えても差し支えない。また、アナログスイツチ
（34）の制御回路（35）を種々変形しても差し支えな
い。VTR以外にも適用可能である。
第１図は本発明の実施例に係わるVTRを示す回路図、 第２図は第１図の可変モノマルチバイブレータを示す回
路図、 第３図は第１図のＡ〜Ｄ点の電圧を示す波形図、 第４図は第２図のＡ〜Ｈ点の状態を示す電圧波形図であ
る。 （23）……可変モノマルチバイブレータ回路、（33）…
…モノマルチバイブレータ、（34）……アナログスイツ
チ、（35）……スイツチ制御回路、（37）（38）（39）
……Ｄフリツプフロツプ、（40）……NANDゲート。
路図、 第３図は第１図のＡ〜Ｄ点の電圧を示す波形図、 第４図は第２図のＡ〜Ｈ点の状態を示す電圧波形図であ
る。 （23）……可変モノマルチバイブレータ回路、（33）…
…モノマルチバイブレータ、（34）……アナログスイツ
チ、（35）……スイツチ制御回路、（37）（38）（39）
……Ｄフリツプフロツプ、（40）……NANDゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森川 盛一 武蔵野市中町３丁目７番３号 テイアッ ク株式会社内 (56)参考文献 特開 昭60−150208（ＪＰ，Ａ) 特開 昭61−229257（ＪＰ，Ａ) 実開 昭53−4850（ＪＰ，Ｕ) 実開 昭57−119937（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】記録媒体テープを回転ドラムに対して斜め
に走行させて前記テープ上の記録信号を再生するための
斜め走査方式の回転ヘッド型記録再生装置であって、 通常再生のために180度の角度間隔を有して配置された
第１及び第２の再生ヘッド（１）（２）と、 前記通常再生時の前記テープの走行速度とは異なる速度
で再生する時に使用するものであって、前記第１及び第
２の再生ヘッド（１）（２）に対して一定の角度間隔を
有し且つ互いに180度の角度間隔を有するように配置さ
れた第３及び第４の再生ヘッド（３）（４）と、 前記第１、第２、第３及び第４の再生ヘッド（１）
（２）（３）（４）を同時に回転するためのヘッド回転
手段と、 前記第１及び第２の再生ヘッド（１）（２）の180度の
回転に相当する時間幅を有して前記第１及び第２の再生
ヘッド（１）（２）から得られた再生出力をスイッチを
使用して交互に抽出して交互に配置することによって第
１の再生出力信号を形成するための第１のスイッチ回路
（11）と、 前記第３及び第４の再生ヘッド（３）（４）の180度の
回転に相当する時間幅を有して前記第３及び第４の再生
ヘッド（３）（４）から得られた再生出力をスイッチを
使用して交互に抽出して交互に配置することによって第
２の再生出力信号を形成するための第２のスイッチ回路
（14）と 前記第１、第２、第３及び第４の再生ヘッド（１）
（２）（３）（４）が１回転する毎に１個の割合でパル
スを発生するパルス発生用ヘッド（16）と、 前記パルス発生用ヘッド（16）の出力に基づいて前記第
１及び第２の再生ヘッド（１）（２）から得られた再生
出力を交互に抽出するための第１のスイッチパルスを形
成して前記第１のスイッチ回路（11）に供給する第１の
スイッチパルス形成回路（18）と、 前記第１、第２、第３及び第４の再生ヘッド（１）
（２）（３）（４）の回転速度に対応した繰返し周波数
を有していると共に前記パルス発生用ヘッド（16）の出
力パルスよりも十分に高い繰返し周波数を有している周
波数信号をパルスの形態で発生する周波数発生器（25）
と、 出力パルス幅を決定するための抵抗（Ｒ）とコンデンサ
（Ｃ）とを含むモノマルチバイブレータ（33）と、 前記コンデンサ（Ｃ）の充電電源と前記コンデンサ
（Ｃ）との間に接続された充電中断用アナログスイッチ
（34）と、 前記モノマルチバイブレータ（33）が出力パルスを発生
している期間中において前記コンデンサ（Ｃ）の充電を
中断して前記コンデンサ（Ｃ）の充電電圧を一定値に保
つ期間を生じさせるために前記アナログスイッチ（34）
をオフ状態に制御するものであって、前記充電電圧を一
定値に保つ期間を前記周波数発生器（25）から得られた
パルスを所定個数だけ計数することによって決定するよ
うに形成されているスイッチ制御回路と、 前記第１のスイッチパルス形成回路（18）と前記モノマ
ルチバイブレータ（33）とに接続され、前記第１のスイ
ッチパルスに対して前記モノマルチバイブレータ（33）
の出力パルスに相当する遅延を与えて前記第３及び第４
の再生ヘッド（３）（４）から得られた再生出力を交互
に抽出するための第２のスイッチパルスを形成して前記
第２のスイッチ回路（14）に供給するように形成されて
いる第２のスイッチパルス形成回路と を具備していることを特徴とする斜め走査方式の回転ヘ
ッド型記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144544A JP2619239B2 (ja) | 1986-06-20 | 1986-06-20 | 回転ヘッド型記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144544A JP2619239B2 (ja) | 1986-06-20 | 1986-06-20 | 回転ヘッド型記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632146A JPS632146A (ja) | 1988-01-07 |
| JP2619239B2 true JP2619239B2 (ja) | 1997-06-11 |
Family
ID=15364765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144544A Expired - Lifetime JP2619239B2 (ja) | 1986-06-20 | 1986-06-20 | 回転ヘッド型記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619239B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS534850U (ja) * | 1976-06-29 | 1978-01-17 |
-
1986
- 1986-06-20 JP JP61144544A patent/JP2619239B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632146A (ja) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0378490A (ja) | スピンドルモータのｐｗｍ制御方式 | |
| US4423497A (en) | Rotary recording medium reproducing apparatus capable of performing special reproduction | |
| US4361856A (en) | Video tape recorder | |
| US4630136A (en) | Reproduced signal switching circuit for reproducing apparatus having rotary heads for special reproduction | |
| JP2619239B2 (ja) | 回転ヘッド型記録再生装置 | |
| US3654398A (en) | Device to keep a capstan in phase when switching modes | |
| US4916554A (en) | Information signal reproducing apparatus having a tracking control system | |
| JPS624785B2 (ja) | ||
| KR920009099B1 (ko) | 타코 펄스발생회로 | |
| JP2597968B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JP2537164B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JP2912055B2 (ja) | 磁気記録再生装置の信号発生装置 | |
| JPH075558Y2 (ja) | 長時間記録用ビデオテ−プレコ−ダ | |
| JP2724703B2 (ja) | テープ移送装置におけるモータ制御装置 | |
| JPH0648594Y2 (ja) | 回転ドラム制御装置 | |
| JP2546198B2 (ja) | 速度制御装置 | |
| JPS59151583A (ja) | ビデオテ−プレコ−ダ | |
| JPH0154786B2 (ja) | ||
| JPH0650581B2 (ja) | 磁気テ−プの記録速度自動判別装置 | |
| JPS639163B2 (ja) | ||
| JPH0746415B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JPH05189838A (ja) | 磁気記録再生装置 | |
| JPS62150716U (ja) | ||
| JPS6148278A (ja) | 回転ヘツド型再生装置 | |
| JPH0677361B2 (ja) | 情報信号再生装置 |