JP2543133B2 - 磁気記録再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はスローモーション再生機能を有する磁気記録
再生装置に関し、特にマイクロプロセッサを用いて容易
に低コストで実現する装置を提供するものである。

従来の技術 近年、マイクロプロセッサの普及は目ざましく、多く
の家庭用電気製品に使われるようになってきている。家
庭用のビデオテープレコーダ（以後、VTRと略記す
る。）においても例外ははなく、カセットから磁気テー
プを引き出して回転ヘッドに巻き付けるローティングメ
カニズムのコントロールや、タイマを組み合わせた番組
予約などのシステムの中心部に積極的にマイクロプロセ
ッサが用いられている。しかしながら、回転ヘッドを駆
動するシリンダモータや磁気テープを定速走行させるキ
ャプスタンモータの精密な回転制御装置では複雑な判断
動作や検出信号の迅速な処理が必要となるためにマイク
ロプロセッサを使わずに専用のハードウェアに依存して
きた。

また、最近のVTRは、一般にテープ速度を切り換えて
標準記録モードと長時間記録モードの選択が可能であ
り、それぞれの記録モードにおいても、再生時にテープ
を停止せしめて再生する静止画像および間欠的にテープ
を移動せしめて再生するスローモーション再生像が良好
に得られるように構成したものがある。以下図面を参照
して、従来の技術を例にあげて説明する。

第13図は従来のVTRの再生時におけるサーボ機構の構
成を示すブロック図であって、回転磁気ヘッド81と82が
近接し、回転磁気ヘッド91と92が近接し、かつ、また各
々が約180゜の位置に配置され、回転磁気ヘッド81と91
が同一アジマス角度を有し、回転磁気ヘッド82と92が同
一アジマス角度をする４つの回転磁気ヘッド81,82,91,9
2を駆動するシリンダモータ２と、そのシリンダモータ
２の回転速度を検出する第１の周波数発電機３と、前記
シリンダモータ２の回転位相を検出する位相検出器４
と、前記第１の周波数発電機３の出力信号の基準周期に
対する誤差を検出する第１の周波数弁別器40と、基準信
号発生器42と、前記位相検出器４より得られる回転位相
信号（ヘッド切り換え信号でもある。）と前記基準信号
発生切42より得られる再生基準信号との位相誤差を検出
する第１の位相比較器41と、その第１の位相比較器41の
位相誤差出力と前記第１の周波数弁別器40の速度誤差出
力とを混合する第１の加算器43と、第１の増幅器44と、
シリンダモータ２を駆動する第１の駆動回路12と、磁気
テープを定速走行させるキャプスタンモータ６と、その
キャプスタンモータ６の回転速度を検出する第２の周波
数発電機７と、磁気テープ１の下端に記録されているコ
ントロール信号を検出するコントロールヘッド５と、前
記第２の周波数発電機７の出力信号の基準周期に対する
誤差を検出する第２の周波数弁別器45と、前記基準信号
発生器42の出力信号によりトリガされ可変抵抗器50によ
り遅延時間が可変するトラッキングモノマルチ回路46
と、前記コントロールヘッド５より得られるコントロー
ル信号と、前記トラッキングモノマルチ回路46の出力信
号との位相誤差を検出する第２の位相比較器47と、その
第２の位相比較器47の位相誤差出力と、前記第２の周波
数弁別器45の速度誤差出力を混合する第２の加算器48
と、第２の増幅器49と、キャプスタンモータ６を駆動す
る第２の駆動回路13と、スローモーション再生時におい
て前記キャプスタンモータを間欠駆動させるために前記
回転位相信号とコントロール信号を基準信号として強制
加速指令信号やモータON/OFF信号や電流方向切換信号や
ヘッドアンプ切り換え信号等を出力する間欠走行制御回
路51と、前記第２の増幅器48の出力と前記間欠走行制御
回路51の強制加速指令信号を混合する第３の加算器53
と、前記４つの回転磁気ヘッド81,82,91,92より得られ
る再生映像信号をそれぞれ増幅し、後で説明するエンベ
ロープ比較信号を出力するヘッドアンプ回路11によって
構成されている。

以上のように構成されたVTRについて、第13図の構成
図と、第14図に示した主要部のタイミングチャートによ
り通常再生時の動作を簡単に説明する。

第14図Ｒは第13図の基準信号発生器42の出力波形であ
り、この信号がVTRの再生時の基準信号として、前記第
１の位相比較器41と、前記トラッキングモノマルチ回路
46に供給される。第14図Ｓの台形波信号は前記第１の位
相比較器41の内部波形であり、第14図Ｒの立ち上がりエ
ッジでトリガされたシリンダモータの位相基準信号であ
って、第13図の位相検出器４より得られる回転位相信号
つまり第14図Ｌの立ち下がりエッジにより、サンプリン
グされ、そのホールド信号（図示せず）と、第13図の第
１の周波数弁別器40より得られる速度誤差信号とを第１
の加算器43でミックスされ、第１の増幅器44を介して第
１の駆動回路12に供給される。したがってシリンダモー
タつまり回転ヘッド８は第14図Ｒの基準信号に位相同期
して回転する。第14図Ｔは第13図のトラッキングモノマ
ルチ回路46内のコンデンサ（図示せず）の充放電波形で
あり、第14図Ｒの立ち上がりエッジによりトリガされ、
第13図の可変抵抗器50で時定数を変化させることによ
り、その遅延時間を可変することができる。第14図Ｕは
トラッキングモノマルチ回路46の出力波形であり、第14
図Ｖの台形波信号は第13図の第２の位相比較器47の内部
波形であり、第14図Ｕの立ち下がりエッジによりトリガ
されたキャプスタンモータの位相基準信号であって、第
13図のコントロールヘッド５より得られる再生コントロ
ール信号つまり第14図Ｗの立ち上がりエッジによりサン
プリングされ、そのホールド信号（図示せず）と、第13
図の第２の周波数弁別器45より得られる速度誤差信号と
を第２の加算器48でミックスされ第２の増幅器49を介し
て第２の駆動回路13に供給される。このとき間欠走行制
御回路51の強制加速指令信号は高インピーダンスとなっ
ている。したがってキャプスタンモータ６は第14図Ｒの
基準信号を位相シフトした第14図Ｕのトラッキングモノ
マルチ回路46の出力信号に位相同期して回転する。以上
により、VTRの通常再生時には、前記回転ヘッド８と再
生コントロール信号（第14図Ｗ）を位相同期させること
により、前記回転ヘッド８が磁気テープ１上に記録され
たトラックを最良にトラッキングすることになる。

つぎに第15図に示したタイミングチャートによりスロ
ーモーション再生時の動作について説明する。スローモ
ーション再生時には過渡特性を良くするために前記第２
の位相比較器47の位相誤差出力は交流的に接地され、キ
ャプスタンモータ６は速度制御系のみ施されて回転す
る。第15図X,Yは第15図Ｌのシリンダモータの回転位相
信号に同期した強制加速指令信号とモータON/OFF信号で
あり、第15図Ｚはキャプスタンモータ６の電流方向切換
信号であり、これは第15図Ｗのコントロール信号により
トリガされるスロートラッキングモノマルチ回路（間欠
走行制御回路51内部にあり可変抵抗器52により遅延時間
が設定できる。）の出力信号（第15図α）によりセット
され、一定時間後にリセットされる。以上の３つの信号
（第15図X,Y,Z）により、第15図Ｋに示すようにキャプ
スタンモータ６にモータ電流が流れ、キャプスタンモー
タ６および磁気テープ１は第15図βに示すように停止→
加速→定速→減速→停止状態と移行し間欠駆動する。４
つの回転磁気ヘッド81,82,91,92は常に一定に回転して
おり、磁気テープ１が停止している時はスチル再生とな
り、磁気テープ移行時は通常再生となり、４つの回転磁
気ヘッドをうまく切り換えることによりノイズレスのス
ローモーション再生画像が得られるわけである。

第16図ａは記録記録トラックパターンを繰り返し配置
した状態を示し、横軸の１目盛りが１フィールドの時間
を示し、同時にヘッド切り換え信号のタイミングも示
す。縦軸は磁気テープ移動量を示し、その１目盛りが記
録時あるいは通常再生時１フィールド時間に磁気テープ
が走行するトラックピッチ量を示している。

なおアジマス記録であるために、各トラックは異なる
アジマス角のヘッドによる再生は出来ない。

そして、静止画像の再生時には同一アジマス角度を有
する磁気ヘッド81,91を使用して、１フィールドの映像
信号を繰り返し再生するフィールドスチル像を得る。

次に、同一記録軌跡を複数回繰り返して再生した後
に、上述したように次の同一アジマスの記録軌跡まで磁
気テープを間欠的に２トラック１フレーム走行せしめ
て、またその同一アジマス記録軌跡を繰り返し再生す
る。第16図ａにおける一点鎖線は４つの回転磁気ヘッド
のヘッド下端の軌跡、実線は２つの回転磁気ヘッド81,9
2の上端の軌跡、破線は２つの回転磁気ヘッド82,91の上
端の軌跡を表す。つまりテープ走行時の３フィールド期
間の間は回転磁気ヘッド81,92,81を順次使用するわけで
ある。

第17図は前記ヘッドアンプ回路11の内部構成を示した
ものであり、入力される４つのヘッド出力を対応した４
つのヘッドアンプ111,112,113,114と、前記ヘッドアン
プ111と112が入力される第１のスイッチ115と、前記ヘ
ッドアンプ113と114が入力される第２のスイッチ116
と、前記第１のスイッチ115の出力と前記第２のスイッ
チ116の出力が入力される第３のスイッチ117とレベル比
較器118によって構成され、前記第１のスイッチ115と前
記第２のスイッチ116は入力端子121より入力されるヘッ
ド切り換え信号によって、前記第３のスイッチ117は入
力端子122より入力されるヘッドアンプ切換信号によっ
て制御され、前記第３のスイッチ117およびレベル比較
器118には磁気テープ１に接している２対のヘッド出力
が入力される。そしてレベル比較器118では２つのヘッ
ド出力レベルの大小判別した結果をエンベロープ比較信
号として出力端子119に出力する。つまり、ヘッドアン
プ切り換え信号の出力レベルが高レベル（以下、Ｈレベ
ルと称す。）の時は、回転磁気ヘッド82または91の出力
を、ヘッドアンプ切り換え信号の出力レベルが低レベル
（以下、Ｌレベルと称す。）の時は、回転磁気ヘッド81
または92の出力が出力端子120に出力される。

したがって上述したスローモーション再生画像を得る
ためには前記ヘッドアンプ回路11に入力されるヘッドア
ンプ切り換え信号は第16図ｂに示すような信号となり、
標準記録モードの場合、同図ｃは第１のスイッチ115の
出力信号であり、同図ｄは第２のスイッチ116の出力信
号であり、同図ｅは第３のスイッチ117の出力信号であ
る。

以上のように４つの回転磁気ヘッドを旨く切り換える
ことにより良好なスローモーション再生画像が得られ
る。

発明が解決しようとする課題 しかしながら、上述の従来例は標準記録モードでの磁
気テープを順方向に間欠的に２トラック１フレーム送り
する場合であり、長時間記録モードの場合や、逆方向の
スローモーション再生の場合や、さらには１トラック１
フィールド送りのスローモーション再生の場合には使用
する回転磁気ヘッドやその切り換えタイミングがそれぞ
れ異なってくる。例えば、逆方向のスローモーション再
生の場合には間欠走行時に前記エンベロープ比較信号に
同期してヘッドを切り換える必要がある。

また倍速再生時には回転磁気ヘッドが記録トラックを
横切る際に発生するノイズを軽減するために隣接する異
なるアジマス角度を有する回転磁気ヘッドの出力で埋め
込む為に、前記ヘッドアンプ切り換え信号を前記エンベ
ロープ比較信号に同期した信号にする必要がある。

したがってヘッドアンプ切り換え信号を作成するに際
して、多機能型VTRの場合、回路構成が非常に複雑とな
るという課題がある。

課題を解決するための手段 上記課題を解決するために本発明は、キャプスタンモ
ータにより移送される磁気テープの静止、移動の繰り返
しによりスローモーション再生を行わすようにした磁気
記録再生装置であって、第１と第３が近接し、第２と第
４が近接し、かつ、また各々が約180゜の位置に配置さ
れ、第１と第２が同一アジマス角度を有し、第３と第４
が同一アジマス角度を有する４つの回転磁気ヘッドと、
その４つの回転磁気ヘッドを駆動するシリンダモータ
と、そのシリンダモータの回転位相を示すヘッド切り換
え信号により前記各回転磁気ヘッドの内磁気テープに接
している２個の回転磁気ヘッドよりの再生信号を抽出す
る第１のスイッチ手段と、ヘッドアンプ切り換え信号に
より前記第１のスイッチ手段よりの２つの再生信号を選
択する第２のスイッチ手段と、前記第１のスイッチ手段
よりの２つの再生信号のエンベロープを比較するエンベ
ロープ比較手段と、スローモーション再生時に前記キャ
プスタンモータの起動のタイミングに同期して前記ヘッ
ド切り換え信号のエッジの到来回数をカウントし、所望
のカウント値に対応した信号を出力するイベントカウン
ト手段と、そのイベントカウント手段の第１の出力によ
り前記ヘッド切り換え信号とその反転信号を切り換える
第３のスイッチ手段と、その第３のスイッチ手段の出力
が入力され、前記ヘッド切り換え信号の両エッジに同期
したパルスをラッチパルスとして入力される第１のラッ
チ回路と、前記イベントカウント手段の第２の出力が入
力され、前記ラッチパルスによりラッチされる第２のラ
ッチ回路と、その第２のラッチ回路の出力により前記エ
ンベロープ比較手段の出力信号と、前記第１のラッチ回
路の出力信号を切り換えて前記ヘッドアンプ切り換え信
号として出力する第４スイッチ手段とを具備している。

作用 本発明では上述した構成によって、あらゆるスローモ
ーション再生方式や倍速再生に対して使用する回転磁気
ヘッドの選択を可能にし、また切り換えタイミングをヘ
ッド切り換え信号に同期させることが可能であり、安定
した再生画像を実現する磁気記録再生装置を得ることが
できる。

実施例 以下、本発明の一実施例について図面を参照しながら
説明する。

第１図は本発明の一実施例におけるスローモーション
再生機能有するVTRの構成図を示したものであり、回転
磁気ヘッド81と82が近接し、回転磁気ヘッド91と92が近
接し、かつ、また各々が約180゜の位置に配置され、回
転磁気ヘッド81と91が同一アジマス角度を有し、回転磁
気ヘッド82と92が同一アジマス角度を有する４つの回転
磁気ヘッド81,82,91,92を駆動するシリンダモータ２
と、磁気テープ１を定速走行させるキャプスタンモータ
６とを制御するとともに、スローモーション再生機能を
再現するマイクロプロセッサ10と、そのマイクロプロセ
ッサ10から第１のアナログ信号出力端子31を介して出力
される信号によりシリンダモータ２を駆動させる第１の
駆動回路12と、前記マイクロプロセッサ10から第２のア
ナログ信号出力端子32を介して出力される信号によりキ
ャプスタンモータ６を駆動させる第２の駆動回路13と、
前記４つの回転磁気ヘッド81,82,91,92より得られる再
生画像信号をそれぞれ増幅し、後で説明するエンベロー
プ比較信号を出力するヘッドアンプ回路11と、前記エン
ベロープ比較信号の前記ヘッド切り換え信号と前記マイ
クロプロセッサ10の出力端子26,27,28の出力信号が入力
されヘッドアンプ切り換え信号を出力するヘッドアンプ
切り換え回路14とにより全体が構成され、前記マイクロ
プロセッサ10の入力端子21〜24には、第１の周波数発電
機３と第１の位相検出器４とコントロールヘッド５と第
２の周波数発電機７の出力が接続されている。

前記マイクロプロセッサ10の内部は、データを格納す
るためのレジスタ100およびランダムアクセスメモリ
（図中ではRAMなる略記号で示されている。以下、RAMと
略記する。）200と、デジタルデータの算術および論理
演算を実行する16ビットの演算器（図中ではALUなる略
記号で示されている。以下、ALUと略記する。）300と、
逐次実行すべき命令を格納し、その命令に基づいてコン
トロールバス450を介して前記レジスタ100およびRAM200
と前記ALU300の動作をコントロールする命令実行回路
（図中においてはPLAなる略記号で示されている。）400
と、クロック端子20に印加される基準クロック信号をダ
ウンカウントする17ビットのタイムベースカウンタ（図
中ではTBCなる略記号で示されている。）500と、カウン
タバス550を介して前記タイムベースカウンタ500のカウ
ントデータが供給され、その出力データが前記レジスタ
100、前記RAM200、前記ALU300に接続されるデータバス6
00に送出されるキャプチャレジスタブロック（図中では
CAPREGなる略記号で示されている。）700と、第１〜第
５の入力端子21,22,23,24,25に印加され、それぞれ異な
った発生源を持つ５種類のキャプチャ記号のエッジが到
来したときに前記タイムベースカウンタ500のカウント
データを前記キャプチャレジスタブロック700に転送す
るキャプチャコントローラ（図中ではCAPTRCTRLなる略
記号で示されている。）800を備えている。また、前記
クロック端子20に印加される基準クロック信号はタイミ
ングジェネレータ（図中ではTGなる略記号で示されてい
る。）900を介して前記命令実行回路400に供給され、前
記データバス600には読み出し専用のメモリ（図中ではR
OMなる略記号で示されている。以下、ROMと略記す
る。）1000、第１のDA変換器1400、第２のDA変換器150
0、タイマカウンタ1100、データ出力のためのマスター
ラッチ回路1200、出力端子26,27,28に接続された出力ラ
ッチ回路1600が接続され、また前記タイマカウンタ1100
のカウント完了パルスにより前記マスターラッチ回路12
00の出力データを取り込むスレーブラッチ回路1300があ
り、さらに、前記RAM200および前記ROM1000はそれぞれ
アドレスデコーダ250,1050を有している。

なお、前記キャプチャコントローラ800と前記キャプ
チャレジスタブロック700は、キャプチャ信号のエッジ
が到来したときに前記タイムベースカウンタ500から最
小分解精度が命令の実行サイクルよりも高いカウントデ
ータを取り込み、前記命令実行回路400からの特定の命
令によってその結果を前記ALU300もしくは前記レジスタ
100あるいは前記RAM200に送出するキャプチャ回路を構
成している。

第２図の第１図のヘッドアンプ回路11とヘッドアンプ
切り換え回路14を合わせた内部構成を示したものであ
り、ヘッドアンプ回路11の内部構成は従来の技術で説明
した第17図のヘッドアンプ回路と同じである。第２図下
部のヘッドアンプ切り換え回路14は、入力端子121より
のヘッド切り換え信号と入力端子149よりのクロックパ
ルスが入力されるフリップフロップ回路141,142より成
るシフトレジスタと、そのシフトレジスタの各ビット出
力が入力される排他的論理回路（以下、EXORゲート回路
と称す。）143と、前記ヘッド切り換え信号とその反転
信号（インバータ回路144の出力信号）が入力され、入
力端子28より入力される第１の制御信号（第１図のマイ
クロプロセッサ10の出力端子28の出力信号）よりコント
ロールされる（つまり、第１の制御信号が「０」つまり
低電圧レベルの時はヘッド切り換え信号が選択され、第
１の制御信号が「１」つまり高電圧レベルの時はヘッド
切り換え信号の反転信号が選択される）第４のスイッチ
回路145と、そのスイッチ回路145の出力が入力され、前
記EXORゲート回路143の出力信号がラッチパルスとして
入力される第１のラッチ回路146と、入力端子27−１、2
7−２より入力される２ビットの第２の制御信号（第１
図のマイクロプロセッサ10の出力端子27の出力データ）
が入力され、前記EXORゲート回路143の出力信号がラッ
チパルスとして入力される第２のラッチ回路147と、入
力端子26より入力される信号（第１図のマイクロプロセ
ッサ10の出力端子26の出力信号）と、前記ヘッドアンプ
回路11のレベル比較器118より出力されるエンベロープ
比較信号と、前記第１のラッチ回路146の出力信号が入
力され、前記第２のラッチ回路147の２ビットの出力信
号によりコントロール（つまり、上記第２の制御信号が
「11」の時は入力端子26より入力される信号が選択さ
れ、第２の制御信号が「01」の時は上記エンベロープ比
較信号が選択され、第２の制御信号が「10」の時は上記
第１のラッチ回路146の出力信号が選択される）されて
前記ヘッドアンプ回路11にヘッドアンプ切り換え信号を
供給する第５のスイッチ回路148によって構成されてい
る。

すなわち第５のスイッチ回路148は３チャンネルマル
チプレクサであり、例えば汎用ロジックLSIの４チャン
ネルマルチプレクサである74HC153、LS153あるいは4539
を用いて実現でき、その出力端子には２ビットの前記第
２のラッチ回路出力に応じて上記３つの入力端子の入力
信号を選択されてヘッドアンプ切り換え信号が出力され
ることになる。

以上のように構成されたVTRについて、第１図に示し
た構成図と、第３図に示したキャプチャコントローラ80
0の具体的な構成図ならびに第４図に示した主要部のタ
イミングチャートによりその動作を説明する。

まず、第３図は第１図のキャプチャコントローラ800
の具体的な構成例を示した論理回路図であり、第１〜第
５の入力端子21,22,23,24,25には同一構成のコントロー
ルユニット810〜850が接続されており、そのコントロー
ルユニット810〜850はそれぞれ共通の基準クロック入力
端子801とキャプチャレジスタブロック700へのデータ転
送クロック入力端子802を有し、さらに、個別のリセッ
ト端子811〜851と、個別のフラグ出力端子812〜852と、
個別のデータ転送端子813〜853を有している。

つぎに、第４図は第３図に示したキャプチャコントロ
ーラ800を構成するコントロールユニット850の動作を説
明するためのタイミングチャートを示したもので、第４
図Ａは第１図のクロック端子20に印加されるクロック信
号波形、第４図Ｂは第４図Ａの信号波形を分周した信号
波形であり、この信号が基準クロック信号として第３図
の基準クロック入力端子801に供給される。また、第４
図Ｃはマスタースレイブ形式のフリップフロップを単位
ステージとする同期カウンタによって構成されるタイム
ベースカウンタ500のカウントクロック信号波形を示し
たものであり、その矢印を付したリーディングエッジ
（前縁）において各単位ステージのフリップフロップの
マスター部の出力が変化し、トレイリングエッジ（後
縁）においてスレイブ部の出力が変化する。第４図Ｄは
第４図ＡおよびＢの信号波形から作り出されるデータ転
送用のクロック信号波形を示したもので、第３図のデー
タ転送クロック入力端子802に供給される。

さて、第３図の第５の入力端子25に第３図Ｅに示した
信号波形が印加されると、そのリーディングエッジが到
来した後、基準クロック入力端子801のレベルが「１」
に移行した時点においてNANDゲート854の出力レベルが
第４図Ｆに示す如く「１」に移行し、さらに、前記基準
クロック入力端子801のレベルが「０」に移行した時点
においてNANDゲート855の出力レベルが第４図Ｇに示す
ごとく「１」に移行し、続いて前記基準クロック入力端
子801のレベルが再び「１」に移行すると、NANDゲート8
56の出力レベルが第４図Ｈに示すごとく、「１」に移行
する。前記NANDゲート854,855,856はいずれも対になる
別のNANDゲートと双安定回路を構成しているので、出力
レベルが「１」に移行すると別のNANDゲート側にリセッ
ト信号が印加されるまではその状態を保持するが、前記
NANDゲート856の出力レベルが「１」に移行した時点
で、対になるNANDゲート857の出力レベルが「０」に移
行し、ANDゲート858の出力レベルも「０」に移行するの
で、前記NANDゲート854,855の出力レベルは「０」に戻
る。

このようにして、第５の入力端子25に外部信号のリー
ディングエッジが到来すると、第２のデータ転送端子85
3にはANDゲート859を介して第３図Ｊに示すような信号
波形が送出され、この信号によって第１図のタイムベー
スカウンタ500からキャプチャレジスタブロック700への
カウントデータの転送が行われる。

なお、前記NANDゲート856の出力信号はフラグ出力端
子852に送出されて、前記タイムベースカウンタ500のカ
ウントデータの転送が行われたことを示すキャプチャフ
ラグ信号として利用され、リセット端子851にはこのキ
ャプチャフラグがセットされていることをソフトウェア
（プログラム）によって確認された後にリセット信号が
印加される。

次に、第５図はキャプチャレジスタブロック700の具
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれD0端子〜D15端子に接続され、データ出力端子がQ
1端子〜Q16端子に接続された16個のメモリセルによって
構成された単位レジスタ710,720と、データ入力端子が
それぞれD1端子〜D16端子に接続され、データ出力端子
がQ1端子〜Q16端子に接続された16個のメモリセルによ
って構成された単位レジスタ730,740,750によって全体
を構成している。なお、各単位レジスタ710〜750はそれ
ぞれ２個のコントロール信号入力端子を有し、読み込み
端子711〜751にはそれぞれ第２図に示したキャプチャコ
ントローラ800からのデータ転送信号が印加され、セル
クト端子712〜752には命令実行回路400のプログラム格
納エリアに格納された特定の読みだし命令によって各単
位レジスタの出力側をアクティブ状態にして、データ出
力用のQ1端子〜Q16端子を介して第１図のデータバス600
に読み出すためのセレクト信号が印加される。

ところで、第５図において単位レジスタ730〜750のデ
ータ入力端子とデータ出力端子の接続位置が１ビット分
だけシフトしているが、これは次のような理由による。

まず、単位レジスタ710,720については外部信号のエ
ッジの取り込みタイミングの分解能を高めるためにタイ
ムベースカウンタ500のLSBと単位レジスタのLSBを一致
させているが、単位レジスタ730〜750については前記単
位レジスタ710,720と同じビット数で２倍のインターバ
ルまで一度に処理できるようにデータの入力端子を１ビ
ット分だけ右シフトさせている。このような単位レジス
タ730〜750のビットシフト構成により、例えば、基準ク
ロック信号の周波数を2MHzに選定したとき単位レジスタ
710,720からは500nsの分解能を有するカウントデータが
得られ、一方、単位レジスタ730〜750からは30Hz程度の
周波数を有する外部信号の到来周期を一度の処理で計測
することができる。

以上のように構成されたスローモーション再生機能を
有するVTRについて第１図に示した構成図と第６図動作
フローチャートによりその動作を説明する。第６図はス
ローモーション再生時にキャプスタンモータ６を間欠駆
動動作させる制御手段を第１図のマイクロプロセッサ10
に内蔵されたプログラムによって実現した一例を示すフ
ローチャートである。第６図のフローチャートについて
第15図の従来のVTRの動作波形図を参照しながら説明す
る。

第６図のブランチ401,404,408,413,417,421,427は状
態変数Ａの値に応じて分岐させることにより前記キャプ
スタンモータ６を間欠駆動させるのに必要な処理をシー
ケンスに実行させるもので、まずＡが０のときはブラン
チ401によりブランチ402に進み、ヘッド切り換え信号
（以下、HSWと称す。）の信号レベルが「１」であるか
を判別し、是であれば距離ブロック403に移行し状態変
数Ａを１にする。

Ａが１のときはブランチ404によりブランチ405に進
み、前記HSW信号の信号レベルが「０」であるかを判別
し、是であればHSW信号の下がりエッジを検出したこと
になり、処理ブロック406に移行し、キャプスタンモー
タ６のスタートタイミングまでの時間を第１図のタイム
ベースカウンタ500（ダウンカウント）のカウント値か
ら引算し、その結果をメモリに書き込み、処理ブロック
407でＡを２にする。これは第14図においてｆ点に相当
する。

Ａが２のときはブランチ408によりブランチ409に進
み、タイムベースカウンタ500（以下、TBCと称す）。の
カウント値を取り込み、処理ブロック406でメモリに書
き込んだ値と比較し、その値が第１図のタイマ1100のカ
ウントレンジ内であれば処理ブロック410に移行し、第
１図のマスターラッチ回路1200に出力データをセット
し、先ほどの差のデータをタイマ1100にセットする。こ
こでマスターラッチ回路にセットしたデータは第15図Ｙ
に相当する信号つまりモータON/OFF信号を出力端子29に
出力するためである。データセットされたタイマはソフ
トウェア（プログラム）とは無関係にカウント完了後に
前記マスターラッチ回路のデータをスレーブラッチ回路
1300に転送するわけでジッタのない信号が得られる。つ
ぎに処理ブロック411において強制加速期間（第15図の
ｇ点からｈ点までの期間）を決定するために前記処理ブ
ロック406と同様にカウント値をメモリ上にセットし処
理ブロック412でＡを３にする。

Ａが３のときはブランチ414と処理ブロック415により
前記ブランチ409と処理ブロック410で行ったのと同様の
手法により第15図のｈ点に相当する第15図Ｘの信号つま
り強制加速指令信号をOFFさせ、キャプスタンモータ６
を定速走行に移行させる。ここで強制加速指令信号は第
１図の第２のDA変換器1500の出力に接続されている（図
示せず）。

Ａが４のときはブランチ418に進み、前記キャプチャ
コントローラ800の第３の入力端子に入力されるコント
ロール信号が到来したか否かをフラグにより判別し、も
しコントロール信号が到来していれば処理ブロック419
に移行し、コントロール信号が到来したときのTBCのカ
ウント値が取り込まれたキャプチャレジスタ700のデー
タを第１図のレジスタ100内にあるアキュムレータAcc
（図示せず。）に取り込み、スロートラッキングシフタ
量が格納されているメモリ１（後で説明する。）のデー
タを減算し、その結果をメモリ２に格納し、Ａを５にす
る（第15図ｉ点）。

ここでメモリ１に格納されているスロートラッキング
シフタ量とはヘッドの取り付け位置やメカニズム等のバ
ラツキにより発生する走行状態の非互換性を吸収するも
のであって、可変できる必要があり第１図に図示してい
ないが、単安定モノマルチバイブレータを用いてマイク
ロプロセッサ10がトリガ信号を出力したときの前記タイ
ムベースカウンタのカウント値と前記単安定モノマルチ
バイブレータの出力信号が前記キャプチャレジスタに入
力したときのカウント値の差を求めることにより実現で
きる。

Ａが５のときは処理ブロック422において処理ブロッ
ク419で格納したメモリ２のデータとTBCのカウント値の
比較をし、ブランチ423と処理ブロック424により前記ブ
ランチ409と処理ブロック410で行ったのと同様の手法に
より前記強制加速指令信号と第15図Ｚに相当する電流方
向切換信号をともに「１」にし、モータを減速状態に移
行させる（第15図ｊ点）。つぎに処理ブロック425にお
いてブレーキ期間（第15図のｊ点からｋ点までの期間）
を決定するために前記処理ブロック406と同様にカウン
ト値をメモリ上にセットし処理ブロック426でＡを６に
する。

Ａが６のときはブランチ428と処理ブロック429により
前記ブランチ409と処理ブロック410で行ったのと同様の
手法により第15図のｋ点に相当する第15図Ｙの信号つま
りモータON/OFF信号をOFFさせ、キャプスタンモータ６
を停止状態に移行させる。

以上によりキャプスタンモータ６を間欠駆動させるこ
とができる。

次にスローモーション再生時のヘッドアンプ切り換え
動作について、第７図と第８図のフローチャートと第９
図の動作波形図によりその動作を説明する。

第７図はスローモーション再生時に前記キャプスタン
モータの間欠動作に同期して前記ヘッド切り換え信号の
エッジの到来回数をカウントする手段を第１図のマイク
ロプロセッサ10に内蔵されたプログラムによって実現し
た一例を示すフローチャートであり、第８図は第16図の
順方向２トラック１フレーム送りのスローモーション再
生時のヘッドアンプ切り換え手段を第１図のマイクロプ
ロセッサ10に内蔵されたプログラムによって実現した一
例を示すフローチャートである。

第９図は第７図，第８図のプログラムが実行された時
の第２図のヘッドアンプ切り換え回路14内部の動作を示
すタイミングチャートであり、第９図Ｊは第６図のキャ
プスタンモータの間欠動作を実現するプログラムにおけ
る状態変数Ａの値であり、第９図Ｋはキャプスタンモー
タの電流波形であり、第９図Ｌはシリンダモータの回転
位相を示すヘッド切り換え信号であり、第９図Ｍは第７
図のキャプスタンモータの間欠動作に同期して前記ヘッ
ド切り換え信号のエッジの到来回数（HSWカウントデー
タ、以下Ｈと略記する。）をカウントするプログラムを
実行した結果のカウントデータであり、第９図Ｎは第２
図のEXORゲート回路143の出力信号であり、第９図γは
第２図の入力端子28から入力される第１の制御信号であ
り、第９図Ｏは第２図の第４のスイッチ回路145の出力
信号であり、第９図δは第２図の第１のラッチ回路146
の出力信号であり、第９図Ｑは第２図の入力端子27−１
と27−２から入力される第２の制御信号であり、第９図
Ｐは第２図の第５のスイッチ回路148の出力信号であ
る。

第７図のキャプスタンモータの間欠動作に同期して前
記ヘッド切り換え信号のエッジの到来回数をカウントす
るプログラムは、ブランチ431と処理ブロック436により
第６図のキャプスタンモータの間欠駆動制御プログラム
における状態変数Ａの値が３未満（キャプスタンモータ
停止状態）であればHSW信号カウントデータをゼロにリ
セットし、Ａが３以上であればブランチ432により現在
のＨの値が奇数か偶数か判別し、偶数であればブランチ
434に移行しHSW信号レベルがＬレベルであるかどうかを
判別し、奇数であればブランチ433に移行しHSW信号レベ
ルがＨレベルであるかどうか判別する。共に是であれば
処理ブロック435によりＨの値を１だけインクリメント
し、否であればＨの値を保持するようにしてある。

以上のプログラムによりＨの値は、第９図Ｍに示すよ
うにキャプスタンモータの間欠動作に同期して変化する
ことになる。

第８図の順方向２トラック１フレーム送りのスローモ
ーション再生時のヘッドアンプ切り換えのプログラム
は、まず処理ブロック437において第２図の２つの入力
端子27−1,27−２を制御することにより第５図のスイッ
チ回路148のポジションを第１のラッチ回路147の出力に
接続し、ブランチ438において第７図のプログラムによ
り検出したHSWカウントデータＨが２であるかを判別
し、是であれば入力端子28を制御することにより処理ブ
ロック440に移行し第４のスイッチ回路145をヘッド切り
換え信号の正転信号側に接続し、否であれば処理ブロッ
ク439に移行し第４のスイッチ回路145をヘッド切り換え
信号の反転信号（インバータ回路144の出力）側に接続
する。

以上の処理により第２図の入力端子28には第９図γに
示すようなHSWカウントデータに基づいて第１の制御信
号が入力されることになるので第２図の第４のスイッチ
回路145の出力信号は第９図Ｏに示すようになり、第１
のラッチ回路146の出力はソフトウェア特有の処理遅れ
によるジッタを持たない第９図δに示すようにヘット切
り換え信号に同期した信号となる。また第２図の入力端
子27−１および27−２には、この場合はHSWカウントデ
ータに依存しないで第９図Ｑに示すような第２の制御信
号つまり「10」が入力されるので第５のスイッチ回路14
8は第１のラッチ回路146の出力信号が選択され、ヘッド
アンプ切り換え信号は第９図Ｐに示すような信号とな
る。これは前述した第16図ｂと同じ信号を得たことにな
る。

第10図はキャプスタンモータを逆方向に間欠駆動させ
ることにより逆スローモーション再生を行った場合の記
録トラックパターンとヘッド軌跡および前記ヘッドアン
プ回路11の内部波形を前記第16図と同様に示したもので
あり、逆スローモーション再生の場合、キャプスタンモ
ータ間欠駆動時には１フィールド期間安定して信号が得
られるヘッドはなく第10図ｅに示すようにヘッド出力つ
まりエンベロープ信号レベルの大きいヘッドを選択的に
使用するのが望ましいことが判る。したがってヘッドア
ンプ切り換え信号は第10図ｂに示すようにキャプスタン
モータ駆動時の３フィールドの期間はエンベロープ比較
信号を用いることになる。

第11図は第10図の逆方向２トラック１フレーム送りの
スローモーション再生時のヘッドアンプ切り換え手段を
第１図のマイクロプロセッサ10に内蔵されたプログラム
によって実現した一例を示すフローチャートである。

第12図は第11図のプログラムが実行された時の第２図
のヘッドアンプ切り換え回路14内部の動作を示すタイミ
ングチャートであって、第９図と同一記号の各信号は第
９図の場合と同じ箇所の信号であるので説明を省略す
る。

第11図の処理ブロック441は第４のスイッチ回路145を
ヘッド切り換え信号の反転信号つまりインバータ回路14
4の出力に接続し、次にブランチ442,443において第７図
のプログラムにより検出したHSWカウントデータＨがそ
れぞれ１と４のとき処理ブロック444,445にジャンプ
し、処理ブロック444では第５のスイッチ回路148をエン
ベ比較回路118に接続し、処理ブロック445では第５のス
イッチ回路148を第１のラッチ回路147に接続する。

以上の処理により第２図の入力端子28には第12図γに
示すようにこの場合はHSWカウントデータに依存しない
第１の制御信号が入力されることになるので第２図の第
４のスイッチ回路145の出力信号は第12図Ｏに示すよう
になり、第１のラッチ回路146の出力は第12図δに示す
ようにヘッド切り換え信号に同期した信号となる。また
第２図の入力端子27−１および27−２にはHSWカウント
データに基づいて第12図Ｑに示すような第２の制御信号
が入力されるので第５のスイッチ回路148の出力信号つ
まりヘッドアンプ切り換え信号は第12図Ｐに示すような
信号となる。これは前述した第10図ｂと同じ信号を得た
ことになる。

ところで、第２図の入力端子26は通常再生時等におい
て記録時と同一ヘッドで再生する場合にヘッドアンプ切
り換え信号をＨレベルあるいはＬレベルに固定するとき
に有効である。

本実施例では磁気テープを２トラック１フレーム送り
するスローモーション再生の場合であったが、１トラッ
ク１フィールド送りのスローモーション再生の場合のヘ
ッドアンプ切り換えも同様の手法により実現できる。

発明の効果 本発明の磁気記録再生装置は以上の説明からも明らか
なように、キャプスタンモータにより移送される磁気テ
ープの静止、移動の繰り返しによりスローモーション再
生を行わすようにした磁気記録再生装置であって、第１
と第３が近接し、第２と第４が近接し、かつ、また各々
が約180゜の位置に配置され、第１と第２が同一アジマ
ス角度を有し、第３と第４が同一アジマス角度を有する
４つの回転磁気ヘッドと、その４つの回転磁気ヘッドを
駆動するシリンダモータと、そのシリンダモータの回転
位相を示すヘッド切り換え信号により前記各回転磁気ヘ
ッドのうち磁気テープに接している２個の回転磁気ヘッ
ドよりの再生信号を抽出する第１と第２の２つのスイッ
チ手段と、ヘッドアンプ切り換え信号により前記第１と
第２のスイッチ手段よりの２つの再生信号を選択する第
３のスイッチ手段と、前記第１と第２のスイッチ手段よ
りの２つの再生信号のエンベロープを比較するエンベロ
ープ比較手段と、スローモーション再生時に前記キャプ
スタンモータの起動のタイミングに同期して前記ヘッド
切り換え信号のエッジの到来回数をカウントし、所望の
カウント値に対応して制御信号を出力するイベントカウ
ント手段（本実施例では第１図のマイクロプロセッサ10
に内蔵されたプログラムで実現され、そのフローチャー
トは第７図に示されている。）と、そのイベントカウン
ト手段のカウント値が第１の所望のカウント値になった
時に出力される第１の制御信号（本実施例では第１図の
マイクロプロセッサ10に内蔵されたプログラムで実現さ
れ、第８図のフローチャートの処理ブロック439および4
40、また第11図のフローチャートの処理ブロック441で
実現されている。）により前記ヘッド切り換え信号とそ
の反転信号を切り換える第４のスイッチ手段と、その第
４のスイッチ手段の出力が入力され、前記ヘッド切り換
え信号の両エッジに同期したパルスをラッチパルスとす
る第１のラッチ回路と、前記イベントカウント手段のカ
ウント値が第２の所望のカウント値になった時に出力さ
れる第２の制御信号（本実施例では第１図のマイクロプ
ロセッサ10に内蔵されたプログラムで実現され、第８図
のフローチャートの処理ブロック437、また第11図のフ
ローチャートの処理ブロック444および445で実現されて
いる。）が入力され、前記ラッチパルスによりラッチす
る第２のラッチ回路と、その第２のラッチ回路の出力に
より前記エンベロープ比較手段の出力信号と前記第１の
ラッチ回路の出力信号と２値の直流信号の３つの信号を
切り換えて前記ヘッドアンプ切り換え信号として出力す
る第５のスイッチ手段とを具備したことを特徴とするも
のであり、あらゆるスローモーション再生や倍速再生等
の特殊再生機能実現に対してフレキシビリティに対応可
能な磁気記録再生装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における磁気記録再生装置の
構成図、第２図は第１図のヘッドアンプ回路11とヘッド
アンプ切り換え回路14の具体内部構成を示すブロック
図、第３図は第１図のキャプチャコントローラ800の具
体的な論理回路図、第４図は第３図の回路動作を説明す
るタイミングチャート、第５図はキャプチャレジスタブ
ロック700の構成図、第６図，第７図，第８図，第11図
は第１図の主要部の動作を示すフローチャート、第９
図，第12図は第７図，第８図，第11図のフローチャート
を説明するための動作波形図、第10図，第16図はそれぞ
れ逆方向、順方向の２トラック１フレーム送りのスロー
モーション再生時の記録トラックパターンとヘッド軌跡
およびヘッドアンプ切り換え回路の各部波形図、第13図
は従来のVTRの再生時におけるサーボ機構の構成を示す
ブロック図、第14図，第15図は第13図の主要部の動作を
説明するためのタイミングチャート、第17図は第13図の
ヘッドアンプ回路11の具体内部構造を示すブロック図で
ある。 １……磁気テープ、２……シリンダモータ、６……キャ
プスタンモータ、11……ヘッドアンプ、14……ヘッドア
ンプ切り換え回路、100……レジスタ、200……RAM、300
……ALU、400……命令実行手段、500……タイムベース
カウンタ、700……キャプチャレジスタコントローラ、8
00……キャプチャコントローラ、1000……ROM、1100…
…タイマ、1400,1500……DA変換器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】キャプスタンモータにより移送される磁気
   テープの静止、移動の繰り返しによりスローモーション
   再生を行わすようにした磁気記録再生装置であって、第
   １と第３が近接し、第２と第４が近接し、かつ、また各
   々が約180゜の位置に配置され、第１と第２が同一アジ
   マス角度を有し、第３と第４が同一アジマス角度を有す
   る４つの回転磁気ヘッドと、その４つの回転磁気ヘッド
   を駆動するシリンダモータと、そのシリンダモータの回
   転位相を示すヘッド切り換え信号により前記各回転磁気
   ヘッドのうち磁気テープに接している２個の回転磁気ヘ
   ッドよりの再生信号を抽出する第１と第２の２つのスイ
   ッチ手段と、ヘッドアンプ切り換え信号により前記第１
   と第２のスイッチ手段よりの２つの再生信号を選択する
   第３のスイッチ手段と、前記第１と第２のスイッチ手段
   よりの２つの再生信号のエンベロープを比較するエンベ
   ロープ比較手段と、スローモーション再生時に前記キャ
   プスタンモータの起動のタイミングに同期して前記ヘッ
   ド切り換え信号のエッジの到来回数をカウントし、所望
   のカウント値に対応して制御信号を出力するイベントカ
   ウント手段と、そのイベントカウント手段のカウント値
   が第１の所望のカウント値になった時に出力される第１
   の制御信号により前記ヘッド切り換え信号とその反転信
   号を切り換える第４のスイッチ手段と、その第４のスイ
   ッチ手段の出力が入力され、前記ヘッド切り換え信号の
   両エッジに同期したパルスをラッチパルスとする第１の
   ラッチ回路と、前記イベントカウント手段のカウント値
   が第２の所望のカウント値になった時に出力される２ビ
   ットの第２の制御信号が入力され、前記ラッチパルスに
   よりラッチする２ビットの第２のラッチ回路と、その第
   ２のラッチ回路の２ビットの出力により前記エンベロー
   プ比較手段の出力信号と前記第１のラッチ回路の出力信
   号と２値の論理信号の３つの信号から１つを選択して前
   記ヘッドアンプ切り換え信号として出力する第５のスイ
   ッチ手段とを具備したことを特徴とする磁気記録再生装
   置。