JPH0648567B2 - 磁気記録再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シリンダモータの回転をマイクロコンピュ
ータによつて制御する回転ヘッド式のビデオテープレコ
ーダなどの磁気記録再生装置に関する。

〔従来の技術〕

従来、ビデオテープレコーダ，回転ヘッド式デジタルオ
ーディオテープレコーダなどの回転ヘッド式の磁気記録
再生装置は、複数，たとえば２個の回転ヘッドにより、
磁気テープを順次にヘリカルスキャンし、このときスキ
ャンに同期したヘッド切換信号（以下ＲＦＳＷ信号と称
する）にもとづくヘッド切換えにより、スキャン中のヘ
ッドを記録回路あるいは再生回路に切換え接続し、磁気
テープの記録，再生を行なつている。

また、この種の磁気記録再生装置は、各ヘッドの回転駆
動用のシリンダモータの速度，位相を制御するため、シ
リンダモータの速度，位相の検出回路および、該両検出
回路の検出信号にもとづいて速度，位相を制御するシリ
ンダサーボ回路を備えている。

そして、速度の検出回路は、ＦＧ信号と呼ばれる速度検
出パルス信号，すなわちシリンダモータの回転の速度に
比例して周波数が変化する信号をシリンダサーボ回路に
出力し、位相の検出回路は、ＰＧ信号と呼ばれる位相検
出パルス信号，すなわちシリンダモータの回転の位相に
比例して位相が変化する信号をシリンダサーボ回路に出
力する。

さらに、シリンダサーボ回路は、ＦＧ信号の周波数変動
を検出して速度制御用の誤差信号，すなわち速度誤差信
号（速度エラー信号）を生成するとともに、ＰＧ信号の
位相ずれを検出して位相制御用の誤差信号，すなわち位
相誤差信号（位相エラー信号）を生成し、かつ両誤差信
号をシリンダモータの駆動回路に供給してシリンダモー
タの回転を制御する。

なお、ＦＧ信号は、たとえばシリンダモータに軸着され
た磁性板の周面の磁極変化を周波数ジェネレータで検出
して得られるパルスを整形して形成され、その周波数が
シリンダモータの回転周波数より十分高い周波数にな
る。

また、ＰＧ信号は、例えばＰＧマグネットと呼ばれる磁
性片を、１つまたは複数個シリンダモータの上面に等間
隔に取付けるとともに、パルスジェネレータコイルによ
つてＰＧマグネットの通過を検出して得られるパルスを
整形して形成され、その周波数は、ＰＧマグネットの個
数に応じて、シリンダモータの回転周波数または該周波
数の数倍程度の周波数になり、通常、２個のＰＧマグネ
ットが対向位置に取付けられるため、ＰＧ信号はシリン
ダモータの半回転周期でレベルが反転するディューティ
ーファクタ５０％のパルス信号になる。

ところで、前記両誤差信号をデジタル処理によつて生成
し、シリンダモータの回転をデジタルサーボする場合
は、例えば特願昭59-214954号の出願の明細書および図
面に記載されているように、シリンダサーボ回路が１個
のマイクロコンピュータを用いて形成される。

そして、マイクロコンピュータに１個のカウンタを設け
て両誤差信号を形成する場合は、当該コンピュータに、
読出しによつて計数内容の変化しないフリーランニング
カウンタが設けられ、該カウンタによつて、ＦＧ信号，
ＰＧ信号より高周波数の基準クロック信号が計数される
とともに、シリンダモータの正規の回転周期または正規
のＰＧ信号の周期に設定された位相基準パルス信号のパ
ルス前，後縁の両方またはいずれか一方により、正規の
ＰＧ信号の周期で前記フリーランニングカウンタがリセ
ットされる。

さらに、マイクロコンピュータの中央処理装置（ＣＰ
Ｕ）に、速度誤差演算手段および位相誤差演算手段が設
けられ、速度誤差演算手段により、ＦＧ信号のパルス前
縁または後縁の前記フリーランニングカウンタの計数値
の差からＦＧ信号の周波数ずれが検出されて速度誤差信
号が生成され、位相誤差演算手段により、ＰＧ信号のパ
ルス前，後縁の両方またはいずれか一方の直後（以下Ｐ
Ｇ信号の直後と称する）のＦＧ信号のパルス前縁または
後縁の前記フリーランニングカウンタの計数値からＰＧ
信号の位相ずれが検出されて位相誤差信号が生成され
る。

すなわち、ＦＧ信号のパルス前縁または後縁の間の前記
フリーランニングカウンタの計数値の差がＦＧ信号の各
１周期の値になり、ＰＧ信号の直後のＦＧ信号のパルス
前縁または後縁のときの前記フリーランニングカウンタ
の計数値が、リセットのタイミングを基準としたときの
ＰＧ信号の各１周期または半周期に位相ずれ量の値にな
る。

したがつて、速度誤差演算手段は、ＦＧ信号のパルス前
縁または後縁毎に得られる計数値の差をアナログ変換し
て速度誤差信号を生成し、位相誤差演算手段は、ＰＧ信
号の直後のＦＧ信号のパルス前縁または後縁のときの計
数値をアナログ変換して位相誤差信号を生成する。

また、前記マイクロコンピュータは、シリンダサーボ回
路と、たとえばキャプスタンモータの回転を制御するキ
ャプスタンサーボ回路などと共用されることがあり、こ
の場合、コンピュータの中央処理装置には、予め設定さ
れた制御プログラムにもとづき、前述の両誤差演算手段
の機能および、キャプスタンサーボ回路などの演算手段
の機能が設けられる。

一方、ＲＦＳＷ信号はＰＧ信号を基準にして形成され、
この場合、２個の回転ヘッドによつてシリンダモータの
半回転毎に交互に磁気テープをヘリカルスキャンすると
ともにＰＧ信号がシリンダモータの半回転毎にレベル反
転するとしても、ＰＧ信号とヘリカルスキャンの位相に
はずれがある。

そして、ＲＦＳＷ信号をヘリカルスキャンに正確に同期
して形成する必要があるため、ＲＦＳＷ信号は、例えば
第３図(a)，(b)それぞれに示す作成回路によつて形成さ
れる。

なお、第３図(a)，(b)は、２個の回転ヘッドによつてシ
リンダモータの半回転毎に交互に磁気テープがヘリカル
スキャンされ、かつＰＧ信号のレベルがシリンダモータ
の半回転毎に変化するとした場合の構成を示す。

そして、第３図(a)の場合は、ＰＧ信号のパルス前縁お
よび後縁それぞれを遅延してＲＦＳＷ信号を形成するた
め、入力端子(1)のＰＧ信号のパルス前縁，後縁それぞ
れによつてトリガされる単安定マルチバイブレータ（以
下モノマルチと称する）(2)，(3)が設けられ、両モノマ
ルチ(2)，(3)に接続された時定数用のコンデンサ（Ｃ
１），（Ｃ２），可変抵抗（Ｒ１），（Ｒ２）の時定数
にもとづき、モノマルチ(2)，(3)の出力端子（）か
ら微分用のコンデンサ（Ｃ３），（Ｃ４），抵抗（Ｒ
３），（Ｒ４）を介してＲ−Ｓフリップフロップ(4)の
セット，リセット端子(s)，(r)それぞれに、ＰＧ信号の
パルス前縁それぞれからＰＧ信号とヘリカルスキャンの
位相ずれ量およびＰＧ信号のデューティーファクタの誤
差量だけ遅れたタイミングで微分パルスが出力され、フ
リップフロップ(4)のＱ出力端子(q)から出力端子(5)
に、デューティーファクタ５０％のＲＦＳＷ信号が形成
されて出力される。なお、図中の(i)，（）はモノマ
ルチ(3)，(4)それぞれの立下り，立下りトリガ端子を示
し、（＋Ｂ）は正電源端子を示す。

また、第３図(b)の場合は、ＰＧ信号の直後のＲＦ信号
およびＰＧ信号の直後からシリンダモータの半回転後に
得られるＦＧ信号それぞれのパルス前縁を遅延してＲＦ
ＳＷ信号を形成するため、フリップフロップなどによ
り、ＰＧ信号の直後のＦＧ信号およびシリンダモータの
半回転後のＦＧ信号のパルス前縁でレベル反転をくり返
す分周信号が形成されるとともに、該分周信号が入力端
子(6)に入力され、このとき微分用の抵抗（Ｒ５），コ
ンデンサ（Ｃ５）およびイクスクルーシブオアゲート
(7)により、ＦＧ信号のパルス前縁に同期した微分パル
スが形成されるとともに、該微分パルスにより、モノマ
ルチ(8)がトリガされる。

そして、時定数用のコンデンサ（Ｃ６），抵抗（Ｒ６）
の時定数にもとづき、前記分周信号の立上り，立下りそ
れぞれからＰＧ信号とヘリカルスキャンの位相ずれ量だ
け遅れて立上るパルスが、Ｄフリップフロップ(9)のク
ロック端子（ｃｋ）に入力され、このときフリップフロ
ップ(9)により、データ入力端子(d)の分周信号のレベル
が取込まれ、フリップフロップ(9)のＱ出力端子(q)から
出力端子(10)に、デューティーファクタ５０％のＲＦＳ
Ｗ信号が形成されて出力される。

なお、第３図(a)の場合は、ＰＧ信号とヘリカルスキャ
ンの位相ずれおよび、ＰＧマグネットの取付け角度誤差
にもとづくＰＧ信号のデューティーファクタの誤差を吸
収して、ＰＧ信号からデューティーファクタ５０％のＲ
ＦＳＷ信号を形成するため、ＰＧ信号のパルス前縁およ
び後縁それぞれ独立して遅延する２個のモノマルチ
(2)，(3)を要するが、同図(b)の場合は、入力端子(6)の
分周信号がデューティーファクタ５０％の信号になり、
前述のＰＧ信号のデューティーファクタの誤差を吸収す
る必要がないため、１個のモノマルチ(8)を設けて形成
されている。

また、ＲＦＳＷ信号の作成回路には、第３図(a)のモノ
マルチ(2)，(3)および同図(b)のモノマルチそれぞれの
代わりに、プログラマブルカウンタを用いたものもあ
る。

〔発明が解決しようとする問題点〕

すなわち、シリンダモータの回転をデジタルサーボする
従来のこの種の磁気記録再生装置は、マイクロコンピュ
ータによつて形成されたシリンダサーボ回路と、１つま
たは複数のモノマルチまたはプログラマブルカウンタを
有するＲＦＳＷ信号の作成回路とを備える必要があり、
構成が複雑化するとともに、回路全体をデジタル化して
無調整化することなどができない問題点がある。

〔問題点を解決するための手段〕

この発明は、前記の点に留意してなされたものであり、
複数の回転ヘッドにより磁気テープを順次にヘリカルス
キャンするとともに、該スキャンに同期したヘッド切換
信号により前記各ヘッドのヘッド切換えを制御し、 かつ前記各ヘッドの回転駆動用のシリンダモータの速度
に比例して周波数が変化する速度検出パルス信号と前記
モータの位相に比例して位相が変化する位相検出パルス
信号とが入力されるシリンダサーボ回路のマイクロコン
ピュータに、 前記両検出パルス信号より高周波数の基準クロック信号
を計数するとともに前記位相検出パルス信号の周波数の
位相基準パルス信号のパルス前，後縁の両方またはいず
れか一方によつてリセットされるフリーランニングカウ
ンタと、 前記速度検出パルス信号のパルス前縁または後縁の前記
カウンタの計数値の差から前記モータの速度誤差信号を
生成する速度誤差演算手段および，前記位相検出パルス
信号のパルス前，後縁の両方またはいずれか一方の直後
の前記速度検出パルス信号のパルス前縁または後縁の前
記カウンタの計数値から前記モータの位相誤差信号を生
成する位相誤差演算手段を有する中央処理装置とを設
け、 前記両誤差信号にもとづいて前記モータの速度，位相を
制御する磁気記録再生装置において、 前記コンピュータに、 前記位相制御手段に取込まれた前記カウンタの計数値に
前記位相検出パルス信号の位相とヘリカルスキャンの位
相とのずれ量に相当する補正値を加算して保持するレジ
スタと、 前記カウンタの計数値が前記レジスタの保持値に一致し
たときに一致検出信号を出力する比較器と、 前記位相検出パルス信号のレベル変化直後のレベルを保
持するラッチ回路と、 前記一致検出信号の出力タイミングで出力レベルが前記
ラッチ回路の保持レベルに制御され，出力信号を前記ヘ
ッド切換信号として出力するフリップフロップとを設け
たことを特徴とする磁気記録再生装置である。

〔作用〕

したがつて、シリンダサーボ回路のマイクロコンピュー
タにより、シリンダモータの速度，位相を制御する速
度，位相誤差信号とともにヘッド切換信号がデジタル的
に形成され、このときヘッド切換信号の形成に中央処理
装置が用いられないため、ヘッド切換信号は、速度，位
相誤差信号の形成と並行して形成される。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図およ
び第２図とともに詳細に説明する。

第１図において、(11)はビデオテープレコーダまたは回
転ヘッド式デジタルオーディオテープレコーダのシリン
ダモータであり、１８０°離れた２個の回転ヘッドを回
転駆動し、両ヘッドによつて磁気テープを交互にヘリカ
ルスキャンさせる。(12)は図示省略された周波数ジェネ
レータの出力パルスを整形するヒステリシスアンプであ
り、第２図(a)に示すＦＧ信号を形成して出力する。(1
3)は図示省略されたパルスジェネレータの出力パルスを
整形するヒステリシスアンプであり、第２図(b)に示す
ＰＧ信号を形成して出力し、このときＰＧ信号のレベル
はモータ(1)の半回転毎に反転する。(14)は基準信号発
生回路であり、ＰＧ信号と同一周期の第２図(c)の位相
基準パルス信号（以下ＲＥＦ信号と称する）を形成して
出力する。

(15)は１チップのマイクロコンピュータ、(16)はコンピ
ュータ(15)の中央処理装置（以下ＣＰＵと称する）であ
り、割込み端子（int）にＦＧ信号が入力される。(17)
はデータバス(18)を介してＣＰＵ(16)に接続された入力
インタフェースであり、ＰＧ信号およびＲＥＦ信号の入
力ポートを形成する。

(19)はデータバス(18)に接続されたフリーランニングカ
ウンタであり、コンピュータ(15)の内部の基準クロック
信号を計数するとともに、インタフェース(17)に入力さ
れたＲＥＦ信号のパルス前縁の立上りおよび後縁の立下
りによつてリセットされる。(20)はデータバス(18)に接
続されたレジスタであり、後述するように、ＣＰＵ(16)
の位相制御手段に取込まれたカウンタ(19)の計数値に補
正値を付加して保持する。

(21)はカウンタ(19)の計数値とレジスタ(20)の保持値と
を比較する比較器であり、カウンタ(19)の計数値がレジ
スタ(20)の保持値に一致したときに一致検出信号を出力
する。(22)はデータバス(18)に接続されたラッチ回路で
あり、後述するように、ＰＧ信号のパルス前縁および後
縁それぞれのレベル変化直後のレベルを保持し、保持レ
ベルの出力信号を出力する。

（２３）はクロック端子（ｃｋ）に比較器(21)の一致検
出信号が入力されるＤフリップフロップであり、データ
入力端子(d)にラッチ回路(22)の出力信号が入力され、
一致検出信号が入力されたときに、ラッチ回路(22)の出
力信号を取込み、Ｑ出力端子(q)からコンピュータ(15)
の外部のＲＦＳＷ信号端子(24)に、ラッチ回路(22)の出
力レベルに制御された出力信号を、ＲＦＳＷ信号として
出力する。

なお、アンプ(12)，(13)，発生回路(14)およびマイクロ
コンピュータ(15)により、シリンダサーボ回路が形成さ
れている。

ところで、コンピュータ(15)は、シリンダサーボ回路お
よび、キャプスタンサーボ回路などの他の回路に共用さ
れ、コンピュータ(15)のカウンタ(19)，レジスタ(20)
は、たとえば、株式会社日立製作所の型番ＨＤ6301Ｘ
Ｏ，ＨＤ6303Ｘのマイクロコンピュータのフリーランニ
ングカウンタ，アウトプットコンペァレジスタと同様に
構成されている。

また、コンピュータ(15)の内部で形成される基準クロッ
ク信号は、ＦＧ信号，ＰＧ信号より高周波数の信号から
なる。

そして、カウンタ(19)は、基準クロック信号を計数する
とともに、インターフェース(17)に入力されたＲＥＦ信
号のパルス前，後縁それぞれでリセットされ、第２図
(d)に示すように、ＲＥＦ信号のパルス前，後縁のta,t
b,tc…に計数値が０になる。

一方、ＣＰＵ(16)には、予め設定された制御プログラム
にもとづき、モータ(11)の速度，位相誤差演算手段の機
能および、キャプスタンサーボ回路などの他の回路の演
算手段の機能が設けられている。

そして、割込み端子（int）にＦＧ信号のパルス前縁の
立上りが入力されると、ＣＰＵ(16)は、速度誤差演算手
段とて動作し、そのときのカウンタ(19)の計数値を取込
むとともに、当該計数値と１つ前のＦＧ信号のパルス前
縁の立上りで取込んだカンウタ(19)の計数値との差を演
算し、モータ(11)の速度変動を検出するとともに、演算
して得られた差の値をアナログ変換してモータ(11)の速
度誤差信号を生成し、図示省略されたモータ(11)の駆動
回路に、生成した速度誤差信号を出力する。

また、インタフェース(17)に入力されたＰＧ信号は、デ
ータバス(18)を介してＣＰＵ(16)に取込まれ、ＰＧ信号
のパルス前，後縁が入力されると、ＣＰＵ(16)は、位相
誤差演算手段として動作し、このとき、第２図(b)に示
すＰＧ信号のパルス前，後縁ta′,tb′,tc′，…それぞ
れの直後のＦＧ信号のパルス前縁，すなわち同図(a)のt
a′′,tb′′,tc′′，…それぞれで取込んだカウンタ
(19)の計数値からモータ(11)の位相変動を検出するとと
もに、ta′′,tb′′,tc′′，…の計数値をアナログ変
換してモータ(11)の位相誤差信号を生成し、前述の駆動
回路に、生成した位相誤差信号を出力する。

すなわち、モータ(11)の速度にしたがつてＦＧ信号の周
波数が変動するため、速度誤差演算手段は、ＦＧ信号の
各１周期のカウンタ(19)の計数値の差から周波数の変動
を検出して速度誤差信号を生成する。

また、ＲＥＦ信号がモータ(11)の位相の基準信号になる
とともに、カウンタ(19)がＲＥＦ信号のパルス前，後縁
でリセットされるため、カウンタ(19)の計数値は、ＲＥ
Ｆ信号の半周期毎に０になる。

そして、ＰＧ信号の位相がモータ(11)の位相変動にした
がつてＲＥＦ信号の位相からずれるとともに、ＦＧ信号
がＰＧ信号よりかなり高周波数であるため、位相誤差演
算手段は、ＰＧ信号のパルス前，後縁の直後のＦＧ信号
のパルス前縁を、ＰＧ信号のパルス前，後縁とみなし、
このときカウンタ(19)の計数値がＲＥＦ信号のＰＧ信号
の位相差に等しいため、位相誤差演算手段は、カウンタ
(19)の計数値から位相の変動を検出して位相誤差信号を
生成する。

ところで、この実施例の場合は、２個の回転ヘッドによ
つて磁気テープが交互にヘリカルスキャンされて、この
とき両ヘッドのスキャン周期は、ＰＧ信号およびＲＥＦ
信号の半周期になる。

また、位相誤差信号によつて制御されたモータ(11)の位
相と両ヘッドのヘリカルスキャンの位相とには、設計時
などに設定された量だけずれがある。

そして、位相誤差演算手段により、ta″,tb″,tc″，…
にＣＰＵ(16)に取込まれたカウンタ(19)の計数値は、デ
ータバス(18)を介してレジスタ(20)にも直ちに供給さ
れ、このときレジスタ(20)は、入力された計数値に、Ｒ
ＥＦ信号の位相とヘリカルスキャンの位相とのずれ量，
すなわち第２図(d)のτに等しいカウンタ(19)の計数値
からなる補正値を加算して保持する。

なお、補正値は、たとえば外付けのディップスイッチに
よつて予め設定されている。

また、ＣＰＵ(16)により、ta″,tb″,tc″，…のときの
ＰＧ信号がデータバス(18)を介してラッチ回路(22)に供
給され、ラッチ回路(22)には、ta″,tb″,tc″，…それ
ぞれのＰＧ信号のレベル，すなわち生成するＲＦＳＷ信
号のつぎの反転レベルが保持される。

さらに、カウンタ(19)の計数値およびレジスタ(20)の保
持値は、データバス(18)を介さずに、比較器(21)に直接
入力され、比較器(21)により、カウンタ(19)の計数値と
レジスタ(20)の保持値とが、常時比較される。

そして、ta″,tb″,tc″，…それぞれから前述のずれ量
の期間τだけ遅れた第２図(d)のta,tb,tc，…に
カウンタ(19)の計数値がレジスタ(20)の保持値に達し、
カウンタ(19)の計数値とレジスタ(20)の保持値とが一致
すると、比較器(21)からフリップフロップ(24)のクロッ
ク端子（ｃｋ）に、一致検出信号が出力される。

さらに、一致検出信号がクロック端子（ｃｋ）に入力さ
れると、フリップフロップ(24)は、データ入力端子(d)
のレベル，すなわちラッチ回路(22)の保持レベルを取込
み、Ｑ出力端子(q)のレベルをデータ入力端子(d)のレベ
ルに制御する。

そこで、フリップフロップ(24)のＱ出力端子(q)の出力
信号は、第２図(e)に示すように、ＲＥＦ信号からほぼ
τだけ位相のずれた信号，すなわち回転ヘッドの正規の
ヘリカルスキャンの位相に同期したＲＦＳＷ信号にな
り、該ＲＦＳＷ信号が出力端子(15)を介して図示省略さ
れたヘッド切換回路などに出力される。

したがつて、第１図の場合は、コンピュータ(15)によつ
て、モータ(11)の速度，位相誤差信号とともにＲＦＳＷ
信号がデジタル的に生成され、モノマルチなどを用いた
従来のＲＦＳＷ信号の作成回路を設けることなく、ＲＦ
ＳＷ信号を形成することができ、このときモノマルチな
どを用いないため、回路全体のデジタル化および無調整
化などを図ることができる。

そして、レジスタ(20)，比較器(21)，ラッチ回路(22)，
フリップフロップ(24)により、ＣＰＵ(16)を介さずにＲ
ＦＳＷ信号が生成されるため、ＲＦＳＷ信号の生成が、
ＣＰＵ(16)の演算処理に影響を与えることがなく、コン
ピュータ(15)は、ソフトウエアの負担なくＲＦＳＷ信号
を生成することができる。

また、レジスタ(20)の補正値を調整することにより、Ｒ
ＥＦ信号の位相と正規のヘリカルスキャンの位相とのず
れ量の期間τを、たとえば機種などに応じて容易調整す
ることもできる。

なお、ＦＧ信号のパルス前縁でカウンタ(19)の計数値を
ＣＰＵ(16)に取込む代わりにＦＧ信号のパルス後縁でカ
ウンタ(19)の計数値をＣＰＵ(16)に取込むようにしても
よい。

また、ＲＥＦ信号，ＰＧ信号の１周期がモータ(11)の１
／２周期になる場合などには、ＲＥＦ信号のパルス前，
後縁のいずれか一方でカウンタ(19)をリセットすればよ
い。

さらに、回転ヘッドが３個以上の場合に適用できるのも
勿論である。

〔発明の効果〕

以上のように、この発明の磁気記録再生装置によると、
シリンダサーボ回路のマイクロコンピュータ(15)に、フ
リーランニングカウンタ(19)および中央処理装置(16)と
ともに、レジスタ(20)，比較器(21)，ラッチ回路(22)，
フリップフロップ(23)を設けたことにより、マイクロコ
ンピュータ(15)の内部で、シリンダモータ(11)の速度，
位相制御用の速度，位相誤差信号およびヘッド切換信号
を、デジタル的に生成することができ、構成を簡素化す
ることができるとともに、回路全体のデジタル化および
無調整化などを図ることができるものである。

【図面の簡単な説明】

第１図および第２図はこの発明の磁気記録再生装置の１
実施例を示し、第１図は一部のブロック図、第２図(a)
〜(e)は動作説明用のタイミングチャート、第３図(a)，
(b)はそれぞれ従来の磁気記録再生装置に設けられたヘ
ッド切換信号の作成回路のブロック図である。 (11)……シリンダモータ、(15)……マイクロコンピュー
タ、(16)……ＣＰＵ、(19)……フリーランニングカウン
タ、(20)……レジスタ、(21)……比較器、(22)……ラッ
チ回路、(23)……フリップフロップ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の回転ヘッドにより磁気テープを順次
   にヘリカルスキャンするとともに、該スキャンに同期し
   たヘッド切換信号により前記各ヘッドのヘッド切換えを
   制御し、 かつ前記各ヘッドの回転駆動用のシリンダモータの速度
   に比例して周波数が変化する速度検出パルス信号と前記
   モータの位相に比例して位相が変化する位相検出パルス
   信号とが入力されるシリンダサーボ回路のマイクロコン
   ピュータに、 前記両検出パルス信号より高周波数の基準クロック信号
   を計数するとともに前記位相検出パルス信号の周波数の
   位相検出パルス信号のパルス前、後縁の両方またはいず
   れか一方によってリセットされるフリーランニングカウ
   ンタと、 前記速度検出パルス信号のパルス前縁または後縁の前記
   カウンタの計数値の差から前記モータの速度誤差信号を
   生成する速度誤差演算手段および、前記位相検出パルス
   信号のパルス前、後縁の両方またはいずれか一方の直後
   の前記速度検出パルス信号のパルス前縁または後縁の前
   記カウンタの計数値から前記モータの位相誤差信号を生
   成する位相誤差演算手段を有する中央処理装置とを設
   け、前記両誤差信号にもとづいて前記モータの速度、位
   相を制御する磁気記録再生装置において、 前記コンピュータに、 前記位相制御手段に組込まれた前記カウンタの計数値に
   前記位相検出パルス信号の位相とヘリカルスキャンの位
   相とのずれ量に相当する補正値を加算して保持するレジ
   スタと、 前記カウンタの計数値が前記レジスタの保持値に一致し
   たときに一致検出信号を出力する比較器と、 前記位相検出パルス信号のレベル変化直後のレベルを保
   持するラッチ回路と、 前記一致検出信号の出力タイミングで出力レベルが前記
   ラッチ回路の保持レベルに制御され、出力信号を前記ヘ
   ッド切換信号として出力するフリップフロップとを設け
   たことを特徴とする磁気記録再生装置。