JPH0319633B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、VTRのドラムモータのスピード
サーボ回路に適される回転スピード制御装置に関
する。

ドラムモータとして直流モータを用いると、一
般にスピードサーボと位相サーボがかけられる。
位相サーボは、ドラムにとりつけられた回転ヘツ
ドの走査位置をテープの記録トラツクに合わせる
ためのもので、位相サーボをかけるためには、そ
の前提としてドラムモータの速度がある範囲内に
あることが必要である。このためにスピードサー
ボが設けられる。スピードサーボ回路によつてド
ラムモータは、ある範囲内のスピードで回転する
ように制御されるが、モータのバラツキ、サーボ
回路の特性のバラツキ、スピード検出回路のバラ
ツキなどにより、その回転数が位相サーボを余裕
をもつてかけられるようになるとは限らない。従
つて一般には、出荷時などで、この位相サーボが
かけられていない状態でのスピード調整（フリー
ランスピード調整）を行ない、実際の回転数がス
ピードサーボがかかる範囲の中心となるようにさ
れる。

第１図及び第２図を参照してフリーランスピー
ド調整について説明すると、第１図に示すよう
に、ドラムモータで回転されるドラムシリンダ１
に対して例えば90゜の角間隔でもつて４個のマグ
ネツト２ａ，２ｂ，２ｃ，２ｄが取り付けられ、
ドラムシリンダ１の周囲にθの角間隔でもつて２
個の検出コイル３ａ，３ｂが配置されており、ド
ラムシリンダ１の回転にともなつて検出コイル３
ａ，３ｂの夫々から第２図Ａに示すような検出信
号PGa，PGbが発生する。この検出信号PGa及び
PGbの時間差t₁がドラムシリンダ１の回転スピー
ドに応じたものとなる。したがつてスピードサー
ボ回路としては、この時間差t₁がある一定値とな
るようにモータを回転させれば良い。ところが、
この時間差t₁には、前述のような種々のバラツキ
による誤差が含まれている。そこで、第２図Ｂに
示すように時間差t₁をt₂とt₃とに分割し、時間幅
t₃を単安定マルチバイブレータ（以下、モノマル
チと略称する）によつて可変、調整することによ
つてフリーランスピード調整を行なうようにされ
る。

また、VTRのサーボ回路として、デイジタル
サーボ回路が用いられつつある。これは、安定な
クロツクを用いているため、経時変化を少なくで
きると共に、IC化に適している特長を有してい
る。しかし、上述のように、モノマルチの時定数
を可変することでフリーランスピードの調整を行
なうことは、IC化したときの外付部品の増加を
もたらすので、デイジタルサーボ回路に適したも
のといえない。

この発明は、従来のスピードサーボ回路のよう
に、モノマルチの時定数を可変してスピード調整
するものと異なり、自動的にフリーランスピード
の調整をなしえ、またデイジタルサーボ回路に好
適な回転スピード制御装置の提供を目的とするも
のである。

以下、この発明をVTRのドラムモータのスピ
ードサーボ回路に適用した一実施例について説明
する。

この一実施例は、第３図に示すようなデイジタ
ルサーボ回路の構成において、フリーランスピー
ドを自動調整するようにしたものである。第３図
において破線で囲んで示す部分がIC化されてい
る。４及び５で示す入力端子の夫々から第２図Ａ
に示す検出信号PGa，PGb（実際には、これらを
波形整形してなるパルス信号）が供給され、これ
らの検出信号が後述する自動調整回路６に供給さ
れ、その出力がフリツプフロツプ７のセツト端子
に供給されると共に一方の検出信号がそのリセツ
ト端子に供給される。自動調整回路６は、規定の
回転スピードを生じさせるようなt₃の時間を発生
し、フリツプフロツプ７の出力には、t₂の時間で
高レベルとなる出力が得られる。そして、この期
間、アンドゲート９を介して端子８からのクロツ
クパルスを計測カウンタ１０に供給することによ
つてt₂の時間と対応する出力データを得る。この
出力データPWM（パルス幅変調）回路１１に供
給され、一方、PWM回路１１に対して端子１２
からクロツクパルスが供給され、上述の出力デー
タに対応したパルス幅を有する出力が得られる。
このPWM回路１１の出力がローパスフイルタ１
３によつてアナログ化され、ドライバ回路１４を
介してドラムモータ１５に供給される。

更に、第４図及び第５図を参照してこの発明の
一実施例における自動調整回路６について詳述す
る。第１図と同様の回転検出装置を用いており、
したがつて第５図Ａに示すように、ドラムシリン
ダ１即ちドラムモータ１５の１回転毎に４個発生
する検出信号PGa，PGbが発生する。ドラムモー
タ１５の回転速度を検出するのに、検出信号
PGa，PGb間の時間差t₁などは、種々のバラツキ
を含むので使えない。そこで例えば検出コイル３
ａにマグネツト２ａが近接し、再びこのマグネツ
ト２ａが検出コイル３ａに近接する迄の１回転の
時間を測定することで回転速度を正確に知ること
ができる。つまり、同一のコイルで同一のマグネ
ツトの回転数を測定するので、バラツキは、原理
的に生じない。また、マグネツト２ａ〜２ｄの取
付位置の精度は、検出コイル３ａ，３ｂに比して
充分高くできるので、マグネツト２ａが近接して
から、次にマグネツト２ｃが近接するまでの1/2
回転の時間を測定して回転数を検出しても良い。
同様に1/4回転の時間を測定するようにしても良
い。この一実施例では、検出信号のPGbを用いて
１回転毎に1/2回転の時間を測定するようにして
いる。

入力端子５からの検出信号PGbが分周回路１６
に供給され、第５図Ｂに示す1/2分周出力1/2PGb
が形成されると共に、更にそれが分周されたパル
スが形成され、これがアンドゲート１７に供給さ
れる。アンドゲート１７には、端子１８からクロ
ツクパルスが供給され、第５図Ｃに示すクロツク
パルスがウインドパルス形成回路１９に供給され
る。ウインドパルス形成回路１９は、第５図Ｄに
示すウインドパルスWNDを発生する。ウインド
パルス形成回路１９は、クロツクパルスを計数す
るカウンタ、このカウンタの出力をデコードする
デコーダなどから構成されており、1/2分周出力
の立下りから始まつてクロツクパルスをx₁個計数
してから、x₂個計数するまでの区間で高レベルと
なるウインドパルスWNDが形成される。クロツ
クパルスは、安定な水晶発振器により形成されて
いるもので、非常に安定なものであり、したがつ
て設定値x₁及びx₂の値を選定することによつて、
ウインドパルスWNDを基準とし、そのパルス幅
内に分周出力1/2PGbの立下りエツジが含まれて
いるときに、回転数が正規なものと判断される。

分周出力1/2PGbとウインドパルスWNDとが
判定回路２０に供給され、ウインドパルスWND
の幅内に分周出力1/2PGbの立下りエツジが含ま
れている場合、この立下りエツジがウインドパル
スWNDより進んだ位相の場合、これと逆に遅れ
た位相の場合の計３通りの場合の夫々に応じた判
定出力が形成され、この判定出力が制御クロツク
発生回路２１に供給される。端子２２から制御ク
ロツク発生回路２１に対してクロツクパルスが供
給されており、判定出力に応じてカウンタ２３の
内容を増減させる制御クロツクが形成される。こ
のカウンタ２３は、所定個数のクロツクパルスを
計数した時に第５図Ｇに示すように、時間t₃と対
応するパルス幅の立下りエツジと対応する出力を
発生し、この出力が微分回路２４を介して出力端
子２５に取り出される。この出力端子２５は、第
３図におけるフリツプフロツプ７のセツト端子に
接続され、このフリツプフロツプ７から第５図Ｈ
に示す時間t₂のパルス幅の信号が形成される。

また、検出信号PGa，PGbの夫々によつてセツ
ト及びリセツトされるフリツプフロツプ２６が設
けられ、その出力がアンドゲート２７に供給さ
れ、端子２８からのクロツクパルスがアンドゲー
ト２７を介してカウンタ２９に供給され、所定個
数のクロツクが数えられた時にカウンタ２９から
出力が発生する。また、検出信号PGaによつてセ
ツトされ、カウンタ２９の出力によつてリセツト
されるフリツプフロツプ３０が設けられている。
このフリツプフロツプ３０から第５図Ｅに示す出
力パルスが発生し、これがアンドゲート３１に供
給され、端子３２からのクロツクパルスがアンド
ゲート３１を介してカウンタ２３に供給される。
このフリツプフロツプ３０の出力パルスが時間t₃
の最大値となるように、カウンタ２９のビツト数
が設定されており、このフリツプフロツプ３０の
出力パルスのパルス幅は固定のものである。

上述のこの発明の一実施例は、電源オン毎にフ
リーランスピードの調整を行なうと共に、ドラム
シリンダ１が１回転するうちの1/2回転の間で、
回転数を測定している。例えば第５図Ｄに示すよ
うに、ウインドパルスWNDに対して分周出力1/
２PGbの立下りエツジが遅れているときには、フ
リーランスピードが遅すぎるので、制御クロツク
発生回路２１からカウンタ２３に対して、カウン
タ２３の計数するクロツクを増加させるように余
分にクロツクを供給し、これによつてカウンタ２
３で発生する時間t₃を短いものとし、したがつて
時間t₂を長くしてフリーランスピードを上昇させ
ている。そして、再びウインドパルスWNDの幅
内に分周出力1/2PGbの立下りエツジが含まれる
かどうかが判定され、もしこの幅内に含まれるよ
うであれば、フリーランスピードの調整が終了
し、カウンタ２３に対して所定の制御クロツクが
供給される状態となる。また、フリーランスピー
ドの調整が終了したことが判定回路２０の判定出
力などから検出され、スピードサーボに加えて位
相サーボも動作する通常状態となる。

なお、フリーランスピードが規定のものより速
すぎ、ウインドパルスWNDの幅に対して分周出
力1/2GPbが進んだ位相で外れているときには、
カウンタ２３で計数されるクロツクパルスを減少
させるような制御クロツクが発生し、t₃の時間が
長く、したがつてt₂の時間がより短かくされる。
このようにウインドパルスWNDの幅から外れて
いるときには、所定の個数のクロツクパルスが増
加又は減少されるが、その量によつて調整時間が
定まる。

上述の一実施例の説明から理解されるように、
この発明に依れば、バラツキの少ない検出信号か
ら回転スピードを検出し、その検出結果に応じて
カウンタで計数されるクロツクパルスを増減させ
ることで自動的にフリーランスピードを調整する
構成なので、ボリユームなどを手動操作する煩し
さがなく、また経年変化などがあつても常にフリ
ーランスピードが適切なものに調整され、更に、
IC化するときの外付部品の減少を図ることがで
き、デイジタルサーボ回路に使用して頗る好適で
ある。

なお、この発明における回転スピードを検出す
る手段としては、磁気的なものに限らず、光電的
なものを用いても良い。

【図面の簡単な説明】

第１図は回転スピード検出手段の一例を示す略
線図、第２図はフリーランスピード調整の説明に
用いる波形図、第３図はこの発明の一実施例の全
体の構成を示すブロツク図、第４図はこの発明の
一実施例の要部の構成を示すブロツク図、第５図
はこの発明の一実施例の動作説明に用いる波形図
である。 １……ドラムシリンダ、２ａ〜２ｄ……マグネ
ツト、３ａ，３ｂ……検出コイル、６……自動調
整回路、１５……ドラムモータ、１９……ウイン
ドパルス形成回路。

Claims (1)

1. 【特許請求の範囲】 １ 回転体の円周上に配置された被検出体の近接
   にともなつて信号を発生するように取付られた第
   １及び第２の検出素子と、該第１の検出素子の出
   力信号を遅延する遅延回路と、該遅延回路の出力
   信号によつてセツトされ、上記第２の検出素子の
   出力信号によつてリセツトされるフリツプフロツ
   プと、該フリツプフロツプによりセツトされた時
   間を検出する検出回路と、該検出回路の出力信号
   に基づいて上記回転体を駆動するドライバー回路
   と、上記回転体の回転周期が所定の周期か否かを
   判定する判定回路とを備え、 上記判定回路が上記回転体の回転周期が所定の
   周期と判定するまで上記遅延回路の遅延時間を増
   加又は減少させるようにした回転スピード制御装
   置。