JPS6349931B2 - - Google Patents
Info
- Publication number
- JPS6349931B2 JPS6349931B2 JP3268581A JP3268581A JPS6349931B2 JP S6349931 B2 JPS6349931 B2 JP S6349931B2 JP 3268581 A JP3268581 A JP 3268581A JP 3268581 A JP3268581 A JP 3268581A JP S6349931 B2 JPS6349931 B2 JP S6349931B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- programmable
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
- H03K3/352—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being thyristors
- H03K3/3525—Anode gate thyristors or programmable unijunction transistors
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
この発明は電磁装置の駆動回路および長周期の
フリツカ回路等に用いる弛張発振回路に関するも
のである。
フリツカ回路等に用いる弛張発振回路に関するも
のである。
従来の弛張発振回路は、第1図に示すように、
直流電源Eに抵抗R1,R2の直列回路と抵抗R3、
プログラマブルユニジヤンクシヨントランジスタ
PUT(Nゲートサイリスタ)および抵抗R4の直列
回路とを並列に接続し、プログラマブルユニジヤ
ンクシヨントランジスタPUTのゲートを抵抗R1,
R2の接続点に接続するとともにプログラマブル
ユニジヤンクシヨントランジスタPUTおよび抵
抗R4の直列回路にコンデンサCを並列に接続し
ていた。
直流電源Eに抵抗R1,R2の直列回路と抵抗R3、
プログラマブルユニジヤンクシヨントランジスタ
PUT(Nゲートサイリスタ)および抵抗R4の直列
回路とを並列に接続し、プログラマブルユニジヤ
ンクシヨントランジスタPUTのゲートを抵抗R1,
R2の接続点に接続するとともにプログラマブル
ユニジヤンクシヨントランジスタPUTおよび抵
抗R4の直列回路にコンデンサCを並列に接続し
ていた。
この弛張発振回路の動作について第2図を参照
して説明する。この弛張発振回路に直流電源Eに
より電圧を印加すると、コンデンサCが抵抗R3
を通して充電される。この抵抗R4およびコンデ
ンサCの接続点の電圧(アノード電圧)VAが抵
抗R1,R2の接続点の電圧(ゲート電圧)VGに対
してVA−VG≦VGT(ターンオン電圧)のときはプ
ログラマブルユニジヤンクシヨントランジスタ
PUTのアノード・ゲート間に逆バイアスが加え
られてプログラマブルユニジヤンクシヨントラン
ジスタPUTが遮断している。コンデンサCの充
電が進んでVA−VG>VGTとなるとプログラマブ
ルユニジヤンクシヨントランジスタPUTのアノ
ードからカソードへ電流が流れるようになつてプ
ログラマブルユニジヤンクシヨントランジスタ
PUTが導通し、コンデンサCに蓄えられた電荷
がプログラマブルユニジヤンクシヨントランジス
タPUTおよび抵抗R4を通して放電されることに
なり、電圧VA,VGがともに低下する。コンデン
サCの放電が進み、プログラマブルユニジヤンク
シヨントランジスタPUTのアノード電流IAが保
持電流以下になるとプログラマブルユニジヤンク
シヨントランジスタPUTが遮断し、コンデンサ
Cは完全には放電されずに充電が再開され、以下
上記と同様に動作し、抵抗R4の両端に発振出力
が得られる。
して説明する。この弛張発振回路に直流電源Eに
より電圧を印加すると、コンデンサCが抵抗R3
を通して充電される。この抵抗R4およびコンデ
ンサCの接続点の電圧(アノード電圧)VAが抵
抗R1,R2の接続点の電圧(ゲート電圧)VGに対
してVA−VG≦VGT(ターンオン電圧)のときはプ
ログラマブルユニジヤンクシヨントランジスタ
PUTのアノード・ゲート間に逆バイアスが加え
られてプログラマブルユニジヤンクシヨントラン
ジスタPUTが遮断している。コンデンサCの充
電が進んでVA−VG>VGTとなるとプログラマブ
ルユニジヤンクシヨントランジスタPUTのアノ
ードからカソードへ電流が流れるようになつてプ
ログラマブルユニジヤンクシヨントランジスタ
PUTが導通し、コンデンサCに蓄えられた電荷
がプログラマブルユニジヤンクシヨントランジス
タPUTおよび抵抗R4を通して放電されることに
なり、電圧VA,VGがともに低下する。コンデン
サCの放電が進み、プログラマブルユニジヤンク
シヨントランジスタPUTのアノード電流IAが保
持電流以下になるとプログラマブルユニジヤンク
シヨントランジスタPUTが遮断し、コンデンサ
Cは完全には放電されずに充電が再開され、以下
上記と同様に動作し、抵抗R4の両端に発振出力
が得られる。
しかし、このような従来の弛張発振回路は、発
振周期を長くしようとすれば抵抗R1,R2の分圧
比を変えて電圧VGを高める必要があり、その結
果アノード電流IAが増加し、ゲート電流IGもそれ
に比例して増加し、消費電流が増加するという問
題があつた。
振周期を長くしようとすれば抵抗R1,R2の分圧
比を変えて電圧VGを高める必要があり、その結
果アノード電流IAが増加し、ゲート電流IGもそれ
に比例して増加し、消費電流が増加するという問
題があつた。
したがつて、この発明の目的は、消費電流を増
加させることなく周期を長くできる弛張発振回路
を提供することである。
加させることなく周期を長くできる弛張発振回路
を提供することである。
この発明の一実施例を第2図に示す。すなわ
ち、この弛張発振回路は、プログラマブルユニジ
ヤンクシヨントランジスタPUTが遮断する直前
のゲートの電圧VCを抵抗R5,R6で設定し、比較
器CPにより電圧VGの電圧VC以下の低下に応答し
てコンデンサCの両端を短絡してコンデンサCの
電荷を完全に放電させるようにしたもので、その
他は従来例と同様である。比較器CPは、VG>VC
のときに出力端が開放されるとともにVG<VCの
ときに出力端が接地されるように構成されてい
る。
ち、この弛張発振回路は、プログラマブルユニジ
ヤンクシヨントランジスタPUTが遮断する直前
のゲートの電圧VCを抵抗R5,R6で設定し、比較
器CPにより電圧VGの電圧VC以下の低下に応答し
てコンデンサCの両端を短絡してコンデンサCの
電荷を完全に放電させるようにしたもので、その
他は従来例と同様である。比較器CPは、VG>VC
のときに出力端が開放されるとともにVG<VCの
ときに出力端が接地されるように構成されてい
る。
この弛張発振回路の動作について第4図を参照
して説明する。この弛張発振回路に直流電源Eに
より電圧を印加すると、コンデンサCが抵抗R3
を通して充電される。電圧VAが電圧VGに対して
VA−VG≦VGT(ターンオン電圧)のときはプログ
ラマブルユニジヤンクシヨントランジスタPUT
のアノード・ゲート間に逆バイアスが加えられて
プログラマブルユニジヤンクシヨントランジスタ
PUTが遮断している。コンデンサCの充電が進
んでVA−VG>VGTとなるとプログラマブルユニ
ジヤンクシヨントランジスタPUTのアノードか
らカソードへ電流が流れるようになつてプログラ
マブルユニジヤンクシヨントランジスタPUTが
導通し、コンデンサCに蓄えられた電荷がプログ
ラマブルユニジヤンクシヨントランジスタPUT
および抵抗R4を通して放電されることになり、
電圧VA,VGがともに低下する。コンデンサCの
放電が進んでプログラマブルユニジヤンクシヨン
トランジスタPUTのアノード電流が減少し、プ
ログラマブルユニジヤンクシヨントランジスタ
PUTが遮断する直前になるとVG<VCとなつてコ
ンデンサCの両端が短絡されてコンデンサCの電
荷が完全に放電され、電圧VG,VAがともに略零
ボルトになつてプログラマブルユニジヤンクシヨ
ントランジスタPUTが遮断し、コンデンサCの
充電が再開され、以下上記と同様に動作し、抵抗
R4の両端に発振出力が得られる。
して説明する。この弛張発振回路に直流電源Eに
より電圧を印加すると、コンデンサCが抵抗R3
を通して充電される。電圧VAが電圧VGに対して
VA−VG≦VGT(ターンオン電圧)のときはプログ
ラマブルユニジヤンクシヨントランジスタPUT
のアノード・ゲート間に逆バイアスが加えられて
プログラマブルユニジヤンクシヨントランジスタ
PUTが遮断している。コンデンサCの充電が進
んでVA−VG>VGTとなるとプログラマブルユニ
ジヤンクシヨントランジスタPUTのアノードか
らカソードへ電流が流れるようになつてプログラ
マブルユニジヤンクシヨントランジスタPUTが
導通し、コンデンサCに蓄えられた電荷がプログ
ラマブルユニジヤンクシヨントランジスタPUT
および抵抗R4を通して放電されることになり、
電圧VA,VGがともに低下する。コンデンサCの
放電が進んでプログラマブルユニジヤンクシヨン
トランジスタPUTのアノード電流が減少し、プ
ログラマブルユニジヤンクシヨントランジスタ
PUTが遮断する直前になるとVG<VCとなつてコ
ンデンサCの両端が短絡されてコンデンサCの電
荷が完全に放電され、電圧VG,VAがともに略零
ボルトになつてプログラマブルユニジヤンクシヨ
ントランジスタPUTが遮断し、コンデンサCの
充電が再開され、以下上記と同様に動作し、抵抗
R4の両端に発振出力が得られる。
このように、この実施例の弛張発振回路は、コ
ンデンサCの電荷を完全に放電したのち充電を再
開させるようにしたため、PUT遮断時の電圧VG
を高めることなく、すなわち、アノード電流IAお
よびゲート電流IGを増加させることなく、発振周
期を長くすることができる。
ンデンサCの電荷を完全に放電したのち充電を再
開させるようにしたため、PUT遮断時の電圧VG
を高めることなく、すなわち、アノード電流IAお
よびゲート電流IGを増加させることなく、発振周
期を長くすることができる。
以上のように、この発明の弛張発振回路は、直
流電源の正極に自己の一端を接続した第1の抵抗
と、この第1の抵抗の他端に自己の一端を接続す
るとともに前記直流電源の負極に自己の他端を接
続した第2の抵抗と、前記第1の抵抗の一端に自
己の一端を接続した第3の抵抗と、この第3の抵
抗の他端と前記第2の抵抗の他端との間に接続し
たコンデンサと、前記第1および第2の抵抗の接
続点に自己のゲートを接続するとともに前記第3
の抵抗および前記コンデンサの接続点にアノード
を接続したプログラマブルユニジヤンクシヨント
ランジスタと、プログラマブルユニジヤンクシヨ
ントランジスタのカソードと前記第2の抵抗の他
端との間に接続した第4の抵抗と、前記第1およ
び第2の抵抗の接続点の電圧の所定電圧以下の降
下に応答して前記コンデンサの両端間を短絡する
比較器とを備えているので、消費電流を増加させ
ることなく発振周期を長くできるという効果があ
る。
流電源の正極に自己の一端を接続した第1の抵抗
と、この第1の抵抗の他端に自己の一端を接続す
るとともに前記直流電源の負極に自己の他端を接
続した第2の抵抗と、前記第1の抵抗の一端に自
己の一端を接続した第3の抵抗と、この第3の抵
抗の他端と前記第2の抵抗の他端との間に接続し
たコンデンサと、前記第1および第2の抵抗の接
続点に自己のゲートを接続するとともに前記第3
の抵抗および前記コンデンサの接続点にアノード
を接続したプログラマブルユニジヤンクシヨント
ランジスタと、プログラマブルユニジヤンクシヨ
ントランジスタのカソードと前記第2の抵抗の他
端との間に接続した第4の抵抗と、前記第1およ
び第2の抵抗の接続点の電圧の所定電圧以下の降
下に応答して前記コンデンサの両端間を短絡する
比較器とを備えているので、消費電流を増加させ
ることなく発振周期を長くできるという効果があ
る。
第1図は従来の弛張発振回路の回路図、第2図
はその各部の波形図、第3図はこの発明の一実施
例の弛張発振回路の回路図、第4図はその各部の
波形図である。 PUT……プログラマブルユニジヤンクシヨン
トランジスタ、R1〜R6……抵抗、C……コンデ
ンサ、CP……比較器。
はその各部の波形図、第3図はこの発明の一実施
例の弛張発振回路の回路図、第4図はその各部の
波形図である。 PUT……プログラマブルユニジヤンクシヨン
トランジスタ、R1〜R6……抵抗、C……コンデ
ンサ、CP……比較器。
Claims (1)
- 1 直流電源の正極に自己の一端を接続した第1
の抵抗と、この第1の抵抗の他端に自己の一端を
接続するとともに前記直流電源の負極に自己の他
端を接続した第2の抵抗と、前記第1の抵抗の一
端に自己の一端を接続した第3の抵抗と、この第
3の抵抗の他端と前記第2の抵抗の他端との間に
接続したコンデンサと、前記第1および第2の抵
抗の接続点に自己のゲートを接続するとともに前
記第3の抵抗および前記コンデンサの接続点にア
ノードを接続したプログラマブルユニジヤンクシ
ヨントランジスタと、このプログラマブルユニジ
ヤンクシヨントランジスタのカソードと前記第2
の抵抗の他端との間に接続した第4の抵抗と、前
記第1および第2の抵抗の接続点の電圧の所定電
圧以下の降下に応答して前記コンデンサの両端間
を短絡する比較器とを備えた弛張発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3268581A JPS57147323A (en) | 1981-03-06 | 1981-03-06 | Relaxation oscillating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3268581A JPS57147323A (en) | 1981-03-06 | 1981-03-06 | Relaxation oscillating circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57147323A JPS57147323A (en) | 1982-09-11 |
JPS6349931B2 true JPS6349931B2 (ja) | 1988-10-06 |
Family
ID=12365723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3268581A Granted JPS57147323A (en) | 1981-03-06 | 1981-03-06 | Relaxation oscillating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57147323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04163136A (ja) * | 1990-10-26 | 1992-06-08 | Takuro Ikeda | 圧潰線入り二面段ボールおよびその製造方法ならびに装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60190029A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | デイジタルパルス幅変調回路 |
-
1981
- 1981-03-06 JP JP3268581A patent/JPS57147323A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04163136A (ja) * | 1990-10-26 | 1992-06-08 | Takuro Ikeda | 圧潰線入り二面段ボールおよびその製造方法ならびに装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS57147323A (en) | 1982-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07154962A (ja) | 定電圧発生回路 | |
JP2658592B2 (ja) | 発振停止検出回路 | |
JPS6349931B2 (ja) | ||
US4899086A (en) | Electroluminescence light emission apparatus | |
WO1981001923A1 (en) | Low power cmos oscillator | |
JP3408851B2 (ja) | 同期信号検出装置 | |
US3916343A (en) | Frequency stabilized relaxation oscillator | |
JPH08288811A (ja) | プッシュプル駆動回路 | |
US4270101A (en) | Relaxation oscillator having switched current source | |
JP2521374B2 (ja) | 充放電回路 | |
JPS5938755Y2 (ja) | 弛張発振器 | |
JP2623739B2 (ja) | 鋸歯状発振回路 | |
JP3268672B2 (ja) | インバータ駆動回路 | |
KR790001723B1 (ko) | 발진회로 | |
JP2546352Y2 (ja) | ウオッチドッグタイマ装置 | |
JPS6016054B2 (ja) | リレ−駆動回路 | |
JPS6252550B2 (ja) | ||
JPS6212745B2 (ja) | ||
JPH0122273Y2 (ja) | ||
JPS5816318B2 (ja) | チヨウコウストロボフラツシユソウチ | |
JPH0783619B2 (ja) | インバータ駆動装置 | |
JPH0450660Y2 (ja) | ||
JPH0658827B2 (ja) | 放電灯点灯装置 | |
JPH0221808Y2 (ja) | ||
JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ |