JPS6349248B2 - - Google Patents
Info
- Publication number
- JPS6349248B2 JPS6349248B2 JP58219941A JP21994183A JPS6349248B2 JP S6349248 B2 JPS6349248 B2 JP S6349248B2 JP 58219941 A JP58219941 A JP 58219941A JP 21994183 A JP21994183 A JP 21994183A JP S6349248 B2 JPS6349248 B2 JP S6349248B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- item
- message
- functional unit
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 238000010998 test method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は複数の機能単位部から構成されるデー
タ処理装置が各機能単位部の動作をプログラムに
依つて試験する際の試験方法を改善したテストプ
ログラムによる試験方法に関するものである。
タ処理装置が各機能単位部の動作をプログラムに
依つて試験する際の試験方法を改善したテストプ
ログラムによる試験方法に関するものである。
(b) 従来技術と問題点
データ処理装置を含む電子計算機システムの各
機能単位部の動作を試験するのに試験用プログラ
ム（以後テストプログラムと記す）を作成して機
能単位部の動作を確認している。然しながら、此
のテストプログラムはデータ処理装置単位は勿
論、同一データ処理装置内の機能単位部にそれぞ
れテストプログラムを準備して動作試験を行つて
いる為に、テストプログラムの開発及び追加と修
正に多大の工数を要し能率が悪いばかりで無く、
工期が遅れると言つた欠点と作成したプログラム
を格納する記憶域の大きいものが必要となると言
つた欠点があつた。
機能単位部の動作を試験するのに試験用プログラ
ム（以後テストプログラムと記す）を作成して機
能単位部の動作を確認している。然しながら、此
のテストプログラムはデータ処理装置単位は勿
論、同一データ処理装置内の機能単位部にそれぞ
れテストプログラムを準備して動作試験を行つて
いる為に、テストプログラムの開発及び追加と修
正に多大の工数を要し能率が悪いばかりで無く、
工期が遅れると言つた欠点と作成したプログラム
を格納する記憶域の大きいものが必要となると言
つた欠点があつた。
(c) 発明の目的
以上、従来の欠点に鑑み本発明は各機能単位の
動作を試験する際に、類似したメツセージと試験
項目とを同一と見なして処理を行い、プログラム
作成と追加及び修正に効率が良く、更に記憶域の
容量の縮小の図れるプログラムによる試験方法を
提供することを目的とするものである。
動作を試験する際に、類似したメツセージと試験
項目とを同一と見なして処理を行い、プログラム
作成と追加及び修正に効率が良く、更に記憶域の
容量の縮小の図れるプログラムによる試験方法を
提供することを目的とするものである。
(d) 発明の構成
簡単に述べると本発明は、複数の機能単位部を
有するデータ処理装置からなる電子計算機システ
ムに於いて、該データ処理装置に類似したメツセ
ージを同一形式のメツセージとして処理を行うメ
ツセージ処理手段と類似した試験項目を同一形式
の試験項目として処理を行う項目処理手段とを備
えると共に、前記同一形式のメツセージの内で前
記機能単位部によつて異なるメツセージ変数と前
記同一試験項目の内で試験する機能単位部によつ
て異なる試験手続き変数とを格納するテスト・テ
ーブルを設け、前記各機能単位部を試験する際に
前記メツセージ処理手段と項目処理手段とが前記
テーブルを参照して試験を行うようにしたことを
特徴とするものである。
有するデータ処理装置からなる電子計算機システ
ムに於いて、該データ処理装置に類似したメツセ
ージを同一形式のメツセージとして処理を行うメ
ツセージ処理手段と類似した試験項目を同一形式
の試験項目として処理を行う項目処理手段とを備
えると共に、前記同一形式のメツセージの内で前
記機能単位部によつて異なるメツセージ変数と前
記同一試験項目の内で試験する機能単位部によつ
て異なる試験手続き変数とを格納するテスト・テ
ーブルを設け、前記各機能単位部を試験する際に
前記メツセージ処理手段と項目処理手段とが前記
テーブルを参照して試験を行うようにしたことを
特徴とするものである。
(e) 発明の実施例
以下、本発明の実施例を図によつて詳細に説明
する。
する。
第１図は本発明のテストプログラムによる試験
方法を説明する為の一実施例のブロツク図、第２
図は本発明のフローチヤート図である。
方法を説明する為の一実施例のブロツク図、第２
図は本発明のフローチヤート図である。
図に於いて、１はデータ処理装置、２は項目処
理部、３はメツセージ処理部、４はテストテーブ
ル、１−１乃至１−ｎは機能単位部、２−１乃至
２−ｋは項目個別部、３−１乃至３−ｊはメツセ
ージ個別部、４−１は共通項目、４−２は手順テ
ーブル、４−３はメツセージ・テーブルをそれぞ
れ示す。
理部、３はメツセージ処理部、４はテストテーブ
ル、１−１乃至１−ｎは機能単位部、２−１乃至
２−ｋは項目個別部、３−１乃至３−ｊはメツセ
ージ個別部、４−１は共通項目、４−２は手順テ
ーブル、４−３はメツセージ・テーブルをそれぞ
れ示す。
以下、第２図を参照しながら本実施例の説明を
する。データ処理装置１は機能単位部１−１乃至
１−ｎを有しており、此の装置に図に示すように
テストテーブル４が付設され、此のテストテーブ
ル４は共通項目４−１と手順テーブル４−２とメ
ツセージ・テーブル４−３とからなり、共通する
項目は共通項目４−１に格納され、類似する試験
項目別で然も機能単位部別に異なる試験手続き変
数は手順テーブル４−２に格納されており、又類
似するメツセージは機能単位別に異なる部分のメ
ツセージ変数をメツセージ・テーブル４−３に格
納されている。類似する試験項目とメツセージと
は、対応する項目個別部とメツセージ個別部に入
力され、同一処理が項目処理部２とメツセージ処
理部３にて行われる。例えば、機能単位部１−１
を試験する場合には、機能単位部１−１の所定個
所がエラーとなるような手順が変数として手順テ
ーブル４−２に格納されることとなる。同じ類似
の試験も勿論各機能単位で試験されることが生じ
るのは言うまでもない。例えば、機能単位部１−
１を試験する場合にはデータ処理装置にて機能単
位部１−１を指定する。此の指定に基づき項目処
理部２はテストテーブル４を検索して（第２図に
しめす(1)の状態、以後第２図を省略し括弧付き数
字で示す）、共通する共通項目４−１の処理を行
う(2)。次ぎに項目個別部２−１を作動せしめて、
手順テーブル４−２内の機能単位部１−１の手続
き変数に依つて項目個別部２−１は項目処理を行
う(3)。項目処理部２は処理の際に、エラーが発生
するや否やを検知し(4)、エラーであれば、手順テ
ーブルの次の項目の実行を行い順次全項目が終了
する迄処理を実行する(7)。若しエラーで無ければ
何等かの問題が此の項目にて発生していることと
なり、項目個別部２−１に対応するメツセージ個
別部３−１作動してエラーとならない項目の手順
テーブル４−２の変数例えばＡに基づいて、メツ
セージ・テーブル４−３を検索して(5)変数Ａのメ
ツセージ変数に基づいて、メツセージ処理部３の
メツセージ個別部３−１はメツセージを作成して
(6)、次の項目を実行する。上記したように、項目
個別部２−１の処理が終了すると順次項目個別部
２−２の処理が同様に行われてゆく。以上の説明
は機能単位部単位で項目チエツクを行うように説
明したが、項目単位で全機能単位部のチエツクを
行つても同一処理で行えることは言うまでもな
い。
する。データ処理装置１は機能単位部１−１乃至
１−ｎを有しており、此の装置に図に示すように
テストテーブル４が付設され、此のテストテーブ
ル４は共通項目４−１と手順テーブル４−２とメ
ツセージ・テーブル４−３とからなり、共通する
項目は共通項目４−１に格納され、類似する試験
項目別で然も機能単位部別に異なる試験手続き変
数は手順テーブル４−２に格納されており、又類
似するメツセージは機能単位別に異なる部分のメ
ツセージ変数をメツセージ・テーブル４−３に格
納されている。類似する試験項目とメツセージと
は、対応する項目個別部とメツセージ個別部に入
力され、同一処理が項目処理部２とメツセージ処
理部３にて行われる。例えば、機能単位部１−１
を試験する場合には、機能単位部１−１の所定個
所がエラーとなるような手順が変数として手順テ
ーブル４−２に格納されることとなる。同じ類似
の試験も勿論各機能単位で試験されることが生じ
るのは言うまでもない。例えば、機能単位部１−
１を試験する場合にはデータ処理装置にて機能単
位部１−１を指定する。此の指定に基づき項目処
理部２はテストテーブル４を検索して（第２図に
しめす(1)の状態、以後第２図を省略し括弧付き数
字で示す）、共通する共通項目４−１の処理を行
う(2)。次ぎに項目個別部２−１を作動せしめて、
手順テーブル４−２内の機能単位部１−１の手続
き変数に依つて項目個別部２−１は項目処理を行
う(3)。項目処理部２は処理の際に、エラーが発生
するや否やを検知し(4)、エラーであれば、手順テ
ーブルの次の項目の実行を行い順次全項目が終了
する迄処理を実行する(7)。若しエラーで無ければ
何等かの問題が此の項目にて発生していることと
なり、項目個別部２−１に対応するメツセージ個
別部３−１作動してエラーとならない項目の手順
テーブル４−２の変数例えばＡに基づいて、メツ
セージ・テーブル４−３を検索して(5)変数Ａのメ
ツセージ変数に基づいて、メツセージ処理部３の
メツセージ個別部３−１はメツセージを作成して
(6)、次の項目を実行する。上記したように、項目
個別部２−１の処理が終了すると順次項目個別部
２−２の処理が同様に行われてゆく。以上の説明
は機能単位部単位で項目チエツクを行うように説
明したが、項目単位で全機能単位部のチエツクを
行つても同一処理で行えることは言うまでもな
い。
(f) 発明の効果
以上、詳細に説明したように本発明のテストプ
ログラムによる試験方法は、類似したメツセージ
と試験項目とを同一と見なして処理を行い、従つ
てプログラム作成と追加及び修正を行う場合に該
当する変数のみを変更するだけで良く、テストプ
ログラムを作成する上で能率が良いと共に、異な
る変数格納のみで良く記憶域の容量の縮小の図れ
るものとなり、電子計算機システムを試験する上
で利点の多いものとなる。
ログラムによる試験方法は、類似したメツセージ
と試験項目とを同一と見なして処理を行い、従つ
てプログラム作成と追加及び修正を行う場合に該
当する変数のみを変更するだけで良く、テストプ
ログラムを作成する上で能率が良いと共に、異な
る変数格納のみで良く記憶域の容量の縮小の図れ
るものとなり、電子計算機システムを試験する上
で利点の多いものとなる。
第１図は本発明のテストプログラムによる試験
方法を説明する為の一実施例のブロツク図、第２
図は本発明のフローチヤート図である。 図に於いて、１はデータ処理装置、２は項目処
理部、３はメツセージ処理部、４はテストテーブ
ル、１−１乃至１−ｎは機能単位部、２−１乃至
２−ｋは項目個別部、３−１乃至３−ｊはメツセ
ージ個別部、４−１は共通項目、４−２は手順テ
ーブル、４−３はメツセージ・テーブルをそれぞ
れ示す。
方法を説明する為の一実施例のブロツク図、第２
図は本発明のフローチヤート図である。 図に於いて、１はデータ処理装置、２は項目処
理部、３はメツセージ処理部、４はテストテーブ
ル、１−１乃至１−ｎは機能単位部、２−１乃至
２−ｋは項目個別部、３−１乃至３−ｊはメツセ
ージ個別部、４−１は共通項目、４−２は手順テ
ーブル、４−３はメツセージ・テーブルをそれぞ
れ示す。
Claims (1)
- １ 複数の機能単位部を有するデータ処理装置か
らなる電子計算機システムに於いて、該データ処
理装置に類似したメツセージを同一形式のメツセ
ージとして処理を行うメツセージ処理手段と類似
した試験項目を同一形式の試験項目として処理を
行う項目処理手段とを備えると共に、前記同一形
式のメツセージの内で前記機能単位部によつて異
なるメツセージ変数と前記同一試験項目の内で試
験する機能単位部によつて異なる試験手続き変数
とを格納するテスト・テーブルを設け、前記各機
能単位部を試験する際に前記メツセージ処理手段
と項目処理手段とが前記テーブルを参照して試験
を行うようにしたことを特徴とするテストプログ
ラムによる試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219941A JPS60110049A (ja) | 1983-11-21 | 1983-11-21 | テストプログラムによる試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219941A JPS60110049A (ja) | 1983-11-21 | 1983-11-21 | テストプログラムによる試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60110049A JPS60110049A (ja) | 1985-06-15 |
| JPS6349248B2 true JPS6349248B2 (ja) | 1988-10-04 |
Family
ID=16743422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219941A Granted JPS60110049A (ja) | 1983-11-21 | 1983-11-21 | テストプログラムによる試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60110049A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375845A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | Ｒａｓ回路の試験方式 |
-
1983
- 1983-11-21 JP JP58219941A patent/JPS60110049A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60110049A (ja) | 1985-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU99113042A (ru) | Компьютерное устройство для выполнения прикладных программ, блок администратора событий компьютерного устройства, способ разработки компьютерных прикладных программ, программная модель для компьютерной прикладной программы, способ создания библиотеки объектов, компьютерное устройство базы данных, способ работы с системой базы данных | |
| CN111026947B (zh) | 一种爬虫方法以及基于浏览器的嵌入式爬虫实现方法 | |
| JPS6349248B2 (ja) | ||
| JPS61145649A (ja) | アドレスシラブル組合せ試験方式 | |
| JPH04153764A (ja) | 分散ｃｐｕの処理高速化方式 | |
| JPH0528088A (ja) | ハードウエア構成情報の自動作成方法 | |
| JPS593648A (ja) | 情報処理システムの自動試験方式 | |
| JP2820184B2 (ja) | ロードモジュール単体テスト支援装置 | |
| JP2767817B2 (ja) | シーケンサの接点の模擬動作方法 | |
| JPS60140403A (ja) | シ−ケンスコントロ−ラ | |
| JP3392505B2 (ja) | プログラムモジュールの実行制御装置 | |
| JPH02127734A (ja) | 論理シミュレーション方式 | |
| JPH04225442A (ja) | コンピュータファイルシステムの整合性検査方式 | |
| JPH04222035A (ja) | 計算機システムにおけるデッドロック回避方法 | |
| JPS59195751A (ja) | 情報処理装置の診断方式 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH0635516A (ja) | プログラマブル・コントローラにおける複数プログラムの一括イネーブル・ディセーブル処理方法 | |
| JPS61290545A (ja) | 検証用デ−タの自動出力装置 | |
| JPH0218687A (ja) | パイプラインプロセッサ制御方式 | |
| JPH01181135A (ja) | オペレーティングシステムの試験方法 | |
| JPS58114384A (ja) | 記憶装置制御方式 | |
| JPH01209567A (ja) | プログラムロード方式 | |
| JPH05216828A (ja) | ソフトウェアシミュレータのバッチ実行下でのエラー処理方式 | |
| JPS61208143A (ja) | 情報処理装置 |