JPS6345736A - 固体電子ビ−ム発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ａ業上の利用分野］ 本発明は、固体電子ビーム発生装置に関するものである
。

〔従来の技術１ 従来から知られている固体電子ビーム発生装置のひとつ
として、例えば米国特許・４，２５９，６７８号に開示
された装置がある。この米国特許に開示された装置は、
Ｓｔ半導体基板上にｐｎ接合を形成し、当該ｐｎ接合に
逆電圧を印加し、アバランシェ効果により熱平衡状態よ
りも高いエネルギーをもった電子（以後、ホットエレク
トロンを呼ぶ）を生成し、ホットエレクトロンの有する
運動エネルギーを利用して真空中に電子ビームを取り出
すものである。

しかしながら、かかる装置にあっては、アバランシェ効
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。

従来から知られている第２の固体電子ビーム発生装置は
、特公昭５４−３０２７４号公報に開示されているよう
に、ＧａＰ半導体基板上に＾ｌ１ＸＧａ　（１−ＸＩ　
Ｐ　（０≦Ｘ≦１）からなるｐｎ接合領域を設け、その
ｐｎ接合領域に順方向電圧を印加し、ｎ領域からｐ領域
に注入された電子を外部に取り出すものである。

ところが、かかる装置にあっては先に述べた米国特許の
場合に比べてキャリア量を大きくすることができるとい
う利点を有する反面、ホットエレクトロンを形成する領
域がないため、真空中への電子の放出効率が低く、且つ
ＧａＰ基板には結晶欠陥が多く良好なｐｎ接合領域が形
成できないという欠点がみられる。

また、上述した２つの従来技術より先に知られている米
国特許３，１１９，９４７号には、５５半導体基板上に
ｎｐｎ領域を形成し、両者のｎ型領域間に電圧を印加さ
せて電子を放出させる装置が提案されている。かかるｎ
ｐｎ型の装置によれば、第１の従来技術として述べた装
置（ｐｎ接合を利用した装置）の放出効率が１０−６程
度であるのに対し、放出効率を１０”’程度まで向上さ
せることが考えられる。

しかしながら、上記ｐ型領域と電子放出面側のｎ型領域
は数１００人と薄く、かつ、均一に設ける必要があるた
め、その作製が難しく現実的でないという問題点をもっ
ていた。

［発明が解決しようとする問題点］ よって本発明の目的は、上述の点に鑑み、簡易な構成に
より製作工程を容易にすると共に、電子放出効率を十分
に高めた固体電子ビーム発生装置を提供することにある
。

Ｅ問題点を解決するための手段］ かかる目的を達成するために、本発明では、第１のバン
ドギャップを有するエミッタ領域と、前記第１のバンド
ギャップより狭い第２のバンドギャップを有するベース
領域と、電子放出面を有するコレクタ領域とにより成る
ヘテロバイポーラ半導体を、Ｓｉ基板上に設けたＧａＡ
ｓエピタキシャル、膜の上に形成する際に、所定材料の
混晶比を徐々に変化させた傾斜層を前記エミッタ領域と
前記ベース領域との間に挿入し、前記エミッタ領域から
前記ベース領域に対して電子を注入すると共に、前記ベ
ース領域および前記コレクタ領域間に逆バイアス電圧を
印加して当該電子を前記電子放出面から放出するもので
ある。

［作　用］ Ｓｉ基板上にＡＪｌＧａＡｓ系膜を成長させることによ
り、広いバンドギャップを有するエミッタ領域から傾斜
層を介して狭いバンドギャップを有するベース領域に電
子を注入し、さらにコレクタ領域に生じている電界で加
速して十分大なる運動エネルギーを電子に与え、その電
子をコレクタ領域の端面から放出させる。Ｓｉ基板は熱
抵抗が小さいため、電流密度の高い電子ビーム発生装置
が実現できる。また、Ｓｉの集積回路と電子ビーム発生
装置との結合も容易になる。

［実施例１ 以下、実施例に基づいて本発明の詳細な説明する。

第１図は、本発明の一実施例を示す断面構成図である。

本実施例では、Ｓｔ基板ｌ上に　ＭＯＣＶＤ（Ｍｅｔａ
ｌｏｒｇａｎｉｃ　（：ｈｅｍｉｃａｌ　Ｖａｐｏｕｒ
　Ｄｅｐｏｓｉｔｏｎ）法を用いて、ＡＩＦｉ２および
ＡｕＧａＰ層３を成長させ、続いてＧａＰとＧａＡｓＰ
の超格子層４．　ＧａＡｓＰとＧａＡｓの超格子層５を
設け、その上にＧａＡｓ層６を成長させる。更に、Ｇａ
Ａｓ層６の上にｎ′″型ＧａＡｓ層７、Ｎ型Ａｌ１ｘＧ
ａ（＋−＋ｕＡＳ層８（０＜ｘ≦１）を成長させる。こ
のＮ型ＡＪＺ　、Ｇａ　Ｃ１−＋＋ｌＡＳ層８の電子ビ
ーム発生部以外は、０をイオン注入装置で打ち込み、不
活性層９を形成する。

Ｎ型ＡＪ２　、Ｇａ　、、−、）　Ａｓ層８の上には、
ＡＩＬの混晶比Ｘを徐々に少なくしていきＧａＡｓまで
連続的に変化させた傾斜（ｇｒａｄｅｄ）層２０を形成
する。更に、この傾斜層２０の上には、ｎ型ＧａＡｓ層
１０およびｎ型ＧａＡｓ層１１を設ける。また、このｎ
型ＧａＡｓ層１１の表面には仕事関数低下材（例えば、
酸化セシウム（Ｃｓ−０））　１２を拡散もしくは付着
する。

上述した構成を更に詳述にすると次のとおりである。

８はエミッタとして作用するＮ型 Ａｌ２　ｘＧａｌｌ−ｘｌ”’層である。ここで、Ｘは
ｉの混晶比を表す定数であり、Ｏ＜ｘ≦１の値を有する
。また、大文字の“Ｎ　”は、バンドギャップが広いＮ
型領域であることを表す。９は、このＮ型ＡλｘＧａ（
＋−ｘ、Ａｓ層に酸素を注入して形成した不活性層であ
る。

ｌＯは、ベースとして作用するｐ型Ｇａへｓ層である。

ここで、小文字の“ｐ”は、バンドギャップが狭いｐ型
領域であることを表す。なお、ｐ型ＧａＡｓ層の代わり
に、　八１を加えてｐ型Ａｊ２　ｚＧａ　１ｌ−２１Ａ
Ｓ層（０≦ｚ＜ｘ）とすることにより、バンドギャップ
の大きさをν°′１することも可能である。

１１は、コレクタとして作用するｎ型ＧａＡｓ層である
。ここで、小文字の“ｎ　”は、先に述べた“ρ“と同
じく、バンドギャップが狭いｎ型領域であることを表す
。なお、ｎ型ＧａＡｓ層の替わりに、ｎ型Ａｊ！　ｔＧ
ａ　＋１−ｔｌ＾Ｓ層（０≦ｔ≦１）を用いることも可
能である。

また、１２はコレクタ層１１の表面に付着もしくは拡散
させたＣｓ−０層であり、電子放出面として作用する。

このＣｓ−０層の替わりに、Ｃｓ等のアルカリ金属と、
Ｃｕ、Ａｇ、Ａｕ、Ｓｂ、Ｂｉ、Ｓｅ、Ａｓ、Ｐ、Ｔｅ
、Ｓｉ、Ｏの中の少なくともひとつを含む材料を付着も
しくは拡散させることも可能である。

１３はエミッタ用電極、１４はベース用電極、１５はコ
レクタ用電極である。

ｎ型、Ｎ型半導体用電極としては、Ａｕ−Ｇｅ　、Ａｕ
−Ｇｅ−Ｎｉ等を、ｐ型半導体用電極としてはＡｕ−５
ｎ。

Ａｇ−２ｎ　、Ａｕ−Ｂｅ　、Ａｕ−Ｚｎ等を使用すれ
ば良い。ｉｔ図においてｐ型ＧａＡｓの電極は直接ｐ型
ＧａＡｓ表面に形成されているが、電極形成部の下にＢ
ｅイオンをドープし、ｐ十型領域を形成した後に電極を
形成してもよい。あるいは、ｐ型ＧａＡｓ表面にｐ・小
型ＧａＡｓ層を成長させ、その上に電極を形成しても良
い。

以上のように、本発明の第１実施例では、Ｓｉ基板上に
ＧａＡｓ−Ａｎ　、Ｇａ　（１−ｘｌＡｓ系によるＮｐ
ｎ形のエピタキシャル膜を成長させである。

次に、第２図に示すエネルギーバンド図を用いて、本実
施例の動作原理を説明する。

第２図において、実線は熱平衡時のエネルギーレベル［
ｅＶ］、点線はバイアス印加時のエネルギーレベル［ｅ
Ｖ］を示す。エミツタ層８には、ベースへのキャリア注
入効率を上げるために、広いバンドギャップ材であるＡ
　１１　、Ｇａ　Ｎ　−ＸＩ　Ａｓを用いる。本□実施
例において、　Ａｌ２の混晶比Ｘは、良質なヘテロ接合
が得られるようにすると共に、　Ｌ−バンドおよびＸ−
バンドの影響も考慮してＸ＝０．３に設定したが、この
値に限定されるものではない。

さらに、エミツタ層８のドープ量は高ドープ（５Ｘ　１
０１７〜１　ｘ　１０１９ｃｍ−３）　　として、多く
のキャリアがベース層１０にン主人されるようにしであ
る。

このような程度のドープ量になると、縮退状態となり、
フェルミ準位が伝導帯の上に位置する。

エミツタ層８とベース層１０の間には、傾斜層４が挿入
されているので、Ａｌの混晶比Ｘが徐々に減少し、ベー
ス層１０との境界ではｘ＝Ｏとなる。

このような傾斜層２０を挿入することにより、エミツタ
層８とベース層ｌＯとのへテロ界面には、第２図に示す
如く、スパイク等が発生しない。このように、スパイク
などの障壁が生じないため、ベース層１０へ数多くのキ
ャリアが注入され、注入効率が向上する。

ベース層ｌＯとしては、狭いバンドギャップ材である９
型ＧａＡｓ層を用いる。このベース層１０へのドープ量
は低抵抗化のため５　Ｘ　１０”ｃｍ−’とし、且つ、
ベース領域での散乱を少なくするためにベース層の膜厚
を３００人にする。

ｐ型ＧａＡｓベース層ｌＯの上５はｎ型ＧａＡｓコレク
タ層１１を成長させる。このｎ型ＧａＡＳコレクタ層１
１の表面にはＣｓ−０１２が拡散（もしくは付着）され
ているため、コレクタ層表面の仕事関数は、１．４ｅＶ
程度と低くなっている。先に述べたとおり、この表面層
としては、　（Ｃｓ等のアルカリ金属＋（Ｓｂ、Ｂｉ。

Ｓｅ、Ａｓ、Ｐ、Ｔｅ、Ｃｕ、Ａｇ、Ａｕ、Ｓｉ、Ｏ）
）等を含む材料も使用することができる。

コレクタ層１１へのドープ量はコレクタ用電極１５との
接触がオーミックとなり、かつ低抵抗になるように高ド
ープ（１ｘ　１０”／　ｃｍ−’）とする。本実施例で
はコレクタ層１１の膜厚を１０００人としたが、何らこ
の値に限定されるものではない。すなわち、コレクタ用
電極１５とのオーミック接触が良好に行われれば、コレ
クタ層１１の膜厚はさらに薄いものが望ましい、これら
各層は、ＭＢＥ装置もしくはＭＯＣＶｔｌ装置等を用い
て成長させることにより、良質で且つ均一な膜が形成さ
れる。

次にバイアス印加時の説明を行う（第２図の破線参照）
、エミッタベース間には順方向バイアス電圧を印加し、
ベースコレクタ間には逆方向バイアス電圧し、さらに外
部加速用電極（図示せず）にはコレクタに対して正のバ
イアスを印加すると、エミッタからベースへ注入された
キャリア（電子）は、ペースコレクタ間の電界により加
速され、Ｃｓ−０等が拡散もしくは付着された表面から
放出される。放出もしくは付着された電子は、図示しな
い外部加速用電極により形成された外部電界により、さ
らに運動エネルギーを得る。

本実施例においては、エミツタ層とベース層の間に傾斜
層が設けられているため、両層の間にはスパイク等の障
壁が生じない。したがって、エミツタ層からベース層へ
のキャリア注入量は大きくなり、ペースコレクタ間の逆
バイアスにより加速されるキャリア数も増大し、電子の
放出効率は向上する。

第３図は、Ｓｉ基板を用いた第２実施例を示す断章構成
図である。この第２実施例は、第１図に示した第１実施
例と同様の素子をイオン注入技術より作製したものであ
る。

第３図において、３０はＳｉ基板、３２はＡＪｉｔＰ層
、３４はＡｌ１　ＧａＰ層、３６はＧａＰとＧａＡｓＰ
の超格子層、３８はＧａＡｓＰ層とＧａＡｓの超格子層
、４０はＧａＡｓ層である。これら各層の層構成は、第
１図に示した第１実施例の層構成と同様である。

また、４２はエミッタ用電極４４とのオーミック接触を
得るためのｎ０型ＧａＡｓ層、４６はＮ型ＡＪ２’ｘＧ
ａｎ−＋ｕＡＳ（０＜　ｘ≦１）エミツタ層、４８はエ
ミツタ層４６から離れるに従って＾１の混晶比を徐々に
減少させた傾斜層、５０はｐ型ＧａＡｓベース層、５２
はｎ型ＧａＡｓコレクタ層、５４はコレクタ用電極５６
とのオーミック接触を得るためのｎ＋型ＧａＡｓ層、５
８は仕事関数を低下させるためにＣｓ−０等を拡散（も
しくは付着）処理した層である。６６はベース用電極、
６２は外部加速用電極である。

ｎ０型ＧａＡｓ層５４を形成した後、ｐ型ＧａＡｓ　（
ベース）電極形成部にＢｅをイオン注入したｐ０型領域
６４、ベースエミッタ間の絶縁および素子間分離のため
にＢをイオン注入した領域６８を形成する。さらに、５
ｉｎ２保護層６０を形成し、コレクタ用電極５６および
ベース用電極６６を作製する。エミッタ川霧８１４４に
ついては、ｎ０型ＧａＡｓ層４２に到達するまで穴を掘
り、そこにＡｕ−Ｇｅ／Ａｕ等の電極を形成する。

最後にＣｓ−０の拡散（もしくは付着）を行って層５８
を形成し、本実施例の作製を完了する。かかる第２実施
例は、先に述べた第１実施例と異なり、ｐ型ＧａＡｓベ
ース層１０（第１図参照）までのエツチングなど難しい
プロセスが不要となるばかりでなく、素子表面が平坦に
なる等の利点を有する。

第２実施例の動作原理等は第１実施例と同様であるので
、説明は省略する。

このように、プレーナ型のデバイス構成とすることによ
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。

なお、これまで述べてきた第１実施例および第２実施例
では超格子層を用いたバッファ層を利用するものについ
て説明したが、Ｓｉ基板上に低温成長させた超薄膜バッ
ファ層を利用するもの（ＧａＡｓ／ＧａＡｓバッファ層
（＜２００人）／Ｓｉ系）であっても良い。

［発明の効果］ 以上詳述したとおり、本発明によれば、次に列挙する効
果を得ることができる。

■　エミッタ・ベース間のバンドギャップが異なる構成
（Ｎｐｎ構成）とし、且つエミッタ・ベース間に傾斜層
を介挿させであるので、エミッタからベースに注入され
るキャリア量が増大する。

さらに、ベースに注入されるキャリアは電界により加速
されるので、運動エネルギーを増大させることができる
。

その結果、電子放出効率が格段に向上する。

■　ＭＢＥ装置やＭＯＣＶＤ装置などを用いて、エミ、
ツタ領域およびベース領域を数ｌθ人程度のエピタキシ
ャル膜とすることができるので、良質かつ均一な層構成
を容易になすことができる。

また、各層の膜厚を薄くできることから、駆動電圧を小
さくすることができる。

■　基板として熱抵抗の小さいＳｉを用いることができ
るので、発熱の問題が少なくてすむ。

■　Ｓｉ基板を用いて電子ビーム発生装置（デバイス）
を製作することができるので、同一基板上に複数の電子
ビーム発生装置を配列したり、他の機能を有するデバイ
スと結合することが容易に行われる。その結果として、
半導体素子の集積度を上げることが可能となる。

また、本発明の実施例によれば、上記発明の効果に加え
て、次の効果を得ることができる。

イオン注入技術を用いて本発明を実施した場合には、■
エツチングなどのプロセスが不要になる、■素子の表面
が平坦になる、■同一基板上にその他のデバイスを形成
して、集積度を上げることができる。

【図面の簡単な説明】

第１図は、本発明の第１実施例を示す断面構成図、 第２図は第１実施例のエネルギ状態を示すエネルギーバ
ンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １・・・Ｓｉ基板、 ２・・・ＩＰ層、 ３・・・＾１１　ＧａＰ層、 ４−　ＧａＰ／ＧａＡｓＰ超格子、 ５　・−ＧａＡｓＰ／ＧａＡｓ超格子、６・・・ＧａＡ
ｓ層、 ？　−・−ｎ＋型ＧａＡｓ層、 ８　・Ｎ型ＡＪ２　ｘＧａ　Ｔｌ−ｘ）６８層（エミッ
タ）、９　・Ｎ型＾ｊＺＸＧａ（、−、）Ａｓ酸素注入
不活性層、１０・ｐ型ＧａＡｓ層（ベース）、 ｔｔ−−−ｎ型ＧａＡｓ　（コレクタ）、１２・・・Ｃ
５−Ｑ拡散層、 ２０・・・傾斜層。 −ｆｉ平衡状態。 一一一一一一バイアスナｐ７１Ｏ？ 雇　′：）Ｍ 手続補正書 昭和６２年１０月２１日

Claims (1)

1. 【特許請求の範囲】 １）第１のバンドギャップを有するエミッタ領域と、前
   記第１のバンドギャップより狭い第２のバンドギャップ
   を有するベース領域と、電子放出面を有するコレクタ領
   域とにより成るヘテロバイポーラ半導体を、Ｓｉ基板上
   に設けたＧａＡｓエピタキシャル膜の上に形成する際に
   、所定材料の混晶比を徐々に変化させた傾斜層を前記エ
   ミッタ領域と前記ベース領域との間に挿入し、 前記エミッタ領域から前記ベース領域に対して電子を注
   入すると共に、前記ベース領域および前記コレクタ領域
   間に逆バイアス電圧を印加して当該電子を前記電子放出
   面から放出するようにしたことを特徴とする固体電子ビ
   ーム発生装置。 ２）Ｓｉ基板上に第１のバンドギャップを有するＮ型Ａ
   ｌ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層（ここで、０＜
   ｘ≦１）を形成して前記エミッタ領域とし、 第２のバンドギャップを有するｐ型 Ａｌ＿ｚＧａ＿（＿１＿−＿ｚ＿）Ａｓ層（ここで、０
   ≦ｚ＜ｘ）を形成して前記ベース領域とし、 ｎ型Ａｌ＿ｔＧａ＿（＿１＿−＿ｔ＿）Ａｓ層（ここで
   、０≦ｔ≦１）を前記コレクタ領域としたことを特徴と
   する特許請求の範囲第１項記載の固体電子ビーム発生装
   置。 ３）前記コレクタ領域の電子放出面にアルカリ金属成分
   を有する材料を拡散もしくは付着させたことを特徴とす
   る特許請求の範囲第１項記載の固体電子ビーム発生装置
   。 ４）前記傾斜層として、Ａｌ＿ｘＧａ＿（＿１＿−＿ｘ
   ＿）Ａｓ層の混晶比ｘを徐々に変化させたことを特徴と
   する特許請求の範囲第２項記載の固体電子ビーム発生装
   置。 ５）前記Ｎ型Ａｌ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層
   の所定領域に酸素を注入して不活性領域を形成したこと
   を特徴とする特許請求の範囲第２項記載の固体電子ビー
   ム発生装置。