JPS6345737A - 固体電子ビ−ム発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［導率−上１．の利用分野］ 采廃明は、固体電子ビーム発生装置に関するものである
。

［従来の技術］ 従来がら知られている固体電子ビーム発生装置のひとつ
として、例えば米国特許４，２５９．６７８号に開示さ
れた装置がある。この米国特許に開示された装置は、Ｓ
ｉ半導体基板上にｐｎ接合を形成し、当該ｐｎ接合に逆
電圧を印加し、アバランシェ効果により熱平衡状態より
も高いエネルギーをもった電子（以後、ホットエレクト
ロンを呼ぶ）を生成し、ホットエレクトロンの有する運
動エネルギーを利用して真空中に電子ビームを取り出す
ものである。

しかしながら、かかる装置にあっては、アバランシェ効
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。

従来から知られている第２の固体電子ビーム発生装置は
、特公昭５４−３０２７４号公報に開示されているよう
に、ＧａＰ半導体基板上に＾ｊ２　ｘＧａ　ｆｌ　−ｘ
ｌ　Ｐ　（０≦Ｘ≦１）からなるｐｎ接合領域を設け、
そのｐｎ接合領域に順方向電圧を印加し、ｎ領域からｎ
領域に注入された電子を外部に取り出すものである。

ところが、かかる装置にあっては先に述べた゛米国特許
の場合に比べてキャリア士を大きくすることができると
いう利点を有する反面、ホットエレクトロンを形成する
領域がないため、真空中への電子の放出効率が低く、且
つＧａＰ基板には結晶欠陥が多く良好なｐｎ接合領域が
形成できないという欠点がみられる。

また、上述した２つの従来技術より先に知られている米
国特許３，１１９．９４７号には、Ｓｉ半導体基板上に
ｎｐｎ領域を形成し、両者のｎ型領域間に電圧を印加さ
せて電子を放出させる装置が提案されている。かかるｎ
ｐｎ型の装置によれば、第１の従来技術として述べた装
置（ｐｎ接合を利用した装置）の放出効率が１Ｏ−６程
度であるのに対し、放出効率を１０−４程度まで向上さ
せることが考えられる。

′　しかしながら、上記ｐ型領域と電子放出面側のｎ型
領域は数１００人と薄く、かつ、均一に設ける必要があ
るため、その作製が難しく現実的でないという問題点を
もっていた。

［発明が解決しようとする問題点〕 よって本発明の目的は、上述の点に鑑み、簡易な構成に
゛より製作工程を容易にすると共に、電子放出量を十分
に高めた固体電子ビーム発生装置を提供するこ左にある
。

［問題点を解決するための手段］ かかる目的を達成するために、本発明では、第１のバレ
ドギ≠ツブを有す名菓１領域と、前記第１のバンドギャ
ップより狭い第２のバシドギ手ツブを有する第２領域と
のヘテロ接合構成を、Ｓｉ基板上に設けたＧ　ａＡｓエ
ピタキシセル膜の上になす際に、所定材料の混晶比を徐
々に変化させた傾斜層を前記第１領域と前記第２領域と
の間に挿入し、前記第１領域から前記第２領域に対して
電子を注入すると共に、前記第２領域の電子放出面から
電子を放出するものである。

〔作　用〕

Ｓｉ基板上にＡＩＬＧａＡｓ系膜を成長させることによ
り、広いバンドギャップを有する第１領域から傾斜層を
介して狭いバンドギャップを有する第２領域に電子を注
入し、その電子を第２領域の端面から直接放出させる。

Ｓｉ基板は熱抵抗が小さいため、電流密度の高い電子ビ
ーム発生装置が実現できる。また、Ｓｉの集積回路と電
子ビーム発生製雪Ｉとめ結合も容易になる。

［実施例］ 以下、実施例に基づいて本発明の詳細な説明する。

第１図は、本発明の一実施例を示す断面構成図である。

本実施例では、Ｓｉ基板１上にＭ’ＯＣＶＤ（Ｍｅｔａ
ｌｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　
Ｄｅｐｏｓｉｔｏｎ）法を用いて、Ａ４Ｐ層２およびＡ
’ｊ２ＧａＰ層３を成長させ、続いてＧａＰ　とＧａＡ
ｓＰの超格子層４　＋’　ＧａＡｓＰとＧａＡｓの超格
子層５を設け、その上にＧａＡｓ層６を成長させる。更
に、ＧａＡｓ層６の上にｎ０型ＧａＡｓ層７．Ｎ型Ａｌ
−ｘＧａ　（１−ＸＩＡ”層８（０＜ｘ≦１）を成長さ
せる。このＮ型＾βｘＧａＴ１−１１１Ａｓ層８の電子
ビーム発生領域以外には、酸素をイオン装置で打ち込み
、不活性層９を形成する。

Ｎ型Ａｕ、Ｇａｔ＋−ｘ＋Ａｓ層８の上には、ＡＩｌ、
の混晶比Ｘを徐々に少なくしていきＧａＡｓまで連続的
に変化する傾斜（ｇｒａｄｅｄ）層２０を形成する。更
に、この傾斜層２０の上には、ｐ型ＧａＡｓ層ｌＯを設
ける。また、このｐ型ＧａＡｓ層１００表面には仕事関
数低下材１２を拡散もしくは付着する。ｐ型ＧａＡｓ層
ｌＯの上には５ｉ０２絶縁層１１を介して外部加速用電
極１５を形成する。更に、電極１３および１４をそれぞ
れｎ“型ＧａＡ、ｓ層７およびｐ型ＧａＡｓ層ｌＯの上
に形成する。

上述した構成を更に詳述にすると次のとおりである。

８はキャリア供給源として作用する ＡｉｘＧａ＋＋−ｘｌＡＳ層である。ここで、ＸはＡｌ
の混晶比を表す定数であり、Ｏ＜ｘ≦１の値を有する。

また、大文字の“Ｎ”は、バンドギャップが広いＮ型領
域であることを表す。９は、このＮ型Ａｌ　ｘＧａｎ−
ｘ＋Ａｓ層に酸素を注入して形成した不活性層である。

ｌＯは、ｐ型ＧａＡｓ層である。ここで、小文字の”ｐ
”は、バンドギャップが狭いｐ壁領域であることを表す
。なお、ｐ型ＧａＡｓ層の代わりに、八２を加えてｐ型
Ａｊ２２Ｇａ（１４ＢＡｓ層（０≦ｚ＜ｘ）とすること
により、バンドギャップの大きさを制御することも可能
である。

また、１２は層１０の表面に付着もしくは拡散させた酸
化セシウム（Ｃｓ−０）層であり、電子放出面として作
用する。このＣｓ−０層の替わりに、Ｃｓ等のアルカリ
金属と、Ｃｕ、へｇ、へｕ、Ｓｂ、Ｂｉ、Ｓｅ、へＳ、
八ｇ、ｌ’、Ｔｅ。

Ｓｔ、Ｏの中の少なくともひとつを含む材料を付着もし
くは拡散させることも可能である。

Ｎ型半導体用電極１３としてはＡｕ−Ｇｅ、　Ａｕ−Ｇ
ｅ　−Ｎｉ等を、ｐ型半導体用電極１４としてはＡｕ−
５ｎ、Ａｇ−Ｚｎ、　Ａｕ−Ｂｅ、　Ａｕ−Ｚｎ等を使
用すれば良い。第１図においてｐ型ＧａＡｓＪｉｌｌＯ
の電極１４は直接ｐ型ＧａＡｓ層の表面に形成されてい
るが、電極形成部の下にＢｅイオンをドープし、ｐ０型
領域を形成した後に電極を形成してよい。あるいは、ｐ
型ＧａＡｓ層の表面にｐ００型ＧａＡｓを成長させ、そ
の上に電極を形成してもよい。

以上のように、本発明の第１実施例では、Ｓｉ基板上に
ＧａＡｓ−Ａｌ２　ｘＧａ　＋１−＋ｃｌＡＳ系による
のエピタキシャル膜を成長させである。

次に、第２図に示すエネルギーバンド図を用いて、本実
施例の動作原理を説明する。

第２図において、実線は熱平衡時のエネルギーレベル［
ｅＶ］、破線はバイアス印加時のエネルギーレベル［ｅ
Ｖ］を示す。層８には、層１０へのキャリン注入効率を
上げるために、広いバンドギャップ材であるＡｌ２　、
Ｇａ（＋−ｘ＋Ａｓを用いる。本実施例において、八ａ
の混晶比Ｘは、良質なヘテロ接合が得られるようにする
と共に、　Ｌ−バンドおよびＸ−バンドの影響も考慮し
てＸ＝０．３と設定したが、この値に限定されるもので
はない。

さらに、層８のドープ量を高ドープ（５Ｘ　１０１７〜
Ｉ　Ｘ　１０”ｃｍ’″３）として、多くのキャリアが
層ｌＯに注入されるようにしである。このような程度の
ドープ量になると、縮退状態となり、フェルミ準位が伝
導帯の上に位置する。

層８と層ｌＯの間には、傾斜層２０が挿入されているの
で、Ａｌの混晶比Ｘが徐々に減少し、ベース層１０との
境界ではｘ＝Ｏとなる。このような傾斜層２０を挿入す
ることにより、層８と層ｌＯとのヘテロ界面には、第２
図に示す如く、スパイク等が発生しない。このように、
スパイクなどの障壁が生じないため、層１０へ数多くの
キャリアが注入され、注入効率が向上する。

層ｌＯとしては、狭いバンドギャップ材であるｐ型Ｇａ
Ａｓ層を用いる。この層ｌＯへのドープ量は低抵抗化の
ため５　ｘ　１０”ｃｏ＋−３とし、且つ、当該領域で
の散乱を少なくするために層の膜厚を３００人程程度す
る。

ｎ型ＧａＡｓ層ｌＯの表面には酸化セシウムＣｓ−０が
拡散（もしくは付着）されているため、層１０の表面の
仕事関数は、１．４ｅＶ程度と低くなっている。

先に述べたとおり、この表面層としては、（Ｃｓ等のア
ルカリ金属＋（Ｓｂ、Ｂｉ、Ｓｅ、Ａｓ、Ｐ、Ｔｅ、Ｃ
ｕ、Ａｇ、Ａｕ。

Ｓｉ、Ｏ））等を含む材料も使用することができる。

これら各層は、ＭＢＥ装置もしくはＭＯＣＶＤ装置等を
用いて成長させることにより、良質且つ均一な膜が形成
される。

次に、本実施例にバイアス電圧を印加した時の状態を説
明する（第２図の破線参照）。

電極１３と電極１４の間には順方向バイアス電圧を印加
し、さらに外部加速用電極１５には電極１４に対して正
のバイアス電圧を印加する。すると、Ｃｓ−０を拡散し
たｐ型ＧａＡｓの仕事関数は！、４ｅＶであり、ｐ型Ｇ
ａＡｓの電子親和力は４．０７ｅＶであるため、第２図
に示す如く、ｐ型Ｇａへｓ層ｌＯのバンドは表面近傍で
下の方に曲がる。

このｐ型ＧａＡｓ層ｌＯは高ドープ状態にあるため、価
電子帯とフェルミ準位はほぼ一致する。しかも、ＧａＡ
ｓのバンドギャップは１．４２８ｅＶであって、Ｃｓ−
０を拡散した層の仕事関数１．４ｅＶよりも大きくなっ
ている。従って、Ｎ型＾ｊ！　ＧａＡｓ層８からｐ型Ｇ
ａＡｓ層１０に注入された低いエネルギーのキャリア（
電子）は、第２図に示す如く表面に形成された谷Ｖに落
ち込むが、傾斜層を設けたことにより、層１０へ注入さ
れるキャリアの絶対量は大きくなり、放出される電流量
も大となる。

また、外部加速用電極１５によって外部電界が加えられ
ると、第２図に示すように真空準位は下の法に曲がり、
放出された電子はこの電界によりさらに加速される。

第３図は、Ｓｉ基板を用いた第２実施例を示す断面構成
図である。この第２実施例は、第１図に示した第１実施
例と同様の素子をイオン注入技術により作製したもので
ある。

第３図において、３０はＳｉ基板、３２はｉＰ層、３４
は＾１１　ＧａＰ層、３６はＧａＰとＧａＡｓＰの超格
子層、３８はＧａＡｓＰ　とＧａＡｓの超格子層、４ｏ
はＧａＡｓ層である。これら各層の層構成は、第１図に
示した第１実施例の層構成と同様である。

４２は電極４４とのオーミック接触を得るためのｎ０型
ＧａＡｓ層、４６はＮ型ＡＪ２　、Ｇａ、、−、、Ａｓ
（０＜Ｘ≦１）層、４８は層４６から離れるに従って＾
１の混晶比を徐々に減少させた傾斜層、５０はｐ型ｃａ
Ａｓ層、５８は仕事関数を低下させるためにＣｓ−０等
を拡散（もしくは付着）処理した層である。また、６６
はバイアス電圧印加用電極、６２は外部加速用電極であ
る。

さらに、ｐ型ＧａＡｓ用電極形成部にＢｅをイオン注入
したｐ０型領域６４１層４６と層５０と間の絶縁および
素子間分離のためにＢをイオン注入した領域６８を形成
する。次いで、Ｓｉｎ、保護層６０を形成し、外部加速
用電極６２および電極６６を作製する。電極４４につい
ては、ｎ０型ＧａＡｓ層４２に到達するまで穴を掘り、
そこにＡｕ−Ｇｅ／＾Ｕ等の電極を形成する。

最後にＣｓ−０の拡散（もしくは付着）を行って層５８
を形成し、本実施例の作製を完了する。かかる第２実施
例は、先に述べた第１実施例と異なり、エツチングなど
の難しいプロセスが不要となるばかりでなく、素子表面
が平坦になる等の利点を有する。

第２実施例の動作原理等は第１実施例と同様であるので
、説明は省略する。

このように、ブレーナ型のデバイス構成とすることによ
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。

なお、これまで述べてきた第１実施例および第２実施例
では超格子層を用いたバッファ層を利用するものについ
て説明したが、Ｓｉ基板上に低温成長させた超薄膜バッ
ファ層を利用するもの（ＧａＡｓ／ＧａＡｓバッフ　ｙ
層（＜　２００人）／Ｓｉ系）であっても良い。

［発明の効果］ 以上詳述したとおり、本発明によれば、次に列挙する効
果を得ることができる。

■　２つの化合物半導体間のバンドギャップが異なる構
成とし、且つ両生導体間に傾斜層を介挿させであるので
、一方の化合物半導体から他方の化合物半導体に注入さ
れるキャリア量が増大する。

その結果、電子放出量が格段に向上す る。

■　ＭＢＥ装置やＭＯＣＶＤ装置などを用いて、エミッ
タ領域およびベース領域を数１０人程度のエピタキシャ
ル膜とすることができるので、良質かつ均一な層構成を
容易になすことができる。

また、各層の膜厚を薄くできることから、駆動電圧を小
さくすることができる。

■　基板として熱抵抗の小さいＳｉを用いることができ
るので、発熱の問題が少なくてすむ。

■　Ｓｉ基板を用いて電子ビーム発生装置（デバイス）
を製作することができるので、同一基板上に複数の電子
ビーム発生装置を配列したり、他の機能を有するデバイ
スと結合することが容易に行われる。その結果として、
半導体素子の集積度を上げることが可能となる。

■　膜構成が単純なため、作製が容易である。

また、本発明の実施例によれば、上記発明の効果に加え
て、次の効果を得ることができる。

イオン注入技術を用いて本発明を実施した場合には、■
エツチングなどのプロセスが不要になる、■素子の表面
が平坦になる、■同一基板上にその他のデバイスを形成
して、集積度を上げることができる。

【図面の簡単な説明】

第１図は、本発明の第１実施例を示す断面構成図、 第２図は第１実施例のエネルギー状態を示すエネルギー
バンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １・・・Ｓｉ基板、 ２・・・ｉＰ層、 ３　・・−ＡＩＬＧａＰ　　層、 ４−　ＧａＰ／ＧａＡｓＰ超格子層、 ５　・・−ＧａＡｓＰ／ＧａＡｓ超格子層、６・・・Ｇ
ａＡｓ層、 ７　＝　ｎ　”型ＧａＡｓ層、 ８　・Ｎ型ＡＩ１．ｘＧａｌｌ−ＸＩＡＳ層、９　・Ｎ
型ＡｆｔｘＧａｎ−ｘ＋＾Ｓ酸素注入不活性層、１０−
ｐ型ＧａＡｓ層、 １２・・・Ｃｓ−０拡散層、 ２０・・・傾斜層。 □然平衡状旭 一一一一一一バイアスｆｌ：Ｉｈ１］時第２図 手続補正帯 昭和６２年１０月２１日

Claims (1)

1. 【特許請求の範囲】 １）第１のバンドギャップを有する第１領域と、前記第
   １のバンドギャップより狭い第２のバンドギャップを有
   する第２領域とのヘテロ接合構成を、Ｓｉ基板上に設け
   たＧａＡｓエピタキシャル膜の上になす際に、所定材料
   の混晶比を徐々に変化させた傾斜層を前記第１領域と前
   記第２領域との間に挿入し、 前記第１領域から前記第２領域に対して電子を注入する
   と共に、前記第２領域の電子放出面から電子を放出する
   ようにしたことを特徴とする固体電子ビーム発生装置。 ２）Ｓｉ基板上に第１のバンドギャップを有するＮ型Ａ
   ｌ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層（ここで、０＜
   ｘ≦１）を形成して前記第１領域とし、 第２のバンドギャップを有するｐ型 Ａｌ＿ｚＧａ＿（＿１＿−＿ｚ＿）Ａｓ層（ここで、０
   ≦ｚ＜ｘ）を形成して前記第２領域としたことを特徴と
   する特許請求の範囲第１項記載の固体電子ビーム発生装
   置。 ３）前記第２領域の電子放出面にアルカリ金属成分を有
   する材料を拡散もしくは付着させたことを特徴とする特
   許請求の範囲第１項記載の固体電子ビーム発生装置。 ４）前記傾斜層として、ＡｌｘＧａ＿（＿１＿−＿ｘ＿
   ）Ａｓの混晶比ｘを徐々に変化させたことを特徴とする
   特許請求の範囲第２項記載の固体電子ビーム発生装置。 ５）前記Ｎ型Ａｌ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層
   （ここで、０＜ｘ≦１）の所定領域に酸素を注入して不
   活性領域を形成したことを特徴とする特許請求の範囲第
   ２項記載の固体電子ビーム発生装置。