JPS6344293B2 - - Google Patents
Info
- Publication number
- JPS6344293B2 JPS6344293B2 JP54109958A JP10995879A JPS6344293B2 JP S6344293 B2 JPS6344293 B2 JP S6344293B2 JP 54109958 A JP54109958 A JP 54109958A JP 10995879 A JP10995879 A JP 10995879A JP S6344293 B2 JPS6344293 B2 JP S6344293B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- contact hole
- phosphorus
- forming
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に高
濃度のリンガラス層を有しかつ耐湿性の良い半導
体装置の製造方法に関する。
濃度のリンガラス層を有しかつ耐湿性の良い半導
体装置の製造方法に関する。
半導体装置特に半導体集積回路装置では、微細
化が進みそれに伴い金属配線層の幅も著しく細く
なつて来ている。さらに多層配線化が進み、金属
配線が横切る直下層に非常に大きな段差が出来る
のが普通で、これが断線の原因になつている。こ
の段差をなくすために通常高濃度のリンを含んだ
リンガラス層を金属配線下に形成し、リンガラス
の流動性を利用し、段部を滑らかにし断線を防い
でいる。
化が進みそれに伴い金属配線層の幅も著しく細く
なつて来ている。さらに多層配線化が進み、金属
配線が横切る直下層に非常に大きな段差が出来る
のが普通で、これが断線の原因になつている。こ
の段差をなくすために通常高濃度のリンを含んだ
リンガラス層を金属配線下に形成し、リンガラス
の流動性を利用し、段部を滑らかにし断線を防い
でいる。
しかしながらこの方法の欠点として耐湿性に弱
い点がある。リンガラスは吸水性があり、さらに
水と反応しリン酸となり、これが高温状態では金
属配線を侵食し、断線を起こさせるのである。特
に素子をプラスナツクパツケージに組み込んだ場
合には、プラスチツクパツケージは耐水性がセラ
ミツクやカンケース等に比べ格段に劣るため、長
時間高温高湿の雰囲気中にさらされると容易に水
分が素子表面にまで達し素子のリンガラス層と反
応しリン酸が生成し、金属配線の腐食が起こる。
このためリンガラス層を含んだ素子のプラスチツ
クパツケージ品の耐湿性を推持するのが非常に困
難なものとなつている。
い点がある。リンガラスは吸水性があり、さらに
水と反応しリン酸となり、これが高温状態では金
属配線を侵食し、断線を起こさせるのである。特
に素子をプラスナツクパツケージに組み込んだ場
合には、プラスチツクパツケージは耐水性がセラ
ミツクやカンケース等に比べ格段に劣るため、長
時間高温高湿の雰囲気中にさらされると容易に水
分が素子表面にまで達し素子のリンガラス層と反
応しリン酸が生成し、金属配線の腐食が起こる。
このためリンガラス層を含んだ素子のプラスチツ
クパツケージ品の耐湿性を推持するのが非常に困
難なものとなつている。
近来、この種の素子の耐湿性を上げるためプラ
ズマ窒化膜で素子表面をパツシペーシヨンする方
法が取られるようになつた。たしかにこの窒化膜
の耐湿性への効果は非常に大きなものであるが、
一つの大きな欠点がある。それはプラズマ窒化膜
の成長時に素子にダメージを与え、リーク電流を
増加させることである。そのためリーク電流にき
びしい品種（例えば半導体メモリー）では歩留低
下の原因となつている。
ズマ窒化膜で素子表面をパツシペーシヨンする方
法が取られるようになつた。たしかにこの窒化膜
の耐湿性への効果は非常に大きなものであるが、
一つの大きな欠点がある。それはプラズマ窒化膜
の成長時に素子にダメージを与え、リーク電流を
増加させることである。そのためリーク電流にき
びしい品種（例えば半導体メモリー）では歩留低
下の原因となつている。
本発明は、この様に素子の特性をそこねること
なしに、耐湿性を向上させることを可能にするも
のである。
なしに、耐湿性を向上させることを可能にするも
のである。
本発明の特徴は、例えば低濃度のP2O5を含む
酸化膜を備えた半導体装置にある。
酸化膜を備えた半導体装置にある。
また本発明の第２の特徴は例えば、半導体基板
上に形成された高濃度のリンガラス層の上に、リ
ン（P2O5）を１〜７モル％ドープした気相成長
酸化膜を0.2〜1.5μの厚さに形成しこのリンドー
プ酸化膜を熱処理して緻密化し、高濃度のリンガ
ラス層と金属配線（例えばアルミニウム配線）を
直接接触させない様にし、さらにこの金属配線層
の上、素子全体にわたつてリン（P2O5）を１〜
７％含んだ気相成長酸化膜を0.3〜2.0μ成長させ
る点にあり、もつて外部からの高濃度リンガラス
層への水の浸入を止めて、リン酸の溶け出しによ
る金属配線の腐食を防止するものである。
上に形成された高濃度のリンガラス層の上に、リ
ン（P2O5）を１〜７モル％ドープした気相成長
酸化膜を0.2〜1.5μの厚さに形成しこのリンドー
プ酸化膜を熱処理して緻密化し、高濃度のリンガ
ラス層と金属配線（例えばアルミニウム配線）を
直接接触させない様にし、さらにこの金属配線層
の上、素子全体にわたつてリン（P2O5）を１〜
７％含んだ気相成長酸化膜を0.3〜2.0μ成長させ
る点にあり、もつて外部からの高濃度リンガラス
層への水の浸入を止めて、リン酸の溶け出しによ
る金属配線の腐食を防止するものである。
本発明の特徴は、半導体基板上に高濃度の
P2O5を含むリンガラス層を気相成長により形成
する工程と、前記リンガラス層に前記半導体基板
の不純物領域に達する第１のコンタクト孔を形成
する工程と、前記高濃度のリンガラス層に被着し
かつ前記第１のコンタクト孔内において前記不純
物領域に被着せる、P2O5を１〜７モル％含む厚
さ0.2〜1.5μmの第１の酸化膜を気相成長により形
成する工程と、前記第１の酸化膜を緻密化するた
めの高温熱処理を加える工程と、次に前記第１の
コンタクト孔内の前記第１の酸化膜に該第１のコ
ンタクト孔よりも小さい第２のコンタクト孔を形
成し、これにより該第１のコンタクト孔の全側面
が該第１の酸化膜により被覆された状態で前記不
純物領域を露出せしめる工程と、金属配線を前記
高濃度のリンガラスに接しないように前記第１の
酸化膜上に被着しかつ前記第２のコンタクト孔を
通して前記不純物領域に接続する工程と、前記金
属配線上にP2O5を１〜７モル％含む厚さ0.3〜
2.0μmの酸化膜を気相成長により形成する工程と
を含む半導体装置の製造方法にある。
P2O5を含むリンガラス層を気相成長により形成
する工程と、前記リンガラス層に前記半導体基板
の不純物領域に達する第１のコンタクト孔を形成
する工程と、前記高濃度のリンガラス層に被着し
かつ前記第１のコンタクト孔内において前記不純
物領域に被着せる、P2O5を１〜７モル％含む厚
さ0.2〜1.5μmの第１の酸化膜を気相成長により形
成する工程と、前記第１の酸化膜を緻密化するた
めの高温熱処理を加える工程と、次に前記第１の
コンタクト孔内の前記第１の酸化膜に該第１のコ
ンタクト孔よりも小さい第２のコンタクト孔を形
成し、これにより該第１のコンタクト孔の全側面
が該第１の酸化膜により被覆された状態で前記不
純物領域を露出せしめる工程と、金属配線を前記
高濃度のリンガラスに接しないように前記第１の
酸化膜上に被着しかつ前記第２のコンタクト孔を
通して前記不純物領域に接続する工程と、前記金
属配線上にP2O5を１〜７モル％含む厚さ0.3〜
2.0μmの酸化膜を気相成長により形成する工程と
を含む半導体装置の製造方法にある。
本発明によれば、金属配線を上下から低濃度の
リンを含んだ酸化膜で覆う構造とすることができ
るが、これはPSGはリンの濃度が高い場合Al腐
食の原因となるが、リンの濃度が薄いとむしろ通
常のリンを含まないCVD酸化膜より防水性が良
くなるという特質を知見し利用したものである。
この防水性を有するリン（P2O5）の濃度は実験
により１〜７モル％という値を得た。この濃度よ
り薄いと防水性を有せず、又濃い場合にはこの膜
そのものがAl腐食の原因となつてしまう。さら
にこの構造の利点は外部からのNa+金属等の汚染
に強いということである。この構造では下層の酸
化膜を２重にリンを含んだ酸化膜で覆つており
N+金属等が酸化膜（ゲート、フイールド）に到
達しにくくなつている。
リンを含んだ酸化膜で覆う構造とすることができ
るが、これはPSGはリンの濃度が高い場合Al腐
食の原因となるが、リンの濃度が薄いとむしろ通
常のリンを含まないCVD酸化膜より防水性が良
くなるという特質を知見し利用したものである。
この防水性を有するリン（P2O5）の濃度は実験
により１〜７モル％という値を得た。この濃度よ
り薄いと防水性を有せず、又濃い場合にはこの膜
そのものがAl腐食の原因となつてしまう。さら
にこの構造の利点は外部からのNa+金属等の汚染
に強いということである。この構造では下層の酸
化膜を２重にリンを含んだ酸化膜で覆つており
N+金属等が酸化膜（ゲート、フイールド）に到
達しにくくなつている。
次に第１図ａ乃至第１図ｄを用いて、本発明を
Ｎ―チヤンネルシリコンゲートMOSLSIに適用
した場合の実施例を示す。まず、シリコン基板１
上にフイールド部の酸化膜２、ゲート酸化膜３お
よびポリシリコンのゲート電極４が形成される
（第１図ａ）。次いでリン拡散し、ソースドレイン
領域５を形成した後、1.0μmの高濃度（P2O5が15
モル％）のリンガラス層６を気相成長により形成
する（第１図ｂ）。次にリンガラス層６にコンタ
クトの穴をあけた後にリン（P2O5）を４モル％
ドープした気相成長酸化膜（特にSiO2膜）７を
約0.5μm成長させた。次いで高温（900〜1000℃）
で熱処理して該酸化膜を緻密化させた（第１図
ｃ）。次に再びコンタクトの穴をあけた後アルミ
蒸着し、パターニングして配線８を形成し、最後
にポンデイングパツト部以外はP2O5を１〜７モ
ル％ドープした気相成長酸化膜９で被膜する（第
１図ｄ）。この様にして作られた試料をプラスチ
ツクケースに組み込み、高圧下で高温高湿の寿命
試験を行つたところ、対策していない試料の４倍
以上の寿命を示し、本発明の効果が如実に現われ
た。第２図に気相成長酸化膜にドープしたリン
（P2O5）の濃度と高圧下高温高湿の寿命試験を行
つた時の寿命時間の関係を、リンをドープしない
場合の寿命時間を基準にしてその倍率によつて示
した。これによるとドープするリン（P2O5）の
濃度が0.4〜９モル％、特に１〜７モル％の領域
で大きな効果が得られることがわかる。さらに、
この低濃度のP2O5を含む酸化膜に熱処理工程を
加えることにより緻密化されて耐水性が非常によ
くなるものである。
Ｎ―チヤンネルシリコンゲートMOSLSIに適用
した場合の実施例を示す。まず、シリコン基板１
上にフイールド部の酸化膜２、ゲート酸化膜３お
よびポリシリコンのゲート電極４が形成される
（第１図ａ）。次いでリン拡散し、ソースドレイン
領域５を形成した後、1.0μmの高濃度（P2O5が15
モル％）のリンガラス層６を気相成長により形成
する（第１図ｂ）。次にリンガラス層６にコンタ
クトの穴をあけた後にリン（P2O5）を４モル％
ドープした気相成長酸化膜（特にSiO2膜）７を
約0.5μm成長させた。次いで高温（900〜1000℃）
で熱処理して該酸化膜を緻密化させた（第１図
ｃ）。次に再びコンタクトの穴をあけた後アルミ
蒸着し、パターニングして配線８を形成し、最後
にポンデイングパツト部以外はP2O5を１〜７モ
ル％ドープした気相成長酸化膜９で被膜する（第
１図ｄ）。この様にして作られた試料をプラスチ
ツクケースに組み込み、高圧下で高温高湿の寿命
試験を行つたところ、対策していない試料の４倍
以上の寿命を示し、本発明の効果が如実に現われ
た。第２図に気相成長酸化膜にドープしたリン
（P2O5）の濃度と高圧下高温高湿の寿命試験を行
つた時の寿命時間の関係を、リンをドープしない
場合の寿命時間を基準にしてその倍率によつて示
した。これによるとドープするリン（P2O5）の
濃度が0.4〜９モル％、特に１〜７モル％の領域
で大きな効果が得られることがわかる。さらに、
この低濃度のP2O5を含む酸化膜に熱処理工程を
加えることにより緻密化されて耐水性が非常によ
くなるものである。
第１図ａから第１図ｄまでは本発明の一実施例
を工程順に示した断面図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……ポリ
シリコンのゲート電極、５……ソース・ドレイン
拡散領域、６……高濃度リンガラス層、７……リ
ンドープ気相成長酸化膜、８……アルミ配線、９
……リンドープ気相成長酸化膜。 第２図は気相成長酸化膜にドープしたリンのモ
ル濃度と寿命時間の関係を示す特性図である。
を工程順に示した断面図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……ポリ
シリコンのゲート電極、５……ソース・ドレイン
拡散領域、６……高濃度リンガラス層、７……リ
ンドープ気相成長酸化膜、８……アルミ配線、９
……リンドープ気相成長酸化膜。 第２図は気相成長酸化膜にドープしたリンのモ
ル濃度と寿命時間の関係を示す特性図である。
Claims (1)
- １ 半導体基板上に高濃度のP2O5を含むリンガ
ラス層を気相成長により形成する工程と、前記リ
ンガラス層に前記半導体基板の不純物領域に達す
る第１のコンタクト孔を形成する工程と、前記高
濃度のリンガラス層に被着しかつ前記第１のコン
タクト孔内において前記不純物領域に被着せる、
P2O5を１〜７モル％含む厚さ0.2〜1.5μmの第１
の酸化膜を気相成長により形成する工程と、前記
第１の酸化膜を緻密化するための高温熱処理を加
える工程と、次に前記第１のコンタクト孔内の前
記第１の酸化膜に該第１のコンタクト孔よりも小
さい第２のコンタクト孔を形成し、これにより該
第１のコンタクト孔が全側面が該第１の酸化膜に
より被覆された状態で前記不純物領域を露出せし
める工程と、金属配線を前記高濃度のリンガラス
層に接しないように前記第１の酸化膜上に被着し
かつ前記第２のコンタクト孔を通して前記不純物
領域に接続する工程と、前記金属配線上にP2O5
を１〜７モル％含む厚さ0.3〜2.0μmの酸化膜を気
相成長により形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10995879A JPS5633844A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device and manufacture therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10995879A JPS5633844A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device and manufacture therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633844A JPS5633844A (en) | 1981-04-04 |
| JPS6344293B2 true JPS6344293B2 (ja) | 1988-09-05 |
Family
ID=14523440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10995879A Granted JPS5633844A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device and manufacture therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633844A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119611A (ja) * | 1982-01-07 | 1983-07-16 | Mitsubishi Electric Corp | 超電導コイル |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214367A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Semiconductor device on which the phosphosilicate glass layer is formed |
| JPS52131484A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
| JPS5460558A (en) * | 1977-10-24 | 1979-05-16 | Hitachi Ltd | Electrode forming method |
-
1979
- 1979-08-28 JP JP10995879A patent/JPS5633844A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633844A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
| KR0131448B1 (ko) | 캐패시터 절연막을 갖는 반도체 장치 및 그 제조방법 | |
| JPH03203351A (ja) | 半導体装置及びその製造方法 | |
| US4461072A (en) | Method for preparing an insulated gate field effect transistor | |
| JPS6344293B2 (ja) | ||
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPS6214941B2 (ja) | ||
| KR100585114B1 (ko) | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| JPS6160580B2 (ja) | ||
| JPS58137233A (ja) | 半導体装置 | |
| KR0140734B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6218719A (ja) | 半導体装置の製造方法 | |
| JPH0414497B2 (ja) | ||
| JPS6343886B2 (ja) | ||
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS5867032A (ja) | 半導体装置 | |
| JPS6131616B2 (ja) | ||
| JPS6248380B2 (ja) | ||
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| JPS6250974B2 (ja) | ||
| JPS58147046A (ja) | 半導体装置の製造方法 | |
| JPS61198635A (ja) | 半導体装置の製造方法 |