JPS6341464B2

JPS6341464B2 -

Info

Publication number: JPS6341464B2
Application number: JP54137002A
Authority: JP
Inventors: Seizo Ueno
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-10-25
Filing date: 1979-10-25
Publication date: 1988-08-17
Also published as: GB2062402A; GB2062402B; DE3040002C2; US4338637A; DE3040002A1; JPS5661866A

Description

【発明の詳細な説明】本発明は、任意の数の細分ラインの読取走査出
力から伝送上の１ライン分の画信号が得られるよ
うにした可変走査方式に関する。

フアクシミリ等においては、一般に、走査線密
度を高くすれば、原稿等をより忠実に再生可能な
画信号が得られる反面、その画信号の伝送に要す
る時間が長くなる。そこで、伝送時間を増大させ
ることなく、見かけ上の解像度を向上させる方式
として、伝送上の１ライン分に対応する原稿上の
読取領域を複数の細分ラインに分け、この複数の
細分ラインを読取走査して得られた走査出力から
１ライン分の画信号を形成すること（複数回走
査）が従来より行なわれている。

第１図はこの従来方式による装置の構成例を示
す図で、この例では、２つの細分ラインの走査出
力の相対応するビツト毎の論理和から１ライン分
の画信号を形成する。第２図の波形図を参照して
その動作を説明する。第１図において１は走査
部、２は伝送処理部である。走査部１からは各細
分ラインの走査に先立つ走査スタート信号ａ、走
査パルスｂおよび各ビツトがこの走査パルスｂに
同期した走査出力信号ｃが発生され、伝送処理部
２からは画信号送出要求信号ｄが発生される。３
は走査カウンタ、４はＤ形フリツプフロツプ（Ｄ
―Ｆ／Ｆ）である。走査カウンタ３は、Ｄ―Ｆ／
Ｆ４のＱ出力ｅが“１”のとき動作可能で、走査
スタート信号ａの数を計数して、１個、２個、３
個とそれぞれ計数した時点で、１回計数信号ｆ、
２回計数信号ｇ、走査終了信号（いずれも“１”）
を生じる。Ｄ―Ｆ／Ｆ４は、画信号送出要求信号
ｄが与えられたときセツトされ、走査カウンタ３
からの走査終了信号が与えられ“０”（地気）を
読込むまでの間、Ｑ出力ｅが“１”となる。５は
オアゲート、６，７はアンドゲートであり、した
がつて、アンドゲート６からは、１番目の細分ラ
インの走査が行なわれている間、走査部１からの
走査パルスｂが通過制御されたところの出力パル
スｈが得られ、アンドゲート７からは、１番目お
よび２番目の細分ラインの走査が行なわれている
間、走査パルスｂが通過制御されたところの出力
パルスｉが得られる。８は、シフトレジスタでな
りアンドゲート７からのパルスｉを書込み・読出
しパルスとして動作するラインメモリ、９はアン
ドゲート、１０はオアゲートである。したがつ
て、１番目の細分ラインの走査が行なわれている
ときには、当該１番目の細分ラインについての走
査出力ｃがメモリ入力ｊとしてラインメモリ８に
導入記憶され、２番目の細分ラインの走査が行な
われているときには、アンドゲート９が開くの
で、当該２番目の細分ラインについての走査出力
とこのときラインメモリ８から読出される１番目
の細分ラインの走査出力とのビツト毎の論理和が
オアゲート１０によりとられ、これがメモリ入力
ｊとしてラインメモリ８に導入記憶されることに
なる。ラインメモリ８から読出される画信号ｋ
は、アンドゲート６の出力パルスｈのタイミング
で伝送処理部２に取込まれ、帯域圧縮処理等が行
なわれる。なお、第２図ｋにおいて、ラインメモ
リ８から読出される画信号ｋについて、破線で示
したものは、ラインメモリ８から読出されるもの
ではあるが、伝送処理部２にとつては無意味であ
ることを示している。また、上記１回計数信号ｆ
は走査部１にも与えられ、走査部１では、この信
号ｆの立上がり副走査系に信号を与え、原稿を伝
送上の１ライン分すなわちこの例では２つの細分
ライン分だけ移送せしめる。副走査系はモーター
およびこのモーターにより駆動される機構からな
つており、モーターおよび機構の慣性のために、
上記信号が与えられても直ちに原稿が伝送上の１
ライン分移送されることはなく、走査スタート信
号ａの周期T₀だけ要して１つの細分ライン分移
送され、次のT₀の時間でまた１つの細分ライン
分だけ移送されることになる。また、、画信号送
出要求信号ｄは、前の信号に基いて画信号が出力
され始めてから2T₀以上のT₁だけおいて送出され
るようになつている。

このようにして見かけの解像度をあげることが
できる。

しかし、原稿にさほど細かな情報が含まれてい
ない場合には、伝送処理部２における処理時間は
概して短時間となるのに、読取走査は固定的に少
なくとも2T₀だけ要するので、伝送処理部で画信
号を待つ時間が生じ、好ましくない。

本発明は、上記の点を改善することを目的とし
てなされたもので、一般に、最大ｍ（２≦ｍ）の
細分ラインの走査出力から１ライン分の画信号を
形成可能なものにおいて、予め定めたｎ（１≦ｎ
＜ｍ）以上ｍまでつまりｎ＋ｉ（０≦ｉ≦ｍ−ｎ）
の任意の数の細分ラインの走査出力から形成され
た画信号や、画信号送出要求があつたのち速やか
に送出することにより、上記目的を達成する。以
下一実施例に基づき本発明を詳細に説明する。

第３図は本発明を適用した装置の一実施例の構
成を示す図で、この例は、ｍ＝２，ｎ＝１でか
つ、２つの細分ラインの走査出力から１ライン分
の画信号を形成する場合、上記従来例と同じく、
相対応するビツト毎の論理和をとるものである。
第１図の各部と同一部分には同一符号を付して
個々の説明は省略する。第１図の従来例と異なる
ところは、制御回路１１を設け、走査カウンタの
制御をＤ―Ｆ／Ｆ４と制御回路１１により行なう
ようにした点である。制御回路１１には、走査カ
ウンタからの１回計数信号ｆおよび２回計数信号
ｇ、さらにＤ―Ｆ／Ｆ４のＱ出力ｅが導入され、
逆に制御回路１０からＤ―Ｆ／Ｆ４へはリセツト
信号e′が、また走査カウンタ３へは動作許可信号
e″がそれぞれ送出される。そのタイミング関係
は、次のようになつている。伝送処理部２から画
信号送出要求信号ｄが送出されると、Ｄ―Ｆ／Ｆ
４はセツトされてそのＱ出力ｅが“１”になる。
ｅが“１”になつたとき、自らが送出している動
作許可信号e″が“０”であるならば、このe″を
“１”にするとともにインパルス状のリセツト信
号e′を送出する。またｅが“１”になたとき、１
回計数信号ｆは２回計数信号ｇの一方が“１”で
あるならば（このとき当然ながら動作許可信号
e″は“１”である）、このｆ又はｇが“０”に立
下つた時点で微小時間e″を“０”としたのち再び
“１”にするとともにリセツト信号e′を送出する。
上記微小時間は走査スタート信号ａのパルス幅よ
り小さく、走査カウンタ３をイニシヤライズする
のに十分な時間とする。さらに、ｅが“０”の状
態でｇが“１”から“０”になると、e″を“０”
にして走査カウンタ３の動作を停止させる。

このように構成された装置の全体の動作を、第
４図のタイムチヤートを参照して説明する。第４
図ｄの最初の画信号送出要求信号d₁が伝送処理部
２から与えられてＤ―Ｆ／Ｆ４のＱ出力ｅが
“１”となつたとき、２番目の細分ラインまでの
読取走査が完了していて、いわば不要に２番目の
細分ラインについての走査出力A₂（第２図ｃ）が
導入されているとする。この場合には、動作許可
信号e″が“０”であるからこのe″が直ちに“１”
にせしめられるとともに、リセツト信号e′が送出
される。動作許可信号e″が“１”になると、走査
カウンタ３は動作可能となり、走査部１からの走
査スタート信号a₁が与えられると、これを計数し
て１回計数信号ｆが“１”になる、走査部は、こ
の信号ｆの立上がりを検知して、原稿を移送する
とともに、新たな１ラインについての１番目の細
分ラインの読取走査を行なう。またｆが“１”に
なると、アンドゲート６および７が開き、それぞ
れ走査パルスｂに同期した出力パルスｈおよびｉ
が得られる。パルスｉによつてラインメモリ８は
書込みおよび読出し動作を行なう。すなわち、上
記新たな１ラインについての１番目の細分ライン
の走査出力B₁がオアゲート１０を介して導入さ
れると、これをメモリ入力ｊとして記憶するとと
もに、すでに記憶されていた前の１ラインについ
ての画信号A₁＋A₂を読出し、読出されたメモリ
出力ｋは伝送処理部２に送出される。

この書込み読出しの途中で画信号送出要求信号
d₂が与えられると、Ｄ―Ｆ／Ｆ４がセツトされて
そのＱ出力ｅが“１”になるが、走査カウンタ３
からの１回計数信号ｆが“１”である間はこの状
態が保持される。走査スタート信号a₂が与えられ
るとｆが“０”に立下がり、このｆが“０”に立
下がつた時点で、制御回路１１は、前述の如く、
動作許可信号e″を瞬時“０”に落とすとともにリ
セツト信号e′を送出する。e″が瞬時“０”に落と
されたことで走査カウンタはイニシヤライズさ
れ、つまりクリアされ、e″が再び“１”になつた
とき、その時点でまだ“１”である走査スタート
信号a₂が計数入力として与えられることになるの
で、再び１回計数信号ｆが“１”になる。走査部
１は、この信号ｆの立上がりを検知して、原稿を
移送するとともに、新たな１ラインについての１
番目の細分ラインの読取走査を行なう。そして、
前述の場合と同様にして、この新たな１ラインに
ついての１番目の走査出力C₁がラインメモリ８
に書込まれるとともに、すでに記憶されていた前
の１ラインについての画信号B₁が読出される。
すなわち、この場合、前述の如く前の１ラインに
ついての１番目の細分ラインの読取走査中に画信
号送出要求信号d₂が与えられたため、当該１番目
の細分ラインの走査出力B₁がその１ラインにつ
いての出力画信号としてそのまま伝送処理部２に
送出されることになる。

上記走査出力C₁の書込み終了後、走査スター
ト信号a₃が発生されると、走査カウンタ３はこれ
を計数し、１回計数信号ｆが“０”になるととも
に、かわつて２回計数信号ｇが“１”になる。こ
のため、アンドゲート７は継続して開かれ、出力
パルスｉは引続いて得られるが、アンドゲート６
は閉じられ、出力パルスｈは得られなくなる。こ
のとき走査部は２番目の細分ラインの読取走査に
移つている。このように、１番目の細分ラインの
読取走査完了時点までにこの実施例では厳密には
走査スタート信号a₃が与えられるまでに画信号出
力要求がなければ２番目の細分ラインの読取走査
にはいる。この場合のラインメモリ８の動作は、
前述の従来例の場合と同じである。すなわち２回
計数信号ｇによりアンドゲート９が開かれるの
で、２番目の細分ラインについての走査出力C₂
とラインメモリ８から読出される１番目の細分ラ
インの走査出力C₁との相対応するビツト毎の論
理和がオアゲート１０によりとられ、この論理和
であるC₁＋C₂がラインメモリ８に導入され記憶
される。このとき、ラインメモリ８から読出され
ているC₁は、アンドゲート６から出力パルスが
得られていないので、伝送処理部２に取込まれる
ことはない。

この書込みの途中で画信号送出要求信号d₃が与
えられると、Ｄ―Ｆ／Ｆ４がセツトされてそのＱ
出力ｅが“１”になるが、走査カウンタ３からの
２回計数信号ｇが“１”である間はこの状態が保
持される。次に走査スタート信号a₄が与えられる
とｇが“０”に立下がり、この時点で、制御回路
１１は、前述の如く、動作許可信号e″を瞬時
“０”に落とすとともにリセツト信号e′を送出す
る。この後の動作は、前述の画信号送出要求信号
d₂が与えられたときの動作と同様であるが、この
場合は、前の１ラインについての２番目の細分ラ
インの読取走査中に画信号送出要求信号d₃が与え
られたため、C₁＋C₂がその１ラインについての
出力画信号として伝送処理部２に送出されること
になる。

以後、同様の動作が行なわれるが、このように
して、１番目の細分ラインの読取走査完了前に画
信号送出要求があつた場合には、１番目の細分ラ
インの走査完了後に、当該１番目の細分ラインの
走査出力を伝送上の１ライン分の画信号として送
出し、２番目の細分ラインの読取走査完了前に画
信号送出要求があつた場合には、２番目の細分ラ
インの走査完了後に、１番目と２番目の細分ライ
ンの走査出力から形成された画信号を送出するこ
とができる。

したがつて、伝送処理部２における待ち時間は
きわめて短縮される。なお、画信号送出要求が
次々に発生されるのは、概して、原稿にさほど細
かな情報が含まれていない場合であつて、複数回
走査の利点を損つてしまうことはならない。

ここで、副走査について第５図を参照して説明
する。第５図イは、第４図ｆの１回計数信号の立
上がりを走査部１が検知して、これに基づき内部
的に形成する副走査制御パルスを示している。同
図ロはこの制御パルスにしたがつて原稿が移送さ
れるもようを概略的に示している。

すなわち、副走査系が、１個の制御パルスを得
たとき、2T₀だけ要してほぼ伝送上の１ライン分
ｌだけ移送するというところは、前述の従来例と
同様である。したがつて、第５図イ，ロの如く、
１個目の制御パルスによつて原稿が移送されはじ
め、T₀後に1/2ｌだけ移送されている。このT₀の
時点で２個目の制御パルスが与えられると、移送
速度が加速されて、T₀〜2T₀のT₀の間にｌだけ
移送され、2T₀〜3T₀の間は、２個目の制御パル
スによる動きのみとなつて、そのT₀の間に1/2ｌ
だけ移送される。3T₀の時点で３個目の制御パル
スが与えられると、その後2T₀だけ要してｌだけ
移送され、次の制御パルスが与えられるまでその
位置で停止する。

主走査はT₀毎に１回づつ繰返されている。第
５図ハは、このような走査によつて読取られる原
稿上の領域（斜線部）を示している。すなわち、
最初のT₀でB₁の領域が読取られ、次のT₀（T₀〜
2T₀）でC₁が、次のT₀（2T₀〜3T₀）でC₂が…とい
うように順次読取られる。この読取走査出力は第
４図ｃのB₁以後に対応している。そして、B₁に
ついてはこの１番目の細分ラインの走査出力がそ
のまま伝送上の１ラインの画信号として送出さ
れ、C₁，C₂、およびD₁，D₂についてはそれぞれ
２つの細分ラインの走査出力の和C₁＋C₂および
D₁＋D₂が伝送上の１ラインの画信号として送出
されることになる。

なお、副走査については、次のように制御して
もよい。すなわち、１個の制御パルスで１つの細
分ライン分だけ原稿が移送されるようにする。そ
して、上記実施例で説明すると、１回計数信号お
よび２回計数信号のいずれが立上がつても１個の
制御パルスを発生し、さらに、制御回路１１が１
回計数信号の立下がり時に走査カウンタ３をイニ
シヤライズすべく動作許可信号を“０”にする時
点でも１個の制御パルスを発生する、というよう
にしても同様の副走査を行なうことができる。

なお、また、上記実施例では、最大２の細分ラ
インの走査出力から伝送上の１ライン分の画信号
を得るのに細分ラインの走査出力の論理和をとる
ようにしているが、それ以上の細分ラインに分け
ることもできるし、論理和に限らず論理積あるい
はこれらの組合せによつてもよい。

以上説明したように、本発明によれば、最大ｍ
（２≦ｍ）の細分ラインの走査出力から伝送上の
１ライン分の画信号を形成可能な場合に、固定的
にｍの細分ラインの走査出力から１ライン分の画
信号を形成するのではなく、予め定めたｎ（１≦
ｎ＜ｍ）以上の細分ラインが走査されていれば、
画信号送出要求にしたがつて、これら走査済の細
分ラインについての走査出力から形成された画信
号を送出するという可変走査方式であるので、待
ち時間が短縮され、原稿の内容に応じた最良の走
査および伝送が自動的に行なわれる効果がある。

【図面の簡単な説明】

第１図は従来の装置の構成例を示す図、第２図
は第１図における各部信号を示すタイムチヤー
ト、第３図は本発明の一実施例である装置の構成
図、第４図は第３図における各部信号を示すタイ
ムチヤート、第５図は副走査について説明するた
めの図である。１……走査部、２……伝送処理部、ａ……走査
スタート信号、ｂ……走査パルス、ｃ……走査出
力信号、ｄ……画信号送出要求信号。

Claims

【特許請求の範囲】

１最大ｍ（ｍは２より大きな所定の正数）の細
分ラインを読取走査して得られた走査出力から伝
送上の１ライン分の画信号を形成可能なものにお
いて、ｎ（ｎはｍより小さな所定の正数）番目ま
での細分ラインの読取走査完了前に画信号送出要
求があつた場合には、ｎ番目までの細分ラインの
読取走査完了後に当該ｎ番目までの細分ラインの
走査出力から形成された画信号を送出し、ｎ＋ｋ
（１≦ｋ≦ｍ−ｎ）番目の細分ラインの読取走査
完了前に画信号送出要求があつた場合にはｎ＋ｋ
番目の細分ラインの読取走査完了後に当該ｎ＋ｋ
番目までの細分ラインの走査出力から形成された
画信号を送出し、それぞれ、次の伝送上の１ライ
ンについての読取走査に移行するようにしたこと
を特徴とする可変走査方式。