JPS6126868B2 - - Google Patents
Info
- Publication number
- JPS6126868B2 JPS6126868B2 JP55114362A JP11436280A JPS6126868B2 JP S6126868 B2 JPS6126868 B2 JP S6126868B2 JP 55114362 A JP55114362 A JP 55114362A JP 11436280 A JP11436280 A JP 11436280A JP S6126868 B2 JPS6126868 B2 JP S6126868B2
- Authority
- JP
- Japan
- Prior art keywords
- memory means
- writing
- line
- memory
- decoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40068—Modification of image resolution, i.e. determining the values of picture elements at new relative positions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
本発明はフアクシミリ記録装置、特に同一ライ
ンの画信号を複数回ずつ繰り返して記録して行く
型式の記録装置に関する。
ンの画信号を複数回ずつ繰り返して記録して行く
型式の記録装置に関する。
フアクシミリ受信機に於いて、見かけ上の記録
ライン密度を高めて記録濃度を上昇させるため
に、同一ラインの画信号を記録紙が副走査方向に
１ライン分移動する間に重複記録する方法が提案
されており、その詳細は例えば特公昭52―46656
号公報等に記載されている。
ライン密度を高めて記録濃度を上昇させるため
に、同一ラインの画信号を記録紙が副走査方向に
１ライン分移動する間に重複記録する方法が提案
されており、その詳細は例えば特公昭52―46656
号公報等に記載されている。
しかしながら、上記公報に記載された方法は、
送信側から伝送された各ラインの画信号を常に同
一回数ずつ記録するようにしてにるから、符号化
速度等に関連して副走査即ち記録紙送りが一定周
期で行われない所謂可変副走査型式のフアクシミ
リ受信機には適しないものであるである。なぜな
ら、此種受信機では１ライン分の記録に割当てら
れる時間が復号化速度に応じて変化するため、前
述の如き方法では記録動作の途中で次のラインの
画信号が記録器に印加されると云う事態が生じる
からである。
送信側から伝送された各ラインの画信号を常に同
一回数ずつ記録するようにしてにるから、符号化
速度等に関連して副走査即ち記録紙送りが一定周
期で行われない所謂可変副走査型式のフアクシミ
リ受信機には適しないものであるである。なぜな
ら、此種受信機では１ライン分の記録に割当てら
れる時間が復号化速度に応じて変化するため、前
述の如き方法では記録動作の途中で次のラインの
画信号が記録器に印加されると云う事態が生じる
からである。
そこで、本発明はこのような可変副走査型式の
フアクシミリ受信機に於いても、各ラインの画信
号を不都合なく重複記録して行くことのできる記
録装置を提案するものである。
フアクシミリ受信機に於いても、各ラインの画信
号を不都合なく重複記録して行くことのできる記
録装置を提案するものである。
以下、本発明の詳細を図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す要部ブロツク
図であり、１は送信側から送られたMH信号等の
圧縮符号化画信号が動入される入力端子である。
この導入された符号化信号は復号化回路２によつ
て一定ビツト数をもつ元の２値画信号にデコード
され、その２値画信号が電子スイツチ３を通つて
RAM等からなる二つのラインメモリ４，５に交
互に書込まれたのち、この各メモリから読出され
電子スイツチ６を通つてマルチスタイラスヘツド
等からなる記録器７に印加されるようになつてい
る。その際、上記メモリ４，５の書込み及び読出
しの際にアドレスを指定するのがカウンタ８，９
である。
図であり、１は送信側から送られたMH信号等の
圧縮符号化画信号が動入される入力端子である。
この導入された符号化信号は復号化回路２によつ
て一定ビツト数をもつ元の２値画信号にデコード
され、その２値画信号が電子スイツチ３を通つて
RAM等からなる二つのラインメモリ４，５に交
互に書込まれたのち、この各メモリから読出され
電子スイツチ６を通つてマルチスタイラスヘツド
等からなる記録器７に印加されるようになつてい
る。その際、上記メモリ４，５の書込み及び読出
しの際にアドレスを指定するのがカウンタ８，９
である。
一方、１０はマイクロプロセツサー等で構成さ
れた制御回路であり、この回路は前記復号化回路
２のデコード動作及び前記メモリ４，５の書込
み、読出しを制御すると共に、電子スイツチ３，
６，１１の切換を行うが、ここでは先ず次の点に
注意すべきである。即ち、前記メモリ４，５の一
方の書込み時に他方の読出しが複数回繰り返して
行われるように、制御回路１０はアドレスカウン
タ８，９に対して書込みクロツクφｗよりも充分
高速の読出しクロツクφｒを供給するようになつ
ている。その際、このクロツクφｗ，φｒは復号
化回路２の最小デコード時間及び記録器７の応答
速度を考慮して決定される。
れた制御回路であり、この回路は前記復号化回路
２のデコード動作及び前記メモリ４，５の書込
み、読出しを制御すると共に、電子スイツチ３，
６，１１の切換を行うが、ここでは先ず次の点に
注意すべきである。即ち、前記メモリ４，５の一
方の書込み時に他方の読出しが複数回繰り返して
行われるように、制御回路１０はアドレスカウン
タ８，９に対して書込みクロツクφｗよりも充分
高速の読出しクロツクφｒを供給するようになつ
ている。その際、このクロツクφｗ，φｒは復号
化回路２の最小デコード時間及び記録器７の応答
速度を考慮して決定される。
また、１２は前記メモリ４，５の読出し開始毎
に前記制御回路１０によつてセツトされ、カウン
タ８，９のうち読出しアドレスをカウントしてい
る側のカウンタが最終番地に達した時点でリセツ
トされる読出し休止期間検出回路であり、その検
出出力が制御回路１０に導入されるようになつて
いる。
に前記制御回路１０によつてセツトされ、カウン
タ８，９のうち読出しアドレスをカウントしてい
る側のカウンタが最終番地に達した時点でリセツ
トされる読出し休止期間検出回路であり、その検
出出力が制御回路１０に導入されるようになつて
いる。
更に、前記制御回路１０はメモリ４，５への１
ライン分の書込みが終了する毎に復号化回路２か
ら発生されるデコード終了信号を得ると、前記検
出回路１２の出力をチエツクする。そして、前記
制御回路１０は前記検出回路１２の出力が“ハ
イ”（メモリ４又はメモリ５の画信号の読出期間
中）である場合には、この出力が最初に“ロー”
となる期間を検出し、この“ロー”となる期間内
のタイミングで切換信号を発生させると共に、前
記検出回路１２の出力が“ロー”である場合に
は、デコード終了信号の出力に応じて、この期間
内のタイミングで直ちに切換信号を発生させるよ
うになつている。この切換信号によつて、電子ス
イツチ３，６，１１を反転させると共に、アドレ
スカウンタ８，９に供給するクロツクφｗ，φｒ
を入れ換えると共に、復号化回路２はこの信号ニ
のタイミングで次のラインの符号のデコードを開
始する。
ライン分の書込みが終了する毎に復号化回路２か
ら発生されるデコード終了信号を得ると、前記検
出回路１２の出力をチエツクする。そして、前記
制御回路１０は前記検出回路１２の出力が“ハ
イ”（メモリ４又はメモリ５の画信号の読出期間
中）である場合には、この出力が最初に“ロー”
となる期間を検出し、この“ロー”となる期間内
のタイミングで切換信号を発生させると共に、前
記検出回路１２の出力が“ロー”である場合に
は、デコード終了信号の出力に応じて、この期間
内のタイミングで直ちに切換信号を発生させるよ
うになつている。この切換信号によつて、電子ス
イツチ３，６，１１を反転させると共に、アドレ
スカウンタ８，９に供給するクロツクφｗ，φｒ
を入れ換えると共に、復号化回路２はこの信号ニ
のタイミングで次のラインの符号のデコードを開
始する。
斯る構成に於いて、今、入力端子１に導入され
る画信号の各ラインの符号が第２図イのＡ，Ｂ，
Ｃ、……のようになつており、例えば、符号Ａに
対して復号化回路２でデコードされた画信号が図
示の状態にあるスイツチ３を介してラインメモリ
４に書込まれるものとすると、その書込みが終了
した時点でデコード終了信号（第２図ロ）の最初
のパルスが復号化回路２から発生される。
る画信号の各ラインの符号が第２図イのＡ，Ｂ，
Ｃ、……のようになつており、例えば、符号Ａに
対して復号化回路２でデコードされた画信号が図
示の状態にあるスイツチ３を介してラインメモリ
４に書込まれるものとすると、その書込みが終了
した時点でデコード終了信号（第２図ロ）の最初
のパルスが復号化回路２から発生される。
一方、前記メモリ４の書込み時には、他方のメ
モリ５から、その１ライン前の符号Ｘに対する画
信号が読出され、この画信号が記録器７によつて
記録されている。そして、この記録器７が記録動
作を行つている期間では検出回路１２の出力（第
２図ハ）は“ハイ”となつている。
モリ５から、その１ライン前の符号Ｘに対する画
信号が読出され、この画信号が記録器７によつて
記録されている。そして、この記録器７が記録動
作を行つている期間では検出回路１２の出力（第
２図ハ）は“ハイ”となつている。
このため、前記デコード終了信号ロの最初のパ
ルスが出力された時点では、前記検出出力ハが
“ハイ”であるから、制御回路１０はこの出力ハ
が次に“ロー”となる期間即ちメモリ５の１回の
読出し動作が終了した後の休止期間に切換信号ニ
の最初のパルスを発生せしめ、この信号によつて
スイツチ３，６，１１を切換えると共に、メモリ
４，５の動作モードを前述のようにして反転せし
める。同時に、復号化回路２は上記切換信号ニの
タイミングで次のラインの符号Ｂのデコードを開
始する。
ルスが出力された時点では、前記検出出力ハが
“ハイ”であるから、制御回路１０はこの出力ハ
が次に“ロー”となる期間即ちメモリ５の１回の
読出し動作が終了した後の休止期間に切換信号ニ
の最初のパルスを発生せしめ、この信号によつて
スイツチ３，６，１１を切換えると共に、メモリ
４，５の動作モードを前述のようにして反転せし
める。同時に、復号化回路２は上記切換信号ニの
タイミングで次のラインの符号Ｂのデコードを開
始する。
したがつて、符号Ｂに対応して復号化回路２か
ら導出された画信号はメモリ５に書込まれること
になり、この書込みが終了した時点でデコード終
了信号ロの２番目のパルスが復号化回路２から発
生される。そして、このパルスが発生した時点で
は、メモリ４から読出される画信号A′の記録が
終了して検出回路１２の出力が“ロー”となつて
いるから、デコード終了信号ロに応じ制御回路１
０…は直ちに切換信号ニの２番目のパルスを発生
せしめ、このパルスによつて前述の如き動作が再
び行なわれる。
ら導出された画信号はメモリ５に書込まれること
になり、この書込みが終了した時点でデコード終
了信号ロの２番目のパルスが復号化回路２から発
生される。そして、このパルスが発生した時点で
は、メモリ４から読出される画信号A′の記録が
終了して検出回路１２の出力が“ロー”となつて
いるから、デコード終了信号ロに応じ制御回路１
０…は直ちに切換信号ニの２番目のパルスを発生
せしめ、このパルスによつて前述の如き動作が再
び行なわれる。
このため、次の符号Ｃに相当する画信号は再び
メモリ４に書込まれ、以後は同様に動作して行く
訳であるが、この符号Ｃのデコードには先の符号
Ａの場合よりも時間がかかるものとすると、メモ
リ４の書込み終了（第２図ロの３番目のパルスの
タイミング）までの間に画信号B′の記録が２回繰
り返して行なわれることになる。同様にして以後
の符号に対応する画信号C′，D′，E′……が復数
回ずつ記録されて行く訳である。
メモリ４に書込まれ、以後は同様に動作して行く
訳であるが、この符号Ｃのデコードには先の符号
Ａの場合よりも時間がかかるものとすると、メモ
リ４の書込み終了（第２図ロの３番目のパルスの
タイミング）までの間に画信号B′の記録が２回繰
り返して行なわれることになる。同様にして以後
の符号に対応する画信号C′，D′，E′……が復数
回ずつ記録されて行く訳である。
ところで、斯る実施例では、例えば先の符号Ｂ
のように、デコードが極めて短時間で行なわれる
場合（例えば、最小伝送時間よりも符号長の短い
MH符号にダミー符号が付加されている場合）に
は、その１ライン前の画信号が１回しか記録され
ない（第２図ハのA′参照）。このため、この部分
では同一画信号が復数回繰り返して行なわれる他
の部分に対して記録濃度が低下することになる。
のように、デコードが極めて短時間で行なわれる
場合（例えば、最小伝送時間よりも符号長の短い
MH符号にダミー符号が付加されている場合）に
は、その１ライン前の画信号が１回しか記録され
ない（第２図ハのA′参照）。このため、この部分
では同一画信号が復数回繰り返して行なわれる他
の部分に対して記録濃度が低下することになる。
第３図はこのような欠点を解消した実施例を示
しており、この実施例では先に説明した検出回路
１２の出力ハが“ロー”に反転する回数即ち休止
期間検出回数が所定回数に達したことを検出する
第２の検出回路１３を追加した点が異なつてお
り、同一図番を付した他の回路ブロツクは第１図
の実施例と同一の構成となつている。即ち、第３
図の実施例に於いては、制御回路１０は復号化回
路２からのデコード終了信号ロを得ると、第２検
出回路１３の出力ホをチエツクする。そして、こ
の出力が“ロー”即ち前述した休止期間が所定回
数以上検出されるのを待つて、今度は第１検出回
路１２の出力ハをチエツクし、以後は第１図の場
合と全く同様の動作を行なうのである。なお、第
２検出回路１３は制御回路１０からの切換信号ニ
によつてリセツトされるようになつている。
しており、この実施例では先に説明した検出回路
１２の出力ハが“ロー”に反転する回数即ち休止
期間検出回数が所定回数に達したことを検出する
第２の検出回路１３を追加した点が異なつてお
り、同一図番を付した他の回路ブロツクは第１図
の実施例と同一の構成となつている。即ち、第３
図の実施例に於いては、制御回路１０は復号化回
路２からのデコード終了信号ロを得ると、第２検
出回路１３の出力ホをチエツクする。そして、こ
の出力が“ロー”即ち前述した休止期間が所定回
数以上検出されるのを待つて、今度は第１検出回
路１２の出力ハをチエツクし、以後は第１図の場
合と全く同様の動作を行なうのである。なお、第
２検出回路１３は制御回路１０からの切換信号ニ
によつてリセツトされるようになつている。
したがつて、斯る実施例では、第２検出回路１
３での検出回数を２に設定した場合のタイムチヤ
ートを示す第４図から明らかなように、各ライン
の画信号A′，B′，C′、……は必ず２回以上繰り
返して記録されることになり、前述の如き欠点が
解消される訳である。
３での検出回数を２に設定した場合のタイムチヤ
ートを示す第４図から明らかなように、各ライン
の画信号A′，B′，C′、……は必ず２回以上繰り
返して記録されることになり、前述の如き欠点が
解消される訳である。
本発明の記録装置は以上の如く構成されたもの
であるから、可変副走査型式のフアクシミリ受信
機に於いて同一ラインの画信号を複数回ずつ繰り
返して記録することができ、従つて、記録濃度を
上昇させて鮮明な記録画を実現できる。
であるから、可変副走査型式のフアクシミリ受信
機に於いて同一ラインの画信号を複数回ずつ繰り
返して記録することができ、従つて、記録濃度を
上昇させて鮮明な記録画を実現できる。
第１図及び第３図は本発明記録装置の異なる実
施例をそれぞれ示し、第２図及び第４図はその各
実施例の各部の動作タイムチヤートをそれぞれ示
す図である。 ２：復号化回路、４，５：ラインメモリ、７：
記録器、８，９：アドレスカウンタ、１０：制御
回路、１２，１３：検出回路。
施例をそれぞれ示し、第２図及び第４図はその各
実施例の各部の動作タイムチヤートをそれぞれ示
す図である。 ２：復号化回路、４，５：ラインメモリ、７：
記録器、８，９：アドレスカウンタ、１０：制御
回路、１２，１３：検出回路。
Claims (1)
- 【特許請求の範囲】 １ 復号化回路でデコードされた各１ライン分の
画信号が交互に書込まれる二つのメモリ手段と、
このメモリ手段の一方の書込み時に他方が読出し
を複数回繰り返すよう制御する制御手段と、この
制御手段によつて読出し側に切換えられたメモリ
手段の１回の読出し動作の終了時毎の休止期間を
検出する手段と、前記各メモリ手段から繰返し読
出される画信号を順次記録せしめる記録手段とを
備え、前記制御手段が前記復号化回路から前記メ
モリ手段への１ライン分の書込み終了を検知する
と、前記検出手段で検出された休止期間内のタイ
ミングで前記各メモリ手段の書込みと読出しを切
換える切換信号を発生すると共に、この切換信号
のタイミングで前記復号化回路にて次のラインの
符号のデコードを開始するようにしたフアクシミ
リ記録装置。 ２ 復号化回路でデコードされた各１ライン分の
画信号が交互に書込まれる二つのメモリ手段と、
このメモリ手段の一方の書込み時に他方が読出し
を複数回繰り返すよう制御する手段と、この制御
手段により読出し側に切換えられたメモリ手段の
１回の読出し動作の終了時毎の休止期間を検出す
る第１の検出手段と、この検出が所定回数に達し
たことを検出する第２の検出手段と、前記各メモ
リ手段から繰り返し読出される画信号を順次記録
せしめる記録手段とを備え、前記制御手段が前記
復号化回路から前記メモリ手段への１ライン分の
書込み終了を検知すると、前記第２検出手段の出
力を得た後に前記第１検出手段で検出された休止
期間内のタイミングで前記各メモリ手段の書込み
と読出しを切換える切換信号を発生すると共に、
この切換信号のタイミングで前記復号化回路にて
次のラインの符号のデコードを開始するようにし
たフアクシミリ記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11436280A JPS5738063A (en) | 1980-08-19 | 1980-08-19 | Facsimile recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11436280A JPS5738063A (en) | 1980-08-19 | 1980-08-19 | Facsimile recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738063A JPS5738063A (en) | 1982-03-02 |
| JPS6126868B2 true JPS6126868B2 (ja) | 1986-06-23 |
Family
ID=14635815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11436280A Granted JPS5738063A (en) | 1980-08-19 | 1980-08-19 | Facsimile recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5738063A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151676U (ja) * | 1987-03-25 | 1988-10-05 | ||
| JPH02101272A (ja) * | 1988-10-06 | 1990-04-13 | Omron Tateisi Electron Co | 車両のアンロック制御装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2701619B1 (fr) * | 1993-02-15 | 1995-04-21 | Sagem | Télécopieur à imprimante électro-photographique. |
-
1980
- 1980-08-19 JP JP11436280A patent/JPS5738063A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151676U (ja) * | 1987-03-25 | 1988-10-05 | ||
| JPH02101272A (ja) * | 1988-10-06 | 1990-04-13 | Omron Tateisi Electron Co | 車両のアンロック制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738063A (en) | 1982-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131915A (en) | Facsimile signal transmission system | |
| US4090222A (en) | Facsimile signal reception system | |
| US4291339A (en) | Facsimile transceiver | |
| US3804975A (en) | Video signal data signal compression system | |
| CA1291822C (en) | Method and apparatus for processing an image signal | |
| JPS6126868B2 (ja) | ||
| US4492983A (en) | System for decoding compressed data | |
| JPS586343B2 (ja) | カヘンソウサセンミツドセイギヨホウシキ | |
| US4313138A (en) | Image information reading system of facsimile apparatus | |
| EP0469716B1 (en) | Image processing apparatus | |
| US4701914A (en) | Apparatus for correcting cyclic code data stored in memory and method therefor | |
| JPS5917769A (ja) | 感熱記録方式 | |
| JPS6341276B2 (ja) | ||
| US5422727A (en) | Facsimile apparatus having magnetic tape recording apparatus for data storage | |
| JPS5923514B2 (ja) | 二次元逐次符号化方式 | |
| JPS5949750B2 (ja) | 可変走査線密度制御方式 | |
| JPH0362069B2 (ja) | ||
| JPS6341270B2 (ja) | ||
| JPH0311714B2 (ja) | ||
| JPH0314380B2 (ja) | ||
| SU1499505A2 (ru) | Способ записи и воспроизведени информационных звуковых сигналов в цифровом виде и устройство дл его осуществлени | |
| JPH0145269B2 (ja) | ||
| JPS6333403Y2 (ja) | ||
| JPH0767140B2 (ja) | フアクシミリ装置 | |
| SU1499506A2 (ru) | Способ записи и воспроизведени информационных звуковых сигналов в цифровом виде и устройство дл его осуществлени |