JPS633431A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS633431A JPS633431A JP14750686A JP14750686A JPS633431A JP S633431 A JPS633431 A JP S633431A JP 14750686 A JP14750686 A JP 14750686A JP 14750686 A JP14750686 A JP 14750686A JP S633431 A JPS633431 A JP S633431A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- window
- nitride film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 31
- 239000000428 dust Substances 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract description 2
- 230000003139 buffering effect Effects 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
装置の製造方法。
１ 発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に耐酸化性の
絶縁膜をマスクとして半導体基板の表面を選択酸化して
素子分離領域を形成する半導体装置の製造方法に関する
。
絶縁膜をマスクとして半導体基板の表面を選択酸化して
素子分離領域を形成する半導体装置の製造方法に関する
。
従来、半導体装置の素子分離領域を形成する製造方法と
しては、半導体基板上に窒化膜を所定のパターンに形成
してこれをマスクとして半導体基板表面に反転防止領域
とその上の厚い酸化膜とを形成しこれを素子分離領域と
するというものがある。
しては、半導体基板上に窒化膜を所定のパターンに形成
してこれをマスクとして半導体基板表面に反転防止領域
とその上の厚い酸化膜とを形成しこれを素子分離領域と
するというものがある。
第２図１ａｌ〜（ｇ）は従来の半導体装置の製造方法の
一例を説明するだめの工程順に示した断面図である。
一例を説明するだめの工程順に示した断面図である。
先ず、第２図（ａｌに示すように、−導電型の半導体基
板１′表面を酸化して５００人程鹿の酸化膜２′を形成
した後、気相成長法等により酸化膜２′の上に１０００
〜２０００人の窒化膜３′と３０００〜４０００人の酸
化膜４′とを順次堆積する。
板１′表面を酸化して５００人程鹿の酸化膜２′を形成
した後、気相成長法等により酸化膜２′の上に１０００
〜２０００人の窒化膜３′と３０００〜４０００人の酸
化膜４′とを順次堆積する。
次に、第２図（ｂｌに示すように、ホトレジストをマス
クとして反応性イオンエッチによって酸化膜４′ 、窒
化膜３′及び酸化膜２′を順次エツチングして窓５′を
開孔し、更にホトレジストを除去する。
クとして反応性イオンエッチによって酸化膜４′ 、窒
化膜３′及び酸化膜２′を順次エツチングして窓５′を
開孔し、更にホトレジストを除去する。
次に、第２図（Ｃ１に示すように、気相成長法によって
窓５′の半導体基板１′の表面を偵うように窒化膜７′
を２００〜１０００人程度、酸化膜変形を２０００〜３
０００人程度順次堆積す変形次に、第２図（ｄｌに示す
ように、反応性イオンエツチングによって半導体チップ
全面のエッチバックを行ない、側壁部に酸化膜６３′と
窒化膜７′とを残して窓Ｓ ａ ／を開孔する。
窓５′の半導体基板１′の表面を偵うように窒化膜７′
を２００〜１０００人程度、酸化膜変形を２０００〜３
０００人程度順次堆積す変形次に、第２図（ｄｌに示す
ように、反応性イオンエツチングによって半導体チップ
全面のエッチバックを行ない、側壁部に酸化膜６３′と
窒化膜７′とを残して窓Ｓ ａ ／を開孔する。
この後、第２図（ｅｌに示すように、酸化膜６３′。
４′ 、窒化膜７／ 、 ３／及び酸化膜２′をマス
クとして、半導体基板と同一導電型の不純物をイオン注
入し高濃度の不純物領域８′を形成する。
クとして、半導体基板と同一導電型の不純物をイオン注
入し高濃度の不純物領域８′を形成する。
更に、第２図（ｆｌに示すように、緩衝性弗化水素溶液
等を用いてＩＩＩ壁部の酸化膜Ｓ ａ ／及び酸化膜４
′を除去する。
等を用いてＩＩＩ壁部の酸化膜Ｓ ａ ／及び酸化膜４
′を除去する。
最後に、第２図吹）に示すように、窒化膜３′及び側壁
部の窒化膜７′をマスクとして酸化を行ない厚い酸化膜
９′を形成することによって素子分離領域を完成する。
部の窒化膜７′をマスクとして酸化を行ない厚い酸化膜
９′を形成することによって素子分離領域を完成する。
上述した従来の半導体装置の製造方法の素子間分離領域
形成法では、第２図（ｆ）に示すように、酸化膜Ｓ ａ
／及び４′を除去した後に薄い窒化膜７′が垂直方向
に突き出たように残シ、この部分が機械的に非常に弱く
、製造工程中に破損してこの破片がごみとなり半導体チ
ップの表面に付着したりあるいは傷付けたりする等好ま
しくない影響を及ぼすという欠点がある。
形成法では、第２図（ｆ）に示すように、酸化膜Ｓ ａ
／及び４′を除去した後に薄い窒化膜７′が垂直方向
に突き出たように残シ、この部分が機械的に非常に弱く
、製造工程中に破損してこの破片がごみとなり半導体チ
ップの表面に付着したりあるいは傷付けたりする等好ま
しくない影響を及ぼすという欠点がある。
本発明の目的は、素子分離領域形成用マスクの窒化膜の
一部が破損してこの破片がゴミとなり半導体チップの表
面に付着したりあるいは傷付けたシする等を防止する半
導体装置の製造方法を提供することにある。
一部が破損してこの破片がゴミとなり半導体チップの表
面に付着したりあるいは傷付けたシする等を防止する半
導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−導電型の半導体基
板上に第１及び第２の絶縁膜を順次形成する工程と、前
記第２及び第１の絶縁膜を順次除去して所定の位置に第
１の窓を開孔する工程と、前記第１の窓を覆うように第
３及び第４の絶縁膜を順次堆積する工程と、前記第１の
窓の側面に前記第３及び第４の絶縁膜が残るように異方
性エツチングによって前記第４及び第３の絶縁膜を除去
して前記第１の窓より狭い第２の窓を開孔する工程と、
前記第２の窓の前記半導体基板表面に一導電型の高濃度
不純物領域を形成する工程と、前記第１の窓の側面の前
記第４の絶縁膜を除去して前記第３の絶縁膜をマスクと
して前記半導体基板表面を選択的に酸化して素子分離領
域を形成する工程とを含んで構成される。
板上に第１及び第２の絶縁膜を順次形成する工程と、前
記第２及び第１の絶縁膜を順次除去して所定の位置に第
１の窓を開孔する工程と、前記第１の窓を覆うように第
３及び第４の絶縁膜を順次堆積する工程と、前記第１の
窓の側面に前記第３及び第４の絶縁膜が残るように異方
性エツチングによって前記第４及び第３の絶縁膜を除去
して前記第１の窓より狭い第２の窓を開孔する工程と、
前記第２の窓の前記半導体基板表面に一導電型の高濃度
不純物領域を形成する工程と、前記第１の窓の側面の前
記第４の絶縁膜を除去して前記第３の絶縁膜をマスクと
して前記半導体基板表面を選択的に酸化して素子分離領
域を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａｌ〜（ｇｌは本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
先ず、第１図（ａｌに示すように、−導電型の半導体基
板１を酸化して酸化膜２を５００人程変形成し、その上
に窒化膜３を気相成長法等によって３０００〜４０００
人程度堆積する。
板１を酸化して酸化膜２を５００人程変形成し、その上
に窒化膜３を気相成長法等によって３０００〜４０００
人程度堆積する。
膜２を除去して窓５を開孔する。
その後、第１図（ｃｌに示すように、再び気相成長法を
用いて窒化膜７を２００〜１０００人程度、酸化膜変形
２０００〜３０００人程度順次堆積す変形ツクを行ない
側壁部の酸化膜６ａと窒化膜７とを残して窓５ａを開孔
する。
用いて窒化膜７を２００〜１０００人程度、酸化膜変形
２０００〜３０００人程度順次堆積す変形ツクを行ない
側壁部の酸化膜６ａと窒化膜７とを残して窓５ａを開孔
する。
次に、第１図（ｅ）に示すように、酸化膜５ａ、窒化膜
７．３及び酸化膜２をマスクとして、半導体基板と同一
導電型の不純物のイオン注入を行ない高濃度の不純物領
域８を形成する。
７．３及び酸化膜２をマスクとして、半導体基板と同一
導電型の不純物のイオン注入を行ない高濃度の不純物領
域８を形成する。
更に第１図（ｆｌに示すように、緩衝性フッ化水素液等
を用いて側壁部の酸化膜６ａを除去する。
を用いて側壁部の酸化膜６ａを除去する。
最後に、第１図（ｇｌに示すように、窒化膜７及び３を
マスクとして酸化を行ない厚い酸化膜９を形成して素子
分離領域を完成する。
マスクとして酸化を行ない厚い酸化膜９を形成して素子
分離領域を完成する。
以上説明したように本発明は、窒化膜３を厚く堆積して
マスクの役割υを十分に果すので、従来例のようにその
上の酸化膜を付ける必要がなく、従って、側壁部の酸化
膜を除去するときに生じる薄い窒化膜の垂直に突出た部
分が残らず、その破片による半導体チップ表面のゴミや
傷等を防止する効果がある。
マスクの役割υを十分に果すので、従来例のようにその
上の酸化膜を付ける必要がなく、従って、側壁部の酸化
膜を除去するときに生じる薄い窒化膜の垂直に突出た部
分が残らず、その破片による半導体チップ表面のゴミや
傷等を防止する効果がある。
第１図（ａｔ〜（ｇｌは本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
ｌ〜（ｇ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １．１′・−・−・半導体基板、２．２’・・・−・・
酸化膜、３．３′・・・・・・窒化膜、４′・・・−・
・酸化膜、５．５’。 ５ａ、５ａ’・・・・・・窓、６．６’ 、６ａ 、６
ａ’−・・・・・酸化膜、７．７′・・・・・・窒化膜
、８．８’・・・・・・不純物領域、９．９’・・・・
・・酸化膜。 代理人 弁理士 内 原 晋 −・（ａ）
（ｅ）（〆） 峯 １ 故 （久λ
（ｅ〕（ｄ） 千 ２ 功
めの工程順に示した半導体チップの断面図、第２図（ａ
ｌ〜（ｇ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １．１′・−・−・半導体基板、２．２’・・・−・・
酸化膜、３．３′・・・・・・窒化膜、４′・・・−・
・酸化膜、５．５’。 ５ａ、５ａ’・・・・・・窓、６．６’ 、６ａ 、６
ａ’−・・・・・酸化膜、７．７′・・・・・・窒化膜
、８．８’・・・・・・不純物領域、９．９’・・・・
・・酸化膜。 代理人 弁理士 内 原 晋 −・（ａ）
（ｅ）（〆） 峯 １ 故 （久λ
（ｅ〕（ｄ） 千 ２ 功
Claims (1)
- 一導電型の半導体基板上に第１及び第２の絶縁膜を順次
形成する工程と、前記第２及び第１の絶縁膜を順次除去
して所定の位置に第１の窓を開孔する工程と、前記第１
の窓を覆うように第３及び第４の絶縁膜を順次堆積する
工程と、前記第１の窓の側面に前記第３及び第４の絶縁
膜が残るように異方性エッチングによって前記第４及び
第３の絶縁膜を除去して前記第１の窓より狭い第２の窓
を開孔する工程と、前記第２の窓の前記半導体基板表面
に一導電型の高濃度不純物領域を形成する工程と、前記
第１の窓の側面の前記第４の絶縁膜を除去して前記第３
の絶縁膜をマスクとして前記半導体基板表面を選択的に
酸化して素子分離領域を形成する工程とを含むことを特
徴とする半導体
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750686A JPS633431A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750686A JPS633431A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633431A true JPS633431A (ja) | 1988-01-08 |
Family
ID=15431904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14750686A Pending JPS633431A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633431A (ja) |
-
1986
- 1986-06-23 JP JP14750686A patent/JPS633431A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| KR100242396B1 (ko) | 반도체 장치 제조방법 | |
| JPS633431A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JPS61123152A (ja) | 半導体デバイスの分離方法 | |
| JPS6315439A (ja) | 選択酸化分離方法 | |
| JPH0336302B2 (ja) | ||
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH02110934A (ja) | コンタクト電極用窓の形成方法 | |
| JPH0445558A (ja) | 素子分離構造の形成方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR930005236B1 (ko) | 반도체소자 제조공정중의 새부리 형상 제거방법 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JPS6321847A (ja) | 半導体集積回路の素子分離領域形成方法 | |
| KR0167675B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2669160B2 (ja) | 半導体装置の製造方法 | |
| JPS6276654A (ja) | 半導体装置の製造方法 | |
| JP2000100970A (ja) | 半導体装置およびその製造方法 | |
| JPH01196821A (ja) | 半導体装置の製造方法 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 | |
| JPS63127555A (ja) | 半導体装置の製造方法 | |
| JPH0425129A (ja) | 半導体装置の製造方法 | |
| JPH03171726A (ja) | 半導体素子の製造方法 |