JPS6332271B2 - - Google Patents
Info
- Publication number
- JPS6332271B2 JPS6332271B2 JP58019697A JP1969783A JPS6332271B2 JP S6332271 B2 JPS6332271 B2 JP S6332271B2 JP 58019697 A JP58019697 A JP 58019697A JP 1969783 A JP1969783 A JP 1969783A JP S6332271 B2 JPS6332271 B2 JP S6332271B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- semiconductor memory
- memory device
- bit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体記憶装置に関し、特にビツト
線のピツチが微細化され得るパターン配置方法を
用いた半導体記憶装置に関する。
線のピツチが微細化され得るパターン配置方法を
用いた半導体記憶装置に関する。
技術の背景
一般に、半導体記憶装置においては、複数のワ
ード線および複数のビツト線が互いに直交して配
列され、各ワード線と各ビツト線の交叉する位置
にメモリセルがそれぞれ設けられている。各ワー
ド線はローデコーダ回路に接続されており、各ビ
ツト線はビツト線選択トランジスタを介してセン
スアンプ回路に接続される。各ビツト線選択トラ
ンジスタのゲートは、コラムデコーダ回路に接続
される。
ード線および複数のビツト線が互いに直交して配
列され、各ワード線と各ビツト線の交叉する位置
にメモリセルがそれぞれ設けられている。各ワー
ド線はローデコーダ回路に接続されており、各ビ
ツト線はビツト線選択トランジスタを介してセン
スアンプ回路に接続される。各ビツト線選択トラ
ンジスタのゲートは、コラムデコーダ回路に接続
される。
ところで、近年半導体記憶装置の集積度を増大
することが要求されるに従い、各ワード線および
各ビツト線の微細化が生じている。ビツト線パタ
ーンを微細化するためには、当然ビツト線選択ト
ランジスタの配列間隔を微細化することが要求さ
れる。
することが要求されるに従い、各ワード線および
各ビツト線の微細化が生じている。ビツト線パタ
ーンを微細化するためには、当然ビツト線選択ト
ランジスタの配列間隔を微細化することが要求さ
れる。
従来技術と問題点
従来形の半導体記憶装置におけるビツト線選択
トランジスタの配列方法が第１図に示される。第
１図において、BL１，BL２…BL８はビツト線
であり、Ｂ１，Ｂ２…Ｂ８はコラムデコーダ回路
からのデコード信号である。Ｆ１，Ｆ２，Ｆ３，
Ｆ４はビツト線選択トランジスタ形成フイールド
であり、斜線部で示されるPSLは第１層配線層
（例えばポリシリコン層）である。各フイールド
には、２個ずつのビツト線選択トランジスタが形
成される。ところで、第１図のパターンにおいて
は、ビツト線選択トランジスタはビツト線の走行
方向に対して垂直な方向に配列されており、従つ
てビツト線BLのピツチは各トランジスタの形成
される幅より小さくすることができないという問
題がある。
トランジスタの配列方法が第１図に示される。第
１図において、BL１，BL２…BL８はビツト線
であり、Ｂ１，Ｂ２…Ｂ８はコラムデコーダ回路
からのデコード信号である。Ｆ１，Ｆ２，Ｆ３，
Ｆ４はビツト線選択トランジスタ形成フイールド
であり、斜線部で示されるPSLは第１層配線層
（例えばポリシリコン層）である。各フイールド
には、２個ずつのビツト線選択トランジスタが形
成される。ところで、第１図のパターンにおいて
は、ビツト線選択トランジスタはビツト線の走行
方向に対して垂直な方向に配列されており、従つ
てビツト線BLのピツチは各トランジスタの形成
される幅より小さくすることができないという問
題がある。
発明の目的
本発明の目的は、前記の従来形の問題点にかん
がみ、半導体記憶装置においてビツト線選択トラ
ンジスタの配列方向を変えることによりビツト線
パターンを微細化することを可能ならしめること
にある。
がみ、半導体記憶装置においてビツト線選択トラ
ンジスタの配列方向を変えることによりビツト線
パターンを微細化することを可能ならしめること
にある。
発明の構成
上記の目的は、複数のビツト線から成るビツト
線群に対して、選択トランジスタをビツト線数に
対応する数だけ、該ビツト線の延在方向に配列し
たブロツクを複数設け、各ブロツクの選択トラン
ジスタのゲート電極をそれぞれ該ビツト線の延在
する方向と直交する方向に延在させて隣接するブ
ロツクの選択トランジスタのゲート電極と共通接
続したことを特徴とする半導体記憶装置によつて
達成される。
線群に対して、選択トランジスタをビツト線数に
対応する数だけ、該ビツト線の延在方向に配列し
たブロツクを複数設け、各ブロツクの選択トラン
ジスタのゲート電極をそれぞれ該ビツト線の延在
する方向と直交する方向に延在させて隣接するブ
ロツクの選択トランジスタのゲート電極と共通接
続したことを特徴とする半導体記憶装置によつて
達成される。
発明の実施例
本発明の一実施例としての半導体記憶装置が図
面を参照して以下に説明される。
面を参照して以下に説明される。
本発明による半導体記憶装置の概略的な回路構
成が第２図に示される。第２図の半導体記憶装置
におけるビツト線選択トランジスタの基板上での
配列パターンが第３図に示される。
成が第２図に示される。第２図の半導体記憶装置
におけるビツト線選択トランジスタの基板上での
配列パターンが第３図に示される。
第２図の半導体記憶装置においては、メモリセ
ル領域１において複数のワード線WLと複数のビ
ツト線BLは互いに直交して配列されており、各
ワード線WLと各ビツト線BLの交叉する位置に
メモリセルMCが個別に設けられている。各ワー
ド線WLはローデコーダ回路２に接続されてい
る。各ビツト線BLは、ビツト線選択トランジス
タQBに接続される。ビツト線BLは４つのビツト
線群に分けられる。ビツト線選択トランジスタ
QBは各ビツト線群に対応する４つのブロツク３
１，３２，３３，３４に分けられており、各ブロ
ツクに属するビツト線選択トランジスタQBのゲ
ートには第１のコラムデコーダ回路４からのコラ
ム選択信号Ｂ１，Ｂ２，…，Ｂ８がそれぞれ印加
されている。第１のコラムデコーダ回路４は下位
のアドレス信号a0，a1，a2をデコードし、アドレ
ス信号a0，a1，a2のパターンに応じて８本のコラ
ム選択信号Ｂ１，Ｂ２，…，Ｂ８の１本のみを選
択して“Ｈ”にする。各ブロツクに属するビツト
線トランジスタQBからのビツト線BLは、ブロツ
ク毎に共通接続され、それぞれブロツク選択トラ
ンジスタQAを介してセンスアンプ回路SAに接
続される。各ブロツク選択トランジスタQAのゲ
ートには第２のコラムデコーダ回路５からのブロ
ツク選択信号Ａ１，Ａ２，Ａ３，Ａ４が印加され
る。第２のコラムデコーダ回路５は上位のアドレ
ス信号a3，a4をデコードして、アドレス信号a3，
a4のパターンに応じてブロツク選択信号Ａ１，Ａ
２，Ａ３，Ａ４の１つを選択して“Ｈ”にする。
ル領域１において複数のワード線WLと複数のビ
ツト線BLは互いに直交して配列されており、各
ワード線WLと各ビツト線BLの交叉する位置に
メモリセルMCが個別に設けられている。各ワー
ド線WLはローデコーダ回路２に接続されてい
る。各ビツト線BLは、ビツト線選択トランジス
タQBに接続される。ビツト線BLは４つのビツト
線群に分けられる。ビツト線選択トランジスタ
QBは各ビツト線群に対応する４つのブロツク３
１，３２，３３，３４に分けられており、各ブロ
ツクに属するビツト線選択トランジスタQBのゲ
ートには第１のコラムデコーダ回路４からのコラ
ム選択信号Ｂ１，Ｂ２，…，Ｂ８がそれぞれ印加
されている。第１のコラムデコーダ回路４は下位
のアドレス信号a0，a1，a2をデコードし、アドレ
ス信号a0，a1，a2のパターンに応じて８本のコラ
ム選択信号Ｂ１，Ｂ２，…，Ｂ８の１本のみを選
択して“Ｈ”にする。各ブロツクに属するビツト
線トランジスタQBからのビツト線BLは、ブロツ
ク毎に共通接続され、それぞれブロツク選択トラ
ンジスタQAを介してセンスアンプ回路SAに接
続される。各ブロツク選択トランジスタQAのゲ
ートには第２のコラムデコーダ回路５からのブロ
ツク選択信号Ａ１，Ａ２，Ａ３，Ａ４が印加され
る。第２のコラムデコーダ回路５は上位のアドレ
ス信号a3，a4をデコードして、アドレス信号a3，
a4のパターンに応じてブロツク選択信号Ａ１，Ａ
２，Ａ３，Ａ４の１つを選択して“Ｈ”にする。
第２図の半導体記憶装置のビツト線選択トラン
ジスタQBが形成される部分の平面パターンが第
３図に示される。第３図において、１はメモリセ
ル形成領域であり、２はローデコーダ回路形成領
域であり、４，５は第１および第２コラムデコー
ダ回路形成領域である。ビツト線選択トランジス
タQBは、矩形フイールドFL内に２個ずつ形成さ
れる。メモリセル形成領域１からのビツト線BL
はAl配線パターンで各ビツト選択トランジスタ
QBに接続される。第１コラムデコーダ回路４か
らのデコード信号Ｂ１，Ｂ２，…，Ｂ８は、ビツ
ト線BLに対し直交して配列されるポリシリコン
層により各ビツト線選択トランジスタQBに接続
される。斜線により示されるポリシリコン層は各
ビツト線選択トランジスタQBのゲートを構成し
ている。ブロツク３１に属する８個のトランジス
タQBは、第３図に示されるようにビツト線BLの
走行方向に沿つて配列される。他のブロツク３
２，３３，３４についても同様である。相異なる
ブロツクに属するトランジスタQBであつて、対
応する位置に配置されている４個は、そのゲート
電極が隣接するものの間で接続される。矩形フイ
ールドFL′は、ブロツク選択トランジスタQAを
形成するためのフイールドであり、それぞれ２個
のトランジスタQAが形成されている。第３図の
パターンにおいては、各ブロツクに属するビツト
線選択トランジスタQBがビツト線BLの走行方向
に沿つて配列されているためにビツト線のパター
ンをトランジスタQBの形成される領域の幅より
も微細化されている。
ジスタQBが形成される部分の平面パターンが第
３図に示される。第３図において、１はメモリセ
ル形成領域であり、２はローデコーダ回路形成領
域であり、４，５は第１および第２コラムデコー
ダ回路形成領域である。ビツト線選択トランジス
タQBは、矩形フイールドFL内に２個ずつ形成さ
れる。メモリセル形成領域１からのビツト線BL
はAl配線パターンで各ビツト選択トランジスタ
QBに接続される。第１コラムデコーダ回路４か
らのデコード信号Ｂ１，Ｂ２，…，Ｂ８は、ビツ
ト線BLに対し直交して配列されるポリシリコン
層により各ビツト線選択トランジスタQBに接続
される。斜線により示されるポリシリコン層は各
ビツト線選択トランジスタQBのゲートを構成し
ている。ブロツク３１に属する８個のトランジス
タQBは、第３図に示されるようにビツト線BLの
走行方向に沿つて配列される。他のブロツク３
２，３３，３４についても同様である。相異なる
ブロツクに属するトランジスタQBであつて、対
応する位置に配置されている４個は、そのゲート
電極が隣接するものの間で接続される。矩形フイ
ールドFL′は、ブロツク選択トランジスタQAを
形成するためのフイールドであり、それぞれ２個
のトランジスタQAが形成されている。第３図の
パターンにおいては、各ブロツクに属するビツト
線選択トランジスタQBがビツト線BLの走行方向
に沿つて配列されているためにビツト線のパター
ンをトランジスタQBの形成される領域の幅より
も微細化されている。
第４図は、本発明による半導体記憶装置におけ
るビツト線選択トランジスタの配列方法をより簡
単化して説明する図である。
るビツト線選択トランジスタの配列方法をより簡
単化して説明する図である。
発明の効果
本発明によれば、半導体記憶装置において、ビ
ツト線のパターンを微細化することができ、それ
により半導体記憶装置の集積度を向上させること
ができる。
ツト線のパターンを微細化することができ、それ
により半導体記憶装置の集積度を向上させること
ができる。
第１図は、従来形の半導体記憶装置におけるビ
ツト線選択トランジスタの配列パターンを示す
図、第２図は、本発明による半導体記憶装置の概
略的回路構成を示す図、第３図は、第２図の半導
体記憶装置におけるビツト線選択トランジスタの
配列パターンを示す図、第４図は、本発明による
半導体記憶装置におけるビツト線選択トランジス
タの配列方法を簡単化して示す図である。 （符号の説明）、１……メモリセル領域、２…
…ローデコーダ回路、３１，３２，３３，３４…
…ビツト線選択トランジスタのブロツク、４……
第１コラムデコーダ回路、５……第２コラムデコ
ーダ回路、WL……ワード線、BL……ビツト線、
MC……メモリセル、QB……ビツト線選択トラ
ンジスタ、QA……ブロツク選択トランジスタ。
ツト線選択トランジスタの配列パターンを示す
図、第２図は、本発明による半導体記憶装置の概
略的回路構成を示す図、第３図は、第２図の半導
体記憶装置におけるビツト線選択トランジスタの
配列パターンを示す図、第４図は、本発明による
半導体記憶装置におけるビツト線選択トランジス
タの配列方法を簡単化して示す図である。 （符号の説明）、１……メモリセル領域、２…
…ローデコーダ回路、３１，３２，３３，３４…
…ビツト線選択トランジスタのブロツク、４……
第１コラムデコーダ回路、５……第２コラムデコ
ーダ回路、WL……ワード線、BL……ビツト線、
MC……メモリセル、QB……ビツト線選択トラ
ンジスタ、QA……ブロツク選択トランジスタ。
Claims (1)
- １ 複数のビツト線から成るビツト線群に対し
て、選択トランジスタをビツト線数に対応する数
だけ、該ビツト線の延在方向に配列したブロツク
を複数設け、各ブロツクの選択トランジスタのゲ
ート電極をそれぞれ該ビツト線の延在する方向と
直交する方向に延在させて隣接するブロツクの選
択トランジスタのゲート電極と共通接続したこと
を特徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019697A JPS59161061A (ja) | 1983-02-10 | 1983-02-10 | 半導体記憶装置 |
| US06/577,998 US4615021A (en) | 1983-02-10 | 1984-02-08 | Semiconductor memory device |
| EP84300789A EP0119002B1 (en) | 1983-02-10 | 1984-02-08 | Semiconductor memory device |
| DE8484300789T DE3484519D1 (de) | 1983-02-10 | 1984-02-08 | Halbleiterspeicheranordnung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019697A JPS59161061A (ja) | 1983-02-10 | 1983-02-10 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161061A JPS59161061A (ja) | 1984-09-11 |
| JPS6332271B2 true JPS6332271B2 (ja) | 1988-06-29 |
Family
ID=12006450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019697A Granted JPS59161061A (ja) | 1983-02-10 | 1983-02-10 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4615021A (ja) |
| EP (1) | EP0119002B1 (ja) |
| JP (1) | JPS59161061A (ja) |
| DE (1) | DE3484519D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110459A (ja) * | 1984-11-02 | 1986-05-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリ |
| US4695978A (en) * | 1984-11-15 | 1987-09-22 | Fujitsu Limited | Semiconductor memory device |
| KR950008676B1 (ko) * | 1986-04-23 | 1995-08-04 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 메모리 장치 및 그의 결함 구제 방법 |
| US4797858A (en) * | 1987-03-30 | 1989-01-10 | Motorola, Inc. | Semiconductor memory with divided word lines and shared sense amplifiers |
| JPH0391193A (ja) * | 1989-08-31 | 1991-04-16 | Fujitsu Ltd | 半導体記憶装置 |
| JPH06187793A (ja) * | 1992-12-18 | 1994-07-08 | Kawasaki Steel Corp | 半導体メモリ |
| JP3129880B2 (ja) * | 1993-06-18 | 2001-01-31 | 株式会社東芝 | 半導体記憶装置 |
| US5636158A (en) * | 1995-03-13 | 1997-06-03 | Kabushiki Kaisha Toshiba | Irregular pitch layout for a semiconductor memory device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387286A (en) * | 1967-07-14 | 1968-06-04 | Ibm | Field-effect transistor memory |
| US3702466A (en) * | 1969-11-05 | 1972-11-07 | Nippon Electric Co | Semiconductor integrated circuit memory device utilizing insulated gate type semiconductor elements |
| IT1135038B (it) * | 1980-01-28 | 1986-08-20 | Rca Corp | Apparato per unire elettricamente le estremita' di linee di materiale semiconduttore,sostanzialmente parallele |
| JPS6027119B2 (ja) * | 1980-04-22 | 1985-06-27 | 株式会社東芝 | 半導体メモリ |
| JPS6059677B2 (ja) * | 1981-08-19 | 1985-12-26 | 富士通株式会社 | 半導体記憶装置 |
-
1983
- 1983-02-10 JP JP58019697A patent/JPS59161061A/ja active Granted
-
1984
- 1984-02-08 US US06/577,998 patent/US4615021A/en not_active Expired - Lifetime
- 1984-02-08 EP EP84300789A patent/EP0119002B1/en not_active Expired
- 1984-02-08 DE DE8484300789T patent/DE3484519D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4615021A (en) | 1986-09-30 |
| EP0119002B1 (en) | 1991-05-02 |
| DE3484519D1 (de) | 1991-06-06 |
| EP0119002A2 (en) | 1984-09-19 |
| JPS59161061A (ja) | 1984-09-11 |
| EP0119002A3 (en) | 1988-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100186300B1 (ko) | 계층적 워드라인 구조를 갖는 반도체 메모리 소자 | |
| EP0169332B1 (en) | High density one device memory | |
| US5590068A (en) | Ultra-high density alternate metal virtual ground ROM | |
| JPH04257260A (ja) | リードオンリメモリ集積回路 | |
| JPH05167042A (ja) | 読出専用メモリ | |
| US5903022A (en) | Semiconductor memory device having improved word line arrangement in a memory cell array | |
| JPS636870A (ja) | 半導体装置 | |
| JPS6332271B2 (ja) | ||
| US5325327A (en) | Non-volatile memory, semiconductor memory device having the non-volatile memory | |
| JP2751892B2 (ja) | 半導体記憶装置 | |
| JP3068944B2 (ja) | マスクｒｏｍ | |
| EP0817269B1 (en) | Wordline layout for semiconductor memory device | |
| JPS61227289A (ja) | 半導体記憶装置 | |
| JPH04279055A (ja) | 半導体メモリ | |
| JPH0212869A (ja) | スタッガー配列のｅｐｒｏｍセルを備えたテーブルクロス形メモリマトリックス | |
| JPH02263387A (ja) | ダイナミック型半導体記憶装置 | |
| US6870752B2 (en) | High density mask ROM having flat-type bank select | |
| US5644527A (en) | Semiconductor memory device | |
| EP0487468A2 (en) | Flash-EPROM memory with single metal level, erasable per blocks of cells | |
| JPH07120755B2 (ja) | 半導体記憶装置 | |
| JP2845526B2 (ja) | ダイナミック型半導体記憶装置 | |
| US6798681B2 (en) | Dram | |
| JP4018275B2 (ja) | 半導体メモリ装置のレイアウト構造 | |
| JPH11145426A (ja) | Ｄｒａｍ及びそのメモリセルアレイ | |
| KR960005567B1 (ko) | 디램셀 배열방법 및 디램셀 어레이 |