JPS6331172A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6331172A JPS6331172A JP17500786A JP17500786A JPS6331172A JP S6331172 A JPS6331172 A JP S6331172A JP 17500786 A JP17500786 A JP 17500786A JP 17500786 A JP17500786 A JP 17500786A JP S6331172 A JPS6331172 A JP S6331172A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- insulating film
- active region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果型半導体装置の製造方法に関するもの
である。
である。
従来、ｎ型半導体からなる能動層の他に、電子濃度の高
いｎ型半導体からなるコンタクト領域を伴なった電界効
果型半導体装置の製造方法のうち、第２図（ａ）〜ｆｄ
）に示すような方法が、ゲート電極とコンタクト領域を
形成する方法として用いられている。まず、第２図（ａ
）のように、半絶縁性半導体基板７の上にｎ型半導体か
ら成る能動層８と、能動層８よシキャリア電子濃度の高
いコンタクト層９を１例えば気相成長法によシ成長させ
る。さらに、コンタクト層９の上にフォトレジストを被
着させてパターニングする。つぎに、第２図（ｂｌのよ
うに、ウェットエツチングによシコンタクト層９を部分
的に除去して能動領域を形成する。そして、フォトレジ
スト１１を被着させて、ゲート電極の形状にパターニン
グした後に、第２図（Ｃ）のように、蒸着法でゲート金
属層１２を形成する。フォトレジスト１１をリフトオン
すると、第２図＋ｄ＋のように能動領域にゲート電極１
２ａを形成することができる。
いｎ型半導体からなるコンタクト領域を伴なった電界効
果型半導体装置の製造方法のうち、第２図（ａ）〜ｆｄ
）に示すような方法が、ゲート電極とコンタクト領域を
形成する方法として用いられている。まず、第２図（ａ
）のように、半絶縁性半導体基板７の上にｎ型半導体か
ら成る能動層８と、能動層８よシキャリア電子濃度の高
いコンタクト層９を１例えば気相成長法によシ成長させ
る。さらに、コンタクト層９の上にフォトレジストを被
着させてパターニングする。つぎに、第２図（ｂｌのよ
うに、ウェットエツチングによシコンタクト層９を部分
的に除去して能動領域を形成する。そして、フォトレジ
スト１１を被着させて、ゲート電極の形状にパターニン
グした後に、第２図（Ｃ）のように、蒸着法でゲート金
属層１２を形成する。フォトレジスト１１をリフトオン
すると、第２図＋ｄ＋のように能動領域にゲート電極１
２ａを形成することができる。
上記従来の製造方法においては、デバイス特性向上のた
めにゲート電極を間にはさむコンタクト層の間隔を小さ
くすると、ゲート電極の形成が困難になシ、更に同様の
目的のためにゲート電極を能動領域の中心よシンース側
のコンタクト層に寄せて形成するいわゆるオフセット構
造を再現性よく製造することが困難であった。
めにゲート電極を間にはさむコンタクト層の間隔を小さ
くすると、ゲート電極の形成が困難になシ、更に同様の
目的のためにゲート電極を能動領域の中心よシンース側
のコンタクト層に寄せて形成するいわゆるオフセット構
造を再現性よく製造することが困難であった。
本発明の半導体装置の製造方法では、半絶縁性半導体基
板上に第１の能動層及び第２のコンタクト層を形成した
上に、第３の絶縁膜層を形成し。
板上に第１の能動層及び第２のコンタクト層を形成した
上に、第３の絶縁膜層を形成し。
前記第３の絶縁膜層の一部に異方性ドライエ、チングを
施して、ゲート電極形状に斜め方向に開口し、第３の絶
縁膜層をマスクにしてウェットエツチングにより第２の
コンタクト層及び第１の能動層の一部を除去して能動領
域を形成して、その後にゲート金属を蒸着してゲート電
極を自己整合的に能動領域上に、ソース側のコンタクト
層に寄せて形成する。
施して、ゲート電極形状に斜め方向に開口し、第３の絶
縁膜層をマスクにしてウェットエツチングにより第２の
コンタクト層及び第１の能動層の一部を除去して能動領
域を形成して、その後にゲート金属を蒸着してゲート電
極を自己整合的に能動領域上に、ソース側のコンタクト
層に寄せて形成する。
つぎに本発明を実施例によシ説明する。
第１図（ａｌ〜げ）ｒｔ本発明の一実施例を工程順に説
明するための断面図である。まず、第１図（ａｌのよう
に、半絶縁性ＧａＡｓ基板１に、ｎ型Ｇ ａ Ａ ｓ（
電子濃度：３Ｘ１０”ｈ−１，厚さ： ０．３ Ａ ｍ
％＞らなる能動層２と、能動層２よシミ子濃度が高い
ｎ型ＧａＡｓ（電子濃度：２Ｘ１０１畠α−３，厚さ二
０．３μｍ）からなるコンタクト層３を気相成長法によ
シ成長させる。つぎに、コンタクト層３の上にプラズマ
ＣＶＤによ、り、０．６μｍ厚さの窒化ケイ素膜層４を
形成する。
明するための断面図である。まず、第１図（ａｌのよう
に、半絶縁性ＧａＡｓ基板１に、ｎ型Ｇ ａ Ａ ｓ（
電子濃度：３Ｘ１０”ｈ−１，厚さ： ０．３ Ａ ｍ
％＞らなる能動層２と、能動層２よシミ子濃度が高い
ｎ型ＧａＡｓ（電子濃度：２Ｘ１０１畠α−３，厚さ二
０．３μｍ）からなるコンタクト層３を気相成長法によ
シ成長させる。つぎに、コンタクト層３の上にプラズマ
ＣＶＤによ、り、０．６μｍ厚さの窒化ケイ素膜層４を
形成する。
さらに、第１図［ｂｌのように、窒化ケイ素膜層４の上
に７オトレジストを被着させて、ゲート形状（能動領域
上ｒｉ１．２μｍ幅）にパターニングする。
に７オトレジストを被着させて、ゲート形状（能動領域
上ｒｉ１．２μｍ幅）にパターニングする。
窒化ケイ素膜４に、ＣＦ４ガスを用いた並行平板型ドラ
イエツチング装置によシ異方性エツチングを、基板の法
線とゲートパターンのなす面との角度が、４５’である
ように施こすと、第１図（Ｃ）のように窒素ケイ素膜４
の一部が、４５°の角度をもって除去される。さらに、
リン酸系のエツチング液を用いて、絶縁膜４をマスクに
して、コンタクト層３と能動層２の一部にウェットエツ
チングを施すと、第１図（ｄｌのように能動領域が形成
される。ここで、アンダカヴトは窒化ケイ素膜４ａの開
口の下端から進行するので、能動領域の中心はフォトレ
ジスト５のパターンの中心よ〕０．６μｍずれる。
イエツチング装置によシ異方性エツチングを、基板の法
線とゲートパターンのなす面との角度が、４５’である
ように施こすと、第１図（Ｃ）のように窒素ケイ素膜４
の一部が、４５°の角度をもって除去される。さらに、
リン酸系のエツチング液を用いて、絶縁膜４をマスクに
して、コンタクト層３と能動層２の一部にウェットエツ
チングを施すと、第１図（ｄｌのように能動領域が形成
される。ここで、アンダカヴトは窒化ケイ素膜４ａの開
口の下端から進行するので、能動領域の中心はフォトレ
ジスト５のパターンの中心よ〕０．６μｍずれる。
次に、ゲート金属としてＡｔを厚さ０．３μｍに蒸着す
ると、第１図（ｅ）のように窒化ケイ素膜４ａの開口部
の上端及び下端で決まる幅（０，６μｍ）のゲート電極
６ａが能動領域上に形成される。このとき、ゲート電極
６ａの中心はフォトレジスト４ａのパターンの中心と０
．３μｍずれるので、ゲート・電極６ａの中心と能動領
域の中心は０．３μｍ７ずれる。さらに、フォトレジス
トを被着し、パターニングした後に、ウェットエツチン
グによシ、窒化ケイ素膜４ａ上のアルミニウム膜６ｂと
窒化ケイ素＠４ａを除去すると第１図ｆｆ）のような断
面のゲート構造を得ることができる。その後の工程、例
えばオーミック電極の形成工程などは通常のプロレスに
従って行なうことができる。
ると、第１図（ｅ）のように窒化ケイ素膜４ａの開口部
の上端及び下端で決まる幅（０，６μｍ）のゲート電極
６ａが能動領域上に形成される。このとき、ゲート電極
６ａの中心はフォトレジスト４ａのパターンの中心と０
．３μｍずれるので、ゲート・電極６ａの中心と能動領
域の中心は０．３μｍ７ずれる。さらに、フォトレジス
トを被着し、パターニングした後に、ウェットエツチン
グによシ、窒化ケイ素膜４ａ上のアルミニウム膜６ｂと
窒化ケイ素＠４ａを除去すると第１図ｆｆ）のような断
面のゲート構造を得ることができる。その後の工程、例
えばオーミック電極の形成工程などは通常のプロレスに
従って行なうことができる。
本実施例では、ゲート電極の中心と能動領域の中心との
ずれ（オフセラ））１−１．０．３μｍであるが、窒化
ケイ素膜４の厚さと、ドライエツチングの角度を変える
ことによシ町変である。
ずれ（オフセラ））１−１．０．３μｍであるが、窒化
ケイ素膜４の厚さと、ドライエツチングの角度を変える
ことによシ町変である。
本発明によれば、ゲート電極を電子濃度の高いコンタク
ト層に囲まれた能動領域上に、自己整合的に、オフセッ
トさせて形成するため、ゲート耐圧が良好な電界効果型
の半導体装置を製造することができる。また、オフセッ
ト量を調節することにより１周波数特性を改善すること
ができる。
ト層に囲まれた能動領域上に、自己整合的に、オフセッ
トさせて形成するため、ゲート耐圧が良好な電界効果型
の半導体装置を製造することができる。また、オフセッ
ト量を調節することにより１周波数特性を改善すること
ができる。
第１図（ａｌ〜（ｆｌは本発明の一実施例の製造工程を
説明するための基板断面図、第２図（ａ）〜（ｄ）ｒｉ
従来の半導体装置の製造方法の製造工程を説明するため
の基板断面図である。 １．７−ＧａＡｓ半絶縁性基板、２，２ａ、８・・・・
・・能動層、３，３ａ、９・・・・・・コンタクト層、
４゜４ａ・・・・・・窒化ケイ素膜、５，１０．１１・
・・・・・フォトレジスト、５ａ、１２ａ・・−・・・
ゲート電極、６ｂ。 １２・・・・・・Ａｔ膜。 刀１図 第１図 第２図
説明するための基板断面図、第２図（ａ）〜（ｄ）ｒｉ
従来の半導体装置の製造方法の製造工程を説明するため
の基板断面図である。 １．７−ＧａＡｓ半絶縁性基板、２，２ａ、８・・・・
・・能動層、３，３ａ、９・・・・・・コンタクト層、
４゜４ａ・・・・・・窒化ケイ素膜、５，１０．１１・
・・・・・フォトレジスト、５ａ、１２ａ・・−・・・
ゲート電極、６ｂ。 １２・・・・・・Ａｔ膜。 刀１図 第１図 第２図
Claims (1)
- 半絶縁性半導体基板上に、能動層およびこの能動層よ
りキャリア電子濃度の高いコンタクト層を形成し、さら
に絶縁膜層を形成する工程と、基板の法線方向と０゜で
ない角度で異方性ドライエッチングを施して前記絶縁膜
層の一部を斜めに除去する工程と、残った絶縁膜層をマ
スクに前記コンタクト層および前記能動層の一部を除去
して能動領域と形成する工程と、ゲート電極を前記能動
領域の中心から離れた位置に形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17500786A JPS6331172A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17500786A JPS6331172A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6331172A true JPS6331172A (ja) | 1988-02-09 |
Family
ID=15988583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17500786A Pending JPS6331172A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6331172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838336A2 (en) * | 1996-10-24 | 1998-04-29 | Seiko Epson Corporation | Ink jet head and a method of manufacturing the same |
-
1986
- 1986-07-24 JP JP17500786A patent/JPS6331172A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838336A2 (en) * | 1996-10-24 | 1998-04-29 | Seiko Epson Corporation | Ink jet head and a method of manufacturing the same |
| EP0838336A3 (en) * | 1996-10-24 | 1999-04-21 | Seiko Epson Corporation | Ink jet head and a method of manufacturing the same |
| US6260960B1 (en) | 1996-10-24 | 2001-07-17 | Seiko Epson Corporation | Ink jet print head formed through anisotropic wet and dry etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661266A (ja) | 半導体装置とその製造方法 | |
| JPS6331172A (ja) | 半導体装置の製造方法 | |
| JPH0472381B2 (ja) | ||
| JP2606592B2 (ja) | 電界効果型トランジスタのゲート電極及びその製造方法 | |
| JP2002076021A (ja) | ゲート電極の製造方法及びゲート電極構造 | |
| JP2661235B2 (ja) | 半導体装置の製造方法 | |
| JPS625667A (ja) | 半導体装置の製造方法 | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPS6281769A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07183312A (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| JPH11233527A (ja) | 半導体装置及びその製造方法 | |
| JPH0571135B2 (ja) | ||
| JPS6161550B2 (ja) | ||
| JPH04137737A (ja) | 半導体装置の製造方法 | |
| JPH065629A (ja) | 半導体装置の製造方法 | |
| JPS60134482A (ja) | 半導体装置の製造方法 | |
| JPH03203246A (ja) | 半導体装置の製造方法 |