JPS6331114A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS6331114A
JPS6331114A JP17363986A JP17363986A JPS6331114A JP S6331114 A JPS6331114 A JP S6331114A JP 17363986 A JP17363986 A JP 17363986A JP 17363986 A JP17363986 A JP 17363986A JP S6331114 A JPS6331114 A JP S6331114A
Authority
JP
Japan
Prior art keywords
target
compound semiconductor
gate electrode
deposited
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17363986A
Other languages
English (en)
Inventor
Shinichiro Takatani
信一郎 高谷
Masayoshi Kobayashi
正義 小林
Junji Shigeta
淳二 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17363986A priority Critical patent/JPS6331114A/ja
Publication of JPS6331114A publication Critical patent/JPS6331114A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、化合物半導体上に高融点金属シリサイドより
成るショットキー電極を有することを特徴とする化合物
半導体装置の製造方法に関する。
〔発明の背景〕
従来GaAs基板上への高融点金属シリサイド膜の形成
にはスパッタ法が広く用いられている(特開昭57−1
13289) 、この場合、シリサイドをターゲットと
して使用するほか、シリコン(Si)と高融点金属の単
体ターゲットを使用し、同時或いは交互スパッタ堆積す
る方法が考えられ、後者によれば、より純度の高いシリ
サイド膜を形成することができる。ところで近年DCマ
グネトロンスパッタ法による堆積時の基板の損傷の少な
い堆積法が主流となりつつあるが、前記高融点金属シリ
サイドの形成において高純度シリコンターゲットを使用
する場合、該シリコンターゲットの電気伝導度が低いた
め、該DCマグネトロンスパッタ法が使用できなかった
〔発明の目的〕
本発明は、前記従来の問題点を克服する、化合物半導体
基板上への高融点金属シリサイド膜の形成方法を提供す
ることにある。
〔発明の概要〕
以下に化合物半導体基板としてG a A sを使用し
た場合について説明する9この場合、ガリウム(Ga)
、ヒ素(As、)の一方或いは両方がドープされたp塑
成いはn型のSiターゲット、及び高融点金属ターゲッ
トを使用することにより、両ターゲットについてDCマ
グネトロンスパッタが可能となり、堆積時の基板への影
響が少なくかつ膜中のGa、As以外の不純物濃度の小
さいシリサイド膜を形成することができる。この方法に
よると、膜中の主な不純物はGa、Asとなる。しかし
膜中のGaやAsは、ゲート電極材料の堆積後の熱処理
の際のG’aやAsの該ゲート電極材料中への拡散を抑
制し、ゲート電極下の導電層、いわゆる能動層への影響
を低減する。
化合物半導体基板としてInPを使用した場合は、In
、Pの一方或いは両方の添加されたSiターゲットを使
用すればよい。
〔発明の実施例〕
第1図をもとに本発明の実施例を示す。半絶縁性G a
 A s基板1に膜厚5oμmのSiO2膜を堆積し、
しかる後に加速電圧75KVでSiイオンを5X101
2■−2の濃度で注入することにより。
第1図(a)に示すように能動層2を形成する。
次いで該S i Ox膜を除去した後に第1図(b)に
示すようにゲート電極材料を堆積する。ここではGa、
Asの添加されたSiターゲット、及びタングステン(
W)ターゲットを使用し、タングステンシリサイドをス
パッタ堆積する。Siターゲット中のOa、Asの濃度
は、数百から数百ppmとする。次いで該ゲート電極材
料を所定のパターンに加工し、該ゲート電極をマスクに
してSiイオンを打込み、第1図(c)に示すようにオ
ーミック電極用低抵抗層4を形成する。次いで第1図(
d)のようにアニール用キャップ膜として膜厚約200
nmのSi○2膜5を被着し、800℃、20分のアニ
ールによって打込まれたSiの活性化を行なった後、第
1図(e)のようにオーミック電極6を形成することに
よりGaAs MESFETが完成する。
Ga、Asをドープしない高純度のSiターゲットを用
い、従来のRFスパッタ法によりタングステンシリサイ
ド膜を堆積した場合、また、タングステンシリサイドの
合金ターゲットを使用した場合、FE、Tのに値(ゲー
ト長1.5 μmに対して)はそれぞれ0.7,0.8
にとどまったのに対し、本実施例では1に向上したに こではゲート電極材料としてタングステンシリサイドを
使用した場合について説明したが、その他の高融点金属
シリサイドを使用した場合も同様な効果が得られる。さ
らに、基板として1. n Pを使用した場合は、In
、Pの一方或いは両方の添加されたSiターゲットを使
用することにより同様の効果が得られる。
〔発明の効果〕
本発明によれば、化合物半導体上に高融点金属シリサイ
ドショットキー電極を有することを特徴とする化合物半
導体装置において、製造工程で受ける装置の特性の劣化
の少ない装置を、再現性良く、かつ効率良く製造するこ
とができる。
【図面の簡単な説明】
第1図はG a A s MESFETの製造工程を示
す素子断面図である。 1・・・半絶縁性G a A s基板、2・・・能動層
、3・・・高融点金属シリサイド層、4・・・オーミッ
ク電極用低抵抗層、5・・・アニール用キャップ膜、6
・・・オーミック電極。 ・、−・了)

Claims (1)

  1. 【特許請求の範囲】 1、III−V族化合物半導体基板上に、シリコン(Si
    )ターゲット及び高融点金属ターゲットを使用し、同時
    或いは交互スパッタ堆積する工程において、該化合物半
    導体の主要構成元素であるIII族、V族元素の一方また
    は両方が添加されたSiターゲットを使用することを特
    徴とする化合物半導体装置の製造方法。 2、特許請求の範囲第1項に記載の化合物半導体装置の
    製造方法において、III−V族化合物半導体としてヒ化
    ガリウム(GaAs)を使用することを特徴とする化合
    物半導体装置の製造方法。
JP17363986A 1986-07-25 1986-07-25 化合物半導体装置の製造方法 Pending JPS6331114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17363986A JPS6331114A (ja) 1986-07-25 1986-07-25 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17363986A JPS6331114A (ja) 1986-07-25 1986-07-25 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6331114A true JPS6331114A (ja) 1988-02-09

Family

ID=15964336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17363986A Pending JPS6331114A (ja) 1986-07-25 1986-07-25 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6331114A (ja)

Similar Documents

Publication Publication Date Title
JPH048943B2 (ja)
JPS59119867A (ja) 半導体装置
JPS5999776A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
JPH0361346B2 (ja)
JPS6331114A (ja) 化合物半導体装置の製造方法
JPS6160591B2 (ja)
JPH0235463B2 (ja)
JPS61183961A (ja) 電極の製造方法
JPH08222526A (ja) P・n型同一オーミック材料及びその製造方法
JP2667840B2 (ja) 化合物半導体装置の製造方法
JPH0544184B2 (ja)
JPS61116877A (ja) 電界効果トランジスタの製造方法
JPH0226790B2 (ja)
JPS60245220A (ja) 砒化ガリウムへのオ−ム性電極の形成方法
JPS6077467A (ja) 電界効果トランジスタの製造方法
JPH04107918A (ja) 半導体装置の製造方法
JPS6354774A (ja) 化合物半導体装置の製造方法
JPS61283118A (ja) 化合物半導体装置の製造方法
JPH03171737A (ja) 化合物半導体装置の製造方法
JPS6190470A (ja) 化合物半導体装置の製造方法
JP2000174259A (ja) 半導体素子の製造方法
JPH0581068B2 (ja)
JPS61170026A (ja) 3−v族半導体装置の製造方法
JPH07183314A (ja) 半導体装置およびその製造方法
JPH03273648A (ja) 電界効果型半導体装置の製造方法