JPS63307750A - キャリアテ−プの製造方法 - Google Patents

キャリアテ−プの製造方法

Info

Publication number
JPS63307750A
JPS63307750A JP62144619A JP14461987A JPS63307750A JP S63307750 A JPS63307750 A JP S63307750A JP 62144619 A JP62144619 A JP 62144619A JP 14461987 A JP14461987 A JP 14461987A JP S63307750 A JPS63307750 A JP S63307750A
Authority
JP
Japan
Prior art keywords
conductive pattern
bumps
film
insulating film
carrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62144619A
Other languages
English (en)
Inventor
Kazuhiro Iino
飯野 和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62144619A priority Critical patent/JPS63307750A/ja
Publication of JPS63307750A publication Critical patent/JPS63307750A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャリアテープの製造方法に関し、特に半導体
装置の製造に用いられるバンプ付キャリアテープの製造
方法に関する。
〔従来の技術〕
従来、この種のバンプ付きキャリアテープの製造方法と
しては、導電パターンのバンプ形成領域を除く部分をハ
ーフ・エツチングして突起を作ったり、突起を別に作っ
て導電パターンに転写したりして作った構造になってい
た。
〔発明が解決しようとする開題点〕
上述した従来のバンプ付キャリアテープは導電パターン
をハーフ・エツチングしなり、突起を別に作り転写した
りする必要があったので、導電パターンが弱くなったり
、厚くなったりすると共に製造工程が煩雑になるという
欠点があった。
本発明の目的は、導電パターンの強度や厚さが変らず、
しかも簡単にバンプを形成することのできるキャリアテ
ープの製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明のキャリアテープの製造方法は、導電パターンが
形成されたキャリアフィルム上に、レーザー光で開孔可
能でがっキャリアフィルムと密符性の良い絶縁性膜を形
成する工程と、前記導電パターンのバンプ形成予定領域
上の前記絶縁性膜にレーザー光により開化部を形成し導
電パターンを露出する工程と、めっき法により前記開孔
部にバンプを形成する工程とを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(C)は本発明の一実施例を説明するた
めの工程順に示したキャリアテープの斜視図である。
まず第1図(a)に示すように、スプロケットホール3
が形成されたキャリアフィルム2上に常法に従って金属
膜からなる導電パターン1を形成する。
次に第1図(b)に示すように、はぼ導電パターン1を
覆うように、絶縁性のセルロース系樹脂を30μmの厚
さに塗付し、硬化させる1次いで導電パターン1上のバ
ンプ形成予定領域上のセルロース系樹脂4に、レンズ5
で集光されたレーザー光6で導電パターン1まで届く穴
7を形成する。
次に第1図(c)に示すように、キャリアフィルム2を
半田めっき液中に漬けて、半田のバンプ8を形成したの
ち、セルロース系樹脂膜4をアセトンに溶解させて除去
する。最後に導電パターンを分割するためにパンチング
で打抜穴9を設ける。
このように本実施例によれば、導体パターンに直接半田
バンプが形成できるため、従来のように導体パターンが
弱くなったり、また製造工程が煩雑になったりすること
はない。
尚、半田バンプ8を形成する時、セルロース系樹脂膜4
の厚さ、めっき液中にキャリアフィルムを漬でおく時間
及びめっき時に加える電流量を変化させることにより半
田バンプ8の厚さと形を第2図(a)、(b)に示す様
に変化させることができる。
第2図(b)に示したように、半田バンプ8をセルロー
ス系樹脂膜8上に20μm程度に厚く形成した場合は、
このバンプの上に直接半導体ベレットを接続することが
できる。従って第3図に示したように、セルロース系樹
脂膜8を除去することなく導体パターンの保護層として
利用することもできる。
尚、上記実施例においては、レーザ光で開化可能でしか
もキャリアフィルムと密着性の良い絶縁性膜としてセル
ロース系樹脂膜を用いた場合について説明したが、絶縁
性のシリコン樹脂等を用いることができる。
〔発明の効果〕
以上説明したように本発明は、レーザー光で除去可能で
かつキャリアフィルムに密着する純性縁膜を導電パター
ンの形成されたキャリアフィルム上に形成したのちバン
プ形成予定領域上の絶縁性膜にレーザー光で開化部を形
成し回部をめっきすることにより簡便にバンプを形成で
きる効果があ
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示したキャリアテープの斜視図、第2図(
a)、(b)はバンプ形成部の拡大断面図、第3図は本
実施例で製造されたキャリアテープの他の例の斜視図で
ある。 1・・・導電パターン、2・・・キャリアフィルム、3
・・・スプロケットホール、4・・・セルロース系樹脂
膜、5・・・レンズ、6・・・レーザー光、7・・・穴
、8・・・半田バンプ、9・・・打抜穴。

Claims (1)

    【特許請求の範囲】
  1.  導電パターンが形成されたキャリアフィルム上に、レ
    ーザー光で開孔可能でかつキャリアフィルムと密着性の
    良い絶縁性膜を形成する工程と、前記導電パターンのバ
    ンプ形成予定領域上の前記絶縁性膜にレーザー光により
    開孔部を形成し導電パターンを露出する工程と、めっき
    法により前記開孔部にバンプを形成する工程とを含むこ
    とを特徴とするキャリアテープの製造方法。
JP62144619A 1987-06-09 1987-06-09 キャリアテ−プの製造方法 Pending JPS63307750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62144619A JPS63307750A (ja) 1987-06-09 1987-06-09 キャリアテ−プの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62144619A JPS63307750A (ja) 1987-06-09 1987-06-09 キャリアテ−プの製造方法

Publications (1)

Publication Number Publication Date
JPS63307750A true JPS63307750A (ja) 1988-12-15

Family

ID=15366248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62144619A Pending JPS63307750A (ja) 1987-06-09 1987-06-09 キャリアテ−プの製造方法

Country Status (1)

Country Link
JP (1) JPS63307750A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11212923B2 (en) 2016-06-17 2021-12-28 Murata Manufacturing Co., Ltd. Method for producing resin multilayer board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11212923B2 (en) 2016-06-17 2021-12-28 Murata Manufacturing Co., Ltd. Method for producing resin multilayer board

Similar Documents

Publication Publication Date Title
KR100614722B1 (ko) 반도체 칩용 리드프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법
JPH0249021B2 (ja)
KR20140102137A (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
US5057456A (en) Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package
JPS624351A (ja) 半導体キヤリアの製造方法
US5311056A (en) Semiconductor device having a bi-level leadframe
JPS63307750A (ja) キャリアテ−プの製造方法
US5901436A (en) Method of manufacturing lead frame
US4795694A (en) Manufacture of fine structures for semiconductor contacting
JP3034829B2 (ja) 両面テープキャリアの製造方法
JPS62196840A (ja) 半導体装置及びその製造方法
JP2012028453A (ja) 金属製ハーメチック蓋の製造方法
JPH11186344A (ja) デバイスホール内ダミーパターンの改善
JPS5864037A (ja) 半導体装置の製造方法
JPH06291232A (ja) リードフレーム及びその製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPS5910753Y2 (ja) 半導体装置
JPH0260228B2 (ja)
JPS6155247B2 (ja)
JPH07161773A (ja) 無電解錫めっきtab用テープキャリアの製造方法
JPH05326786A (ja) ファインパターンリードフレーム及びその製造方法
JPS61242055A (ja) バンプ付きフイルムキヤリアの製造方法
JPS6152977B2 (ja)
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPS6327029A (ja) 樹脂封止型半導体装置の製造方法