JPS5864037A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5864037A JPS5864037A JP56163923A JP16392381A JPS5864037A JP S5864037 A JPS5864037 A JP S5864037A JP 56163923 A JP56163923 A JP 56163923A JP 16392381 A JP16392381 A JP 16392381A JP S5864037 A JPS5864037 A JP S5864037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- electrode layer
- ohmic electrode
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製脱方法に関し、特に裏面に半
田層を有する半導体装置の製造方法に関する。
田層を有する半導体装置の製造方法に関する。
ｈランジスタ、−ダイオード、サイリスタ等の半導体装
置は、一般にペレットをステム、リードフレーム等の素
子取付基板に半田付けして製造されている。この場合、
従来は、素子取付基板を所定温度に加熱しておいて、そ
の上に半田片を載置してこの半田片を溶融せしめ、この
溶融半田上にペレットを゛載置して半田付けしている。
置は、一般にペレットをステム、リードフレーム等の素
子取付基板に半田付けして製造されている。この場合、
従来は、素子取付基板を所定温度に加熱しておいて、そ
の上に半田片を載置してこの半田片を溶融せしめ、この
溶融半田上にペレットを゛載置して半田付けしている。
ところが、半田片を溶融してからペレットを一激するま
でに、溶融した半田の表面か酸化するので、ペレットを
溶融半田上でスクラブと称して数回回動させたり、ペレ
ットを載置する前に溶融半田表面を引掻き、醗化膜を除
去して新鮮な半田面を露出させることか必要で、ペレッ
ト半田付は工程の時間短縮に限度があった。
でに、溶融した半田の表面か酸化するので、ペレットを
溶融半田上でスクラブと称して数回回動させたり、ペレ
ットを載置する前に溶融半田表面を引掻き、醗化膜を除
去して新鮮な半田面を露出させることか必要で、ペレッ
ト半田付は工程の時間短縮に限度があった。
そこで、ペレット側にあらかじめ半田層を形成しておく
ことか提案されている。しかしながら、第１図に示すよ
う・−に、多数の半導体素子２を形成した半導体基板１
の裏面全面にオーミック電極層３を形成し、このオーミ
ック電極層３上に半田層４を形成して、図示一点鎖線か
らダイサーにより半導体基板ｌを完全に切断しようとす
る場合は、半田層４か裏面全面に形成されているので、
ダイサーによって半田層４を切断しな゛ければならない
か、半田層４は厚くしかも軟いので、ダイサーが目詰り
して、パ切断か不可能ないし著しく困難であ−る。また
、半導体基板ｌを表面側から厚さの中途まで切断したの
ち、半導体基板ｌに撓屈六番作用させて個々のベレット
に破断する場合は、前述した問題はなくなるが、個々の
ペレットが半田軸４を介して連続するいわゆるアベック
不良が発生する。のみならず、仮に上記の問題点を無視
するとしても、半田層４を半導体基板ｌの裏面全面に形
成すると、半田層４の厚さが溶融半田の表面張力によっ
て、半導体基板ｌの中央部では厚く、周辺部では薄くな
っているので、個々のベレットの半田層４の厚さが相当
ばらつき、半導体装置として亀カオンオフ寿命がばらつ
くといった問題点があった。
ことか提案されている。しかしながら、第１図に示すよ
う・−に、多数の半導体素子２を形成した半導体基板１
の裏面全面にオーミック電極層３を形成し、このオーミ
ック電極層３上に半田層４を形成して、図示一点鎖線か
らダイサーにより半導体基板ｌを完全に切断しようとす
る場合は、半田層４か裏面全面に形成されているので、
ダイサーによって半田層４を切断しな゛ければならない
か、半田層４は厚くしかも軟いので、ダイサーが目詰り
して、パ切断か不可能ないし著しく困難であ−る。また
、半導体基板ｌを表面側から厚さの中途まで切断したの
ち、半導体基板ｌに撓屈六番作用させて個々のベレット
に破断する場合は、前述した問題はなくなるが、個々の
ペレットが半田軸４を介して連続するいわゆるアベック
不良が発生する。のみならず、仮に上記の問題点を無視
するとしても、半田層４を半導体基板ｌの裏面全面に形
成すると、半田層４の厚さが溶融半田の表面張力によっ
て、半導体基板ｌの中央部では厚く、周辺部では薄くな
っているので、個々のベレットの半田層４の厚さが相当
ばらつき、半導体装置として亀カオンオフ寿命がばらつ
くといった問題点があった。
そのため、第２図に示すように、オーミーツク電極層３
を、一点鎖線で示す切断予定線に沿って除去することに
より、各半導体素子２毎に独立したオーミック電極層３
ａを形成しておいて、これら各オーミンクを極層３ａ上
に独立した半田層４ａを形成し、一点鎖線位置から切断
分離する方法も考えられている。この方法は、切断予定
部分に厚く軟い半田層が存在していないので、上記した
問題点はなくなるが、オーミンク電極層３を切−予定線
に沿って除去するのに多大の工数を要し、原価高となる
難点がある。すなわち、従来はオーミック電極層３の不
所望部分を除去するのに、フォトエツチング法を採用し
ているので、半導体基板１の表面にワックス等の防食カ
バーを形成すること、裏面にフォトレジスト膜を形成し
、目合せ露光し現像すること、オーミンク電極層３のフ
ォトレ′ジス）１１％で被覆されていない部分をエツチ
ング除去す′ること、前記防食カバーおよび残存してい
るフォトレジスト膜を溶解除去することが必要であるの
みならず、現像液や防食カバーや残存しているフォトレ
ジスト膜を除去した排液の処理も必要で、各種の資材費
が嵩み、また加工費も嵩んでいた。
を、一点鎖線で示す切断予定線に沿って除去することに
より、各半導体素子２毎に独立したオーミック電極層３
ａを形成しておいて、これら各オーミンクを極層３ａ上
に独立した半田層４ａを形成し、一点鎖線位置から切断
分離する方法も考えられている。この方法は、切断予定
部分に厚く軟い半田層が存在していないので、上記した
問題点はなくなるが、オーミンク電極層３を切−予定線
に沿って除去するのに多大の工数を要し、原価高となる
難点がある。すなわち、従来はオーミック電極層３の不
所望部分を除去するのに、フォトエツチング法を採用し
ているので、半導体基板１の表面にワックス等の防食カ
バーを形成すること、裏面にフォトレジスト膜を形成し
、目合せ露光し現像すること、オーミンク電極層３のフ
ォトレ′ジス）１１％で被覆されていない部分をエツチ
ング除去す′ること、前記防食カバーおよび残存してい
るフォトレジスト膜を溶解除去することが必要であるの
みならず、現像液や防食カバーや残存しているフォトレ
ジスト膜を除去した排液の処理も必要で、各種の資材費
が嵩み、また加工費も嵩んでいた。
それゆえに、この発明の主たる目的は、裏面に半田層を
有する半導体装置を容易に製造できる方法を提供するこ
とである。
有する半導体装置を容易に製造できる方法を提供するこ
とである。
この発明ハ要約すると、半導体基板の裏面全［１’ｌ＋
にオーミック電極層を形成したのち、このオーミック電
極層の切断予定線に沿ってレーザービームを照射するこ
と等により物理的に除去し、しかるのちに残存したオー
ミック電極層上に半田軸をＪｋ成することを特徴とする
。
にオーミック電極層を形成したのち、このオーミック電
極層の切断予定線に沿ってレーザービームを照射するこ
と等により物理的に除去し、しかるのちに残存したオー
ミック電極層上に半田軸をＪｋ成することを特徴とする
。
以下、この発明の実施例を図面を参照して説明する。第
３図ないし第６図は各工程における半導体基板の断面図
を示す。まず、従来と同様に半導体基板１に拡散等によ
り多数の半導体素子２を形成し、表面に電極を形成した
のち、裏面を研磨して所定厚さに調整し、裏面全面にオ
ーミック電極層３を形成する。このオーミック電極層３
はこの発明に特有のものが必要ではなく、例えばクロム
。
３図ないし第６図は各工程における半導体基板の断面図
を示す。まず、従来と同様に半導体基板１に拡散等によ
り多数の半導体素子２を形成し、表面に電極を形成した
のち、裏面を研磨して所定厚さに調整し、裏面全面にオ
ーミック電極層３を形成する。このオーミック電極層３
はこの発明に特有のものが必要ではなく、例えばクロム
。
ニッケル、錫、銀を、蒸着により順次ｆ１１１１層形成
したものでよい（第３図）。
したものでよい（第３図）。
次に、この半導体基板ｌのオーミック電極層３の切断予
定線に沿ってレーザービーム５を照射ルテ、オーミック
電極層３を除去し、シリコン素地露出部分６を形成する
。このとき、半導体基板ｌの裏面側から切断予定線を知
ることは困難なので、例えばレーザービーム５を照射す
る前に１表面側から電極パターンを見てビーム径の小さ
いレーザービーム７を要所に照射して貫通孔８を形成し
ておき、この貫通孔８を基準、にして切断予定線を割り
出すことができる。オーミック電極層５を除去するため
のレーザービーム５σ、貫通孔８を形成するためのレー
ザービーム７に比較して、単位面秘当りの強度が小さい
ことか必要で、しかもビーム径が大きいことが望ましい
。このようにして、各半導体素子２に対応した独立した
オーミック電極層３ａを形成する（第４し１）。
定線に沿ってレーザービーム５を照射ルテ、オーミック
電極層３を除去し、シリコン素地露出部分６を形成する
。このとき、半導体基板ｌの裏面側から切断予定線を知
ることは困難なので、例えばレーザービーム５を照射す
る前に１表面側から電極パターンを見てビーム径の小さ
いレーザービーム７を要所に照射して貫通孔８を形成し
ておき、この貫通孔８を基準、にして切断予定線を割り
出すことができる。オーミック電極層５を除去するため
のレーザービーム５σ、貫通孔８を形成するためのレー
ザービーム７に比較して、単位面秘当りの強度が小さい
ことか必要で、しかもビーム径が大きいことが望ましい
。このようにして、各半導体素子２に対応した独立した
オーミック電極層３ａを形成する（第４し１）。
次に、上記の半導体基板ｌの裏面全面にシルクスクリー
ン法等により半田ペースト層９を形成する。この半田ペ
ースト層９は、半田の微粒子を有機バインダと共に所定
の粘膜に調整したもので、最終的に必要とする半田層よ
りも有機バインダ°の消失分を見込んで２０〜３０％程
度厚く形成する（第５図１）。
ン法等により半田ペースト層９を形成する。この半田ペ
ースト層９は、半田の微粒子を有機バインダと共に所定
の粘膜に調整したもので、最終的に必要とする半田層よ
りも有機バインダ°の消失分を見込んで２０〜３０％程
度厚く形成する（第５図１）。
こののち°、半導体基板ｌ全体を窒素雰囲気中で３５０
°Ｃ程度に加熱すると、半田ペースト層９か溶融し、か
つ有機バインダＭｉ消失して、半田層１０が形成される
０このとき、半田ペースト層っけ裏面全面に形成されて
いるが、切断予定線に沿ってシリコン素地が露出してお
り、溶融半田はオーミンク電極層３ａにはなじみ易く、
オーミック電極層３ａ上に表面張力で凝集しようとする
のに対し、シリコン素地露出部分６は溶融半田をはじく
ことによって、半田層ｌＯはオーミンク電ｗＪ層３ａ上
のみに形成される（第６図）。
°Ｃ程度に加熱すると、半田ペースト層９か溶融し、か
つ有機バインダＭｉ消失して、半田層１０が形成される
０このとき、半田ペースト層っけ裏面全面に形成されて
いるが、切断予定線に沿ってシリコン素地が露出してお
り、溶融半田はオーミンク電極層３ａにはなじみ易く、
オーミック電極層３ａ上に表面張力で凝集しようとする
のに対し、シリコン素地露出部分６は溶融半田をはじく
ことによって、半田層ｌＯはオーミンク電ｗＪ層３ａ上
のみに形成される（第６図）。
最後に、第６図の一点鎖線位置からダイサーにより切断
分離すると、裏面に半田層ｌＯを有するペレットが得ら
れる。このとき、切断予定線に治って半田層１０が存在
しないので、ダイサーの目詰りやアベック不良を生じる
ことなく容易かつｌ（ｅ実に切断できる。
分離すると、裏面に半田層ｌＯを有するペレットが得ら
れる。このとき、切断予定線に治って半田層１０が存在
しないので、ダイサーの目詰りやアベック不良を生じる
ことなく容易かつｌ（ｅ実に切断できる。
この発明は以上のように、半導体基板の裏面全面にオー
ミック電極層を形成する工程と、前記オーミック電極層
の切断予定部分を物理的に除去する工＼程と、前記残存
したオーミック電＆にの上に半田層を形成する工程とを
含むから、切断予定線に沿って半田が存在せず、ダイサ
ーによる切断分離か容易かつ確実に行゛なえ、この種裏
面に半ＢＪ層を有する半導体ペレットを安価に折供でき
るという効果を奏する。
ミック電極層を形成する工程と、前記オーミック電極層
の切断予定部分を物理的に除去する工＼程と、前記残存
したオーミック電＆にの上に半田層を形成する工程とを
含むから、切断予定線に沿って半田が存在せず、ダイサ
ーによる切断分離か容易かつ確実に行゛なえ、この種裏
面に半ＢＪ層を有する半導体ペレットを安価に折供でき
るという効果を奏する。
第１図は裏面に半田層を有する半導体装１ｈの従来の製
造方法を説明するための半導体基板の断面図、第２図は
この発明の背景となる製造方法を説明するための半導体
基板の断面図、第３図ないし第６図はこの発明の製造方
法を説明するための各Ｅ稈における半導体基板の断面図
である。 ■・・・・・・半導体基板、 ２・・・・・・半導体
素子、３．３ａ・・・・・・ オーミツ＼り電極層、５
・・・・・・ レーザービーム、 ６・・・・・・ シリコン素地露出部分、９・・・・・
半田ペースト層、 ｌＯ・・・・・・半田層。
造方法を説明するための半導体基板の断面図、第２図は
この発明の背景となる製造方法を説明するための半導体
基板の断面図、第３図ないし第６図はこの発明の製造方
法を説明するための各Ｅ稈における半導体基板の断面図
である。 ■・・・・・・半導体基板、 ２・・・・・・半導体
素子、３．３ａ・・・・・・ オーミツ＼り電極層、５
・・・・・・ レーザービーム、 ６・・・・・・ シリコン素地露出部分、９・・・・・
半田ペースト層、 ｌＯ・・・・・・半田層。
Claims (1)
- 半導体基板の裏面全面にオーミンクを極層を形成する工
程と、前記オーミック電＆層の切断予定部分を物理的に
除去する工程と、前記残存したオーミック電極層の上に
半田層を形成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163923A JPS5864037A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163923A JPS5864037A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5864037A true JPS5864037A (ja) | 1983-04-16 |
Family
ID=15783384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56163923A Pending JPS5864037A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864037A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127136A (ja) * | 1984-11-26 | 1986-06-14 | Rohm Co Ltd | ウエハの研削後の処理方法 |
| JPH0272639A (ja) * | 1988-09-07 | 1990-03-12 | Rohm Co Ltd | ダイボンディング用半田層の形成方法 |
| WO1992009098A2 (en) * | 1990-11-05 | 1992-05-29 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| JP2010182901A (ja) * | 2009-02-06 | 2010-08-19 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133071A (en) * | 1978-04-06 | 1979-10-16 | Nec Corp | Manufacture for semiconductor device |
-
1981
- 1981-10-13 JP JP56163923A patent/JPS5864037A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133071A (en) * | 1978-04-06 | 1979-10-16 | Nec Corp | Manufacture for semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127136A (ja) * | 1984-11-26 | 1986-06-14 | Rohm Co Ltd | ウエハの研削後の処理方法 |
| JPH0272639A (ja) * | 1988-09-07 | 1990-03-12 | Rohm Co Ltd | ダイボンディング用半田層の形成方法 |
| WO1992009098A2 (en) * | 1990-11-05 | 1992-05-29 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| WO1992009098A3 (en) * | 1990-11-05 | 1992-07-09 | Harris Corp | Process for forming extremely thin integrated circuit dice |
| JP2010182901A (ja) * | 2009-02-06 | 2010-08-19 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232212B1 (en) | Flip chip bump bonding | |
| US5946590A (en) | Method for making bumps | |
| US6066551A (en) | Method for forming bump of semiconductor device | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| CN113113383A (zh) | 一种金属凸块结构及制造方法 | |
| US5057456A (en) | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package | |
| JPS5864037A (ja) | 半導体装置の製造方法 | |
| US4387116A (en) | Conditioner for adherence of nickel to a tin oxide surface | |
| JPH07201871A (ja) | 金属コンタクト形成方法 | |
| JP4120324B2 (ja) | ボール電極形成方法 | |
| JPH1167946A (ja) | 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JP2564045B2 (ja) | 半導体チップの製造方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| JPS59121851A (ja) | 半導体装置の製造方法 | |
| JPS5816538A (ja) | 半導体装置 | |
| JPH11295877A (ja) | メタルマスクの製造方法 | |
| JPH05152383A (ja) | ２層ｔａｂの製造方法 | |
| JP2761597B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH0218584B2 (ja) | ||
| JPS6290241A (ja) | 印刷用スクリ−ンの製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPS5863151A (ja) | 電極配線の形成方法 |