JP2010182901A - 半導体ウエーハの分割方法 - Google Patents

半導体ウエーハの分割方法 Download PDF

Info

Publication number
JP2010182901A
JP2010182901A JP2009025546A JP2009025546A JP2010182901A JP 2010182901 A JP2010182901 A JP 2010182901A JP 2009025546 A JP2009025546 A JP 2009025546A JP 2009025546 A JP2009025546 A JP 2009025546A JP 2010182901 A JP2010182901 A JP 2010182901A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
solder layer
dividing
cutting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009025546A
Other languages
English (en)
Other versions
JP5312970B2 (ja
Inventor
Takashi Mori
俊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2009025546A priority Critical patent/JP5312970B2/ja
Publication of JP2010182901A publication Critical patent/JP2010182901A/ja
Application granted granted Critical
Publication of JP5312970B2 publication Critical patent/JP5312970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】 裏面に半田層が形成された半導体ウエーハを切削不良を起こすことなく分割可能な半導体ウエーハの分割方法を提供することである。
【解決手段】 表面に複数の分割予定ラインが格子状に形成され、該分割予定ラインによって区画された領域にデバイスが形成され、且つ裏面に電極層及び該電極層上に形成された半田層を有する半導体ウエーハを分割する半導体ウエーハの分割方法であって、半導体ウエーハの裏面に形成された該半田層にダイシングテープを貼着するテープ貼着工程と、該テープ貼着工程を実施した後、半導体ウエーハの該分割予定ラインに沿って半導体ウエーハの表面に開口し、該半田層と該電極層との界面近傍に至る深さの加工溝を形成する加工溝形成工程と、該加工溝が形成された半導体ウエーハに外力を付与して該分割予定ラインに沿って半導体ウエーハを個々の半導体チップへと分割する分割工程と、を具備したことを特徴とする。
【選択図】図９

Description

本発明は、裏面に半田層が形成された半導体ウエーハを個々のチップに分割する半導体ウエーハの分割方法に関する。
半導体デバイスの製造工程においては、複数の半導体デバイス（半導体チップ）がウエーハ上に形成された半導体ウエーハを個々のデバイスへと分割することで半導体デバイスが製造される。
半導体ウエーハ上にはストリートと呼ばれる複数の分割予定ラインが格子状に形成されており、分割予定ラインによって区画された各領域にそれぞれ半導体デバイスが形成されている。
トランジスタ、ダイオード、コンデンサ、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの個別半導体（ディスクリート）の半導体ウエーハには、裏面に例えば銀からなる電極層が形成されている。この電極層は金属のベタ膜であり、個別半導体のタイプによりグランド、陰極又は陽極として利用される。
この個別半導体が形成された半導体ウエーハは、切削装置によって分割予定ラインに沿って個々の個別半導体チップへと分割され、分割された個々の個別半導体チップは基板（リードフレーム）上にマウントされる。複数の個別半導体チップがマウントされた基板が分割されることで個々の個別半導体デバイスが得られる。
半導体ウエーハの分割にはダイシング装置と呼ばれる切削装置が広く使用されている。
ダイシング装置では、ダイヤモンドやＣＢＮ（Ｃｕｂｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）等の超砥粒を金属や樹脂でリング状に固めた切削ブレードを高速回転（例えば３００００ｒｐｍ）させつつ半導体ウエーハへ切り込ませることで、半導体ウエーハの一部を切削除去して分割を行う。
一方、個別半導体チップを基板上にマウント（実装）する方法としては、基板上で個別半導体チップを接続する箇所の基板に半田を供給し、その半田上に個別半導体チップを電極を介して載置し、加熱して半田付けするリフロー半田付け法が広く採用されている。
ところが、個別半導体チップの厚みが１００〜２００μｍと薄い場合にリフロー半田付けを行うと、半田付け中に半導体チップの反りが発生して、半田付け不良や半導体チップの破損が発生してしまうことがある。
また、半田の厚みがばらつく、半田中に気泡（ボイド）が発生するという問題もある。特に、半田中に気泡が発生した場合には、加熱時に気泡が弾けてしまうブローホールと呼ばれる現象が発生して半田付け不良を引き起こすことがある。
ブローホールが発生しなくとも半田に気泡が発生した状態で個別半導体が半田付けされた場合には、半田付け強度が低下するため、この状態で半田付けされた個別半導体デバイスの寿命は著しく低下するという問題がある。
そこで、半導体ウエーハの裏面に予め半田層を形成しておき、半田層が形成された半導体ウエーハを切削ブレードで切削して分割することで、半田層が形成された個別半導体チップを形成し、個別半導体チップを半田層を介して基板上に載置して、リフロー半田付けを行うことが考えられる。
特開平８−３１８７８号公報
ところが、半田は非常に延性が高いため、切削ブレードで切削を行うと切削した半田が切削ブレードの超砥粒に纏わりつくという現象が生じる。半田が切削ブレードの超砥粒に纏わりつくことで切削ブレードの切削能力が低下して切削不良となり、ひいては切削ブレード若しくは半導体ウエーハに破損が生じるという問題が発生する。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、裏面に半田層が形成された半導体ウエーハを切削不良を起こすことなく分割可能な半導体ウエーハの分割方法を提供することである。
本発明によると、表面に複数の分割予定ラインが格子状に形成され、該分割予定ラインによって区画された領域にデバイスが形成され、且つ裏面に電極層及び該電極層上に形成された半田層を有する半導体ウエーハを分割する半導体ウエーハの分割方法であって、半導体ウエーハの裏面に形成された該半田層にダイシングテープを貼着するテープ貼着工程と、該テープ貼着工程を実施した後、半導体ウエーハの該分割予定ラインに沿って半導体ウエーハの表面に開口し、該半田層と該電極層との界面近傍に至る深さの加工溝を形成する加工溝形成工程と、該加工溝が形成された半導体ウエーハに外力を付与して該分割予定ラインに沿って半導体ウエーハを個々の半導体チップへと分割する分割工程と、を具備したことを特徴とする半導体ウエーハの分割方法が提供される。
好ましくは、加工溝形成工程では、切削ブレードを分割予定ラインに沿って半導体ウエーハを通して半田層に薄く切り込ませることで加工溝を形成し、分割工程では、ダイシングテープを拡張することで半導体ウエーハ及び半田層に外力を付与して半導体ウエーハを個々の半導体チップへ分割する。好ましくは、切削ブレードの半田層への切り込み深さは５〜１０μｍである。
或いは、加工溝形成工程では、該半田層と該電極層との界面から５〜２０μｍの半導体ウエーハを残して切削ブレードで半導体ウエーハを切削して前記加工溝を形成し、前記分割工程では前記ダイシングテープを拡張すると共に突き上げ部材で加工溝部分を下から突き上げて半導体ウエーハ及び該半田層に外力を付与する。
好ましくは、半導体ウエーハの分割方法は、テープ貼着工程を実施する前に、半導体ウエーハの上面に対して平行に移動される切削刃で半田層を所定厚みに切削する切削工程を更に具備している。
本発明によると、半導体ウエーハの切削時には切削ブレードで半田層と電極層の界面近傍まで切削するため、切削不良の発生を防止できる。また、加工送り速度の向上が可能となり、生産性が向上する。
また、半導体ウエーハの裏面に予め半田層を形成しておくことで、マウント時に発生する半導体チップの反りや破損を防止することが可能となる。更に、各半導体チップの裏面全面に半田層が予め形成されているため、基板上に半田を塗布して半導体チップをマウントする場合に比べて、半田の使用量を抑制することが可能となる。
半導体ウエーハの裏面に予め半田層を形成する際には、各基板の半導体チップ接続部に半田を塗布する場合に比べて一度に多量の半田を塗布するため、気泡の発生を防止できる。更に、請求項５記載の発明によると、半田層を切削して一定厚みにすることで半田厚みのばらつきを防止できる。
裏面に電極層を有する半導体ウエーハの表面側斜視図である。 半田層形成工程の説明図である。 本発明方法のフローチャートである。 半田層を所定厚みに切削する切削工程の説明図である。 テープ貼着工程の説明図である。 加工溝形成工程の説明図である。 加工溝が形成された半導体ウエーハの断面図である。 分割装置の斜視図である。 分割工程の説明図である。 分割工程実施後のダイシングテープ上に搭載されたウエーハ及び半田層の断面図である。 剥離工程の説明図である。 マウント工程（実装工程）の説明図である。
以下、図面を参照して本発明実施形態の半導体ウエーハの分割方法について詳細に説明する。図１を参照すると、裏面に電極層を有する半導体ウエーハの斜視図が示されている。
半導体ウエーハ（以下ウエーハと略称する）Ｗの表面には、平行に伸長する複数の第１分割予定ライン（第１ストリート）Ｓ１と、第１分割予定ラインＳ１と直交する方向に伸長する複数の第２分割予定ライン（第２ストリート）Ｓ２とによって区画された複数の領域にそれぞれＩＣ、ＬＳＩ等のデバイス２が形成されている。
ウエーハＷは、複数のデバイス２が形成されたデバイス領域４と、デバイス領域４を囲繞する外周余剰領域６とを有しており、その裏面には例えば銀からなる電極層７が形成されている。電極層７は金属のベタ膜である。
図２に示すように、印刷用マスク８でマスクしながらウエーハＷの電極層７上に半田を供給し、スキージ１０を矢印Ａ方向に移動することにより、ウエーハＷの電極層７上に所定厚みの半田層１２を印刷で形成する。
半田層１２の厚みは例えば５０〜１００μｍである。尚、半田層１２は例えばＳｎ−Ｐｂ−Ａｇからなる高融点半田を使用するのが好ましい。この高融点半田の融点は２２０℃〜３００℃の範囲内である。
次に、図３乃至図１２を参照して、本発明実施形態の半導体ウエーハの分割方法を詳細に説明する。本発明の分割方法で加工対象となる半導体ウエーハは、裏面に電極層７及び半田層１２を有するウエーハである。
まず、図３のステップＳ１０において、半導体ウエーハＷの裏面側に形成した半田層１２を所定の厚みへ切削する切削工程を実施する。この切削工程は、図４に示すようにチャックテーブル１４に保持された半田層１２の上面を切削バイト１８で所定厚さに切削することにより実施する。２０は切削装置のスピンドルであり、スピンドル２０の先端には切削バイト１８を有するバイトホイール１６が装着されている。
図４において、切削バイト２８を矢印Ａ方向に例えば２０００ｒｐｍで回転させながら、チャックテーブル１４を矢印Ｙ方向に例えば０．６６ｍｍ／秒で送ることにより切削工程を実施する。この切削工程により、半田層１２を約３０〜５０μｍの厚みへ仕上げる。
次いで、図３のステップＳ１１に示すようにテープ貼着工程を実施する。このテープ貼着工程では、図５に示すように環状フレーム２２に装着された粘着テープであるダイシングテープ２４上にウエーハＷの裏面に形成された半田層１２を貼着する。これにより、ウエーハＷはダイシングテープ２４を介してフレーム２２で支持された状態となる。
次いで、図３のステップＳ１２に示すように、加工溝形成工程を実施する。この加工溝形成工程は、図６に示すようにチャックテーブル２６でダイシングテープ２４に貼着されたウエーハＷを吸引保持し、切削装置の切削ブレード３８を高速回転（例えば３００００ｒｐｍ）させながらウエーハＷに切り込むことにより実施する。
図６において、チャックテーブル２６はポーラスなセラミック等から形成された無数の吸引孔を備えた吸着チャック３０を備えており、この吸着チャック３０がチャックテーブル２６の吸引路３２及び支持基台２８の吸引路３４を介して図示しない真空吸引源に接続されることにより、ウエーハＷはチャックテーブル２６により吸引保持される。
３６はクランプであり、環状フレーム２２がクランプ３６にクランプされてチャックテーブル２６の保持面（吸着チャック３０の表面）に対して下方に引き落とされる。
この加工溝形成工程の第１実施例では、切削ブレード３８を矢印Ａ方向に高速回転（例えば３００００ｒｐｍ）させながら半田層１２に５〜１０μｍ切り込む位置まで下降させて、チャックテーブル２６を加工送り方向、即ち矢印Ｘ方向に移動させて、半田層１２に薄く切り込みながらウエーハＷを位置合わせされたストリートに沿って切削する。
加工溝形成工程の第２実施例では、切削ブレード３８を矢印Ａ方向に高速回転（例えば３００００ｒｐｍ）させながら半田層１２に切り込まずに半田層１２と電極層７との近傍まで、例えば電極層７から半導体ウエーハＷを５〜２０μｍ残す位置まで下降させて、チャックテーブル２６を加工送り方向、即ち矢印Ｘ方向に移動させて、ウエーハＷを位置合わせされたストリートに沿って切削する。
メモリに記憶されたストリートピッチずつ切削ブレード３８をインデックス送りしながら切削を行うことにより、同方向のストリートＳ１が全て切削される。更に、チャックテーブル２６を９０度回転させてから、上記と同様の切削を行うと、ストリートＳ２も全て切削され、図７に示すようにストリートＳ１，Ｓ２に沿って加工溝４０が形成される。
加工溝形成工程の第１実施例では、加工溝４０は、図７（Ａ）に示すようにウエーハＷを全て切削し、半田層１２に５〜１０μｍ切り込む深さを有している。加工溝形成工程の第２実施例では、加工溝４０は、図７（Ｂ）に示すように半田層１２に切り込まずにウエーハＷを５〜２０μｍ残す深さを有している。
このように加工溝形成工程を実施してから、図３のステップＳ１３に示すように分割工程を実施する。この分割工程では、ウエーハＷ及び半田層１２に外力を付与して個々の半導体チップへ分割する。
この分割工程は、例えば図８に示すような分割装置６０を用いて実施する。分割装置６０は、環状フレーム２２を保持するフレーム保持手段６２と、フレーム保持手段６２に保持された環状フレーム２２に装着されたダイシングテープ２４を拡張するテープ拡張手段６４を具備している。
フレーム保持手段６２は、環状のフレーム保持部材６６と、フレーム保持部材６６の外周に配設された固定手段としての複数のクランプ６８から構成される。フレーム保持部材６６の上面は環状フレーム２２を載置する載置面６６ａを形成しており、この載置面６６ａ上に環状フレーム２２が載置される。
そして、載置面６６ａ上に載置された環状フレーム２２は、クランプ６８によってフレーム保持部材６６に固定される。このように構成されたフレーム保持手段６２はテープ拡張手段６４によって上下方向に移動可能に支持されている。
テープ拡張手段６４は、環状のフレーム保持部材６６の内側に配設された拡張ドラム７０を具備している。この拡張ドラム７０は、環状フレーム２２の内径より小さく、該環状フレーム２２に装着されたダイシングテープ２４に貼着される半導体ウエーハＷの外径より大きい内径を有している。
拡張ドラム７０はその下端に一体的に形成された支持フランジ７２を有している。テープ拡張手段６４は更に、環状のフレーム保持部材６６を上下方向に移動する駆動手段７４を具備している。この駆動手段７４は支持フランジ７２上に配設された複数のエアシリンダ７６から構成されており、そのピストンロッド７８がフレーム保持部材６６の下面に連結されている。
複数のエアシリンダ７６から構成される駆動手段７４は、環状のフレーム保持部材６６をその載置面６６ａが拡張ドラム７０の上端と略同一高さとなる基準位置と、拡張ドラム７０の上端より所定量下方の拡張位置の間を上下方向に移動する。
７９は突き上げバーであり、ウエーハＷの幅を有している。突き上げバー７９は、上下方向には例えば図示しないエアシリンダで駆動され、矢印Ａ方向、即ち割り出し方向には例えば図示しないボールねじにより駆動される。
以上のように構成された分割装置６０を用いて実施する分割工程について、図９（Ａ）及び図９（Ｂ）を参照して説明する。図９（Ａ）に示すように、半導体ウエーハＷをダイシングテープ２４を介して支持した環状フレーム２２を、フレーム保持部材６６の載置面６６ａ上に載置し、クランプ６８によってフレーム保持部材６６を固定する。このとき、フレーム保持部材６６はその載置面６６ａが拡張ドラム７０の上端と略同一高さとなる基準位置に位置付けられる。
次いで、エアシリンダ７６を駆動してフレーム保持部材６６を下方に約１５ｍｍ程度移動して、図９（Ｂ）に示す拡張位置に下降させる。これにより、フレーム保持部材６６の載置面６６ａ上に固定されている環状フレーム２２も下降するため、環状フレーム２２に装着されたダイシングテープ２４は拡張ドラム７０の上端縁に当接して主に半径方向に拡張される。
その結果、ダイシングテープ２４に貼着されているウエーハＷ及び半田層１２には放射状に引張力が作用する。このように半田層１２に放射状に引張力が作用すると、図７（Ａ）に示す実施形態の半田層１２には浅い加工溝４０が形成されているため、この加工溝４０が分割基点となって半田層１２は加工溝４０に沿って破断され、図１０に示すように半田層１２に破断溝４２が形成される。
図７（Ｂ）に示す実施形態の半田層１２には加工溝が形成されていないため、環状フレーム２２を図９（Ｂ）に示す拡張位置に引き落としただけでは半田層１２の破断は困難である。
よって、この場合には、図９（Ｂ）に示すように突き上げバー７９を最端部（図９の左端部）の加工溝４０の直下に移動し、約２ｍｍ程度上方に突き上げる。この突き上げ力により、半田層１２は加工溝４０が分割基点となって加工溝４０に沿って破断される。
突き上げバー７９を図８の矢印Ａ方向に割り出し送りしながら、加工溝４０の下方を突き上げバー７９で順々に突き上げる。次いで、突き上げバー７９を下方に移動して、テープ拡張手段６４を９０度回転して、最初の加工溝４０に直交する方向の加工溝４０も突き上げバー７９を割り出し送りしながら下方から順々に突き上げる。これにより、全ての加工溝４０に沿って破断溝４２を形成することができる。
尚、図７（Ａ）に示す実施形態の場合にも、半田層１２の破断を確実にするため、突き上げバー７９で加工溝４０を下方から突き上げるようにしてもよい。ここで、チップが例えば５×３ｍｍのように長方形のチップであれば、チップの長辺部を突き上げバー７０で先に突き上げた後、次いで短辺部を突き上げるようにするのが好ましい。
ウエーハＷの分割工程が終了すると、図３のステップＳ１４に示す剥離工程を実施する。この剥離工程では、ダイシングテープ２４がＵＶ硬化型テープである場合には、ダイシングテープ２４に紫外線を照射してその粘着力を弱めてから、図１１（Ａ）に示すピッカー８２を有するピックアップ手段８０により裏面に半田層１２を有するチップ２をダイシングテープ２４から剥離してピックアップする。即ち、裏面に半田層１２を有するチップ２は図１１（Ｂ）に示すように矢印Ａ方向にダイシングテープ２４から剥離され、ピックアップ手段８０によりピックアップされる。
ダイシングテープ２４からチップ２を剥離してから、図３のステップＳ１５に示すマウント工程（実装工程）を実施する。このマウント工程においては、図１２の矢印Ｂに示すように半導体チップ２の半田層１２が基板（リードフレーム）８４に接するように半導体チップ２を基板８４上に載置し、所定温度に加熱して半導体チップ２を基板８４にリフロー半田付けする。
上述した本発明の実施形態によると、半導体ウエーハＷの切削時には切削ブレード３８で半田層１２と電極層７の界面近傍まで切削し、分割工程で半田層に外力を加えて半田層を破断するため、切削ブレード３８の超砥粒に半田が纏わりつくことにより生じる切削不良の発生を防止できる。また、加工送り速度の向上が可能となり、生産性が向上する。
また、半導体ウエーハＷの裏面に予め半田層１２を形成しておくことで、マウント時に発生する半導体チップ２の反りや破損を防止することができる。更に、各半導体チップ２の裏面全面に半田層１２が形成されているため、基板８４上に半田を塗布して半導体チップ２をリフロー半田付けする場合に比べて、半田の使用量を抑えることができる。
半導体ウエーハＷの裏面に予め半田層１２を形成する際には、各基板の半導体チップ接続部に半田を塗布する場合に比べて一度に多量の半田を塗布するため、気泡の発生を防止できる。更に、半田層２を切削して一定の厚みにすることで半田の厚みばらつきを防止できる。
Ｗ 半導体ウエーハ
２ チップ（デバイス）
７ 電極層
１２ 半田層
１８ 切削バイト
２２ 環状フレーム
２４ ダイシングテープ
２６ チャックテーブル
３８ 切削ブレード
４０ 加工溝
４２ 破断溝
６０ 分割装置
８０ ピックアップ手段
８４ 基板（リードフレーム）

Claims (6)

  1. 表面に複数の分割予定ラインが格子状に形成され、該分割予定ラインによって区画された領域にデバイスが形成され、且つ裏面に電極層及び該電極層上に形成された半田層を有する半導体ウエーハを分割する半導体ウエーハの分割方法であって、
    半導体ウエーハの裏面に形成された該半田層にダイシングテープを貼着するテープ貼着工程と、
    該テープ貼着工程を実施した後、半導体ウエーハの該分割予定ラインに沿って半導体ウエーハの表面に開口し、該半田層と該電極層との界面近傍に至る深さの加工溝を形成する加工溝形成工程と、
    該加工溝が形成された半導体ウエーハに外力を付与して該分割予定ラインに沿って半導体ウエーハを個々の半導体チップへと分割する分割工程と、
    を具備したことを特徴とする半導体ウエーハの分割方法。
  2. 前記加工溝形成工程では、切削ブレードを前記分割予定ラインに沿って半導体ウエーハを通して該半田層に薄く切り込ませることで前記加工溝を形成し、
    前記分割工程では前記ダイシングテープを拡張することで半導体ウエーハ及び該半田層に外力を付与する請求項１記載の半導体ウエーハの分割方法。
  3. 該切削ブレードの前記半田層への切り込み深さは５〜１０μｍである請求項１又は２記載の半導体ウエーハの分割方法。
  4. 前記加工溝形成工程では、該半田層と該電極層との界面から５〜２０μｍの半導体ウエーハを残して切削ブレードで半導体ウエーハを切削して前記加工溝を形成し、
    前記分割工程では前記ダイシングテープを拡張すると共に突き上げ部材で加工溝部分を下から突き上げて半導体ウエーハ及び該半田層に外力を付与する請求項１記載の半導体ウエーハの分割方法。
  5. 前記テープ貼着工程を実施する前に、
    半導体ウエーハの上面に対して平行に移動される切削刃で前記半田層を所定厚みに切削する切削工程を更に具備した請求項１〜４の何れかに記載の半導体ウエーハの分割方法。
  6. 請求項１〜５の何れかの分割方法により得られた半導体チップを該ダイシングテープから剥離する剥離工程と、
    該ダイシングテープから剥離した半導体チップを該半田層を介して基板に載置し、加熱して実装する実装工程と、
    を具備したことを特徴とする半導体チップの実装方法。
JP2009025546A 2009-02-06 2009-02-06 半導体ウエーハの分割方法 Active JP5312970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009025546A JP5312970B2 (ja) 2009-02-06 2009-02-06 半導体ウエーハの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025546A JP5312970B2 (ja) 2009-02-06 2009-02-06 半導体ウエーハの分割方法

Publications (2)

Publication Number Publication Date
JP2010182901A true JP2010182901A (ja) 2010-08-19
JP5312970B2 JP5312970B2 (ja) 2013-10-09

Family

ID=42764229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025546A Active JP5312970B2 (ja) 2009-02-06 2009-02-06 半導体ウエーハの分割方法

Country Status (1)

Country Link
JP (1) JP5312970B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156179A (ja) * 2011-01-24 2012-08-16 Tokyo Seimitsu Co Ltd 半導体ウエーハブレーキング装置及び方法
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
US9998842B2 (en) 2011-12-28 2018-06-12 Taiyo Yuden Co., Ltd. Fabrication method of acoustic wave device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940670A (ja) * 1972-08-23 1974-04-16
JPS5864037A (ja) * 1981-10-13 1983-04-16 Nec Home Electronics Ltd 半導体装置の製造方法
JPS5886743A (ja) * 1981-11-18 1983-05-24 Nec Home Electronics Ltd 半導体装置の製造方法
JPH07254577A (ja) * 1994-03-16 1995-10-03 Hitachi Ltd 半導体ウエハのブレーキング方法および装置
JPH11163006A (ja) * 1997-11-27 1999-06-18 Hitachi Ltd ペレットボンディング方法
JP2004040050A (ja) * 2002-07-08 2004-02-05 Toshiba Corp 半導体装置の製造方法及び製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940670A (ja) * 1972-08-23 1974-04-16
JPS5864037A (ja) * 1981-10-13 1983-04-16 Nec Home Electronics Ltd 半導体装置の製造方法
JPS5886743A (ja) * 1981-11-18 1983-05-24 Nec Home Electronics Ltd 半導体装置の製造方法
JPH07254577A (ja) * 1994-03-16 1995-10-03 Hitachi Ltd 半導体ウエハのブレーキング方法および装置
JPH11163006A (ja) * 1997-11-27 1999-06-18 Hitachi Ltd ペレットボンディング方法
JP2004040050A (ja) * 2002-07-08 2004-02-05 Toshiba Corp 半導体装置の製造方法及び製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156179A (ja) * 2011-01-24 2012-08-16 Tokyo Seimitsu Co Ltd 半導体ウエーハブレーキング装置及び方法
US9998842B2 (en) 2011-12-28 2018-06-12 Taiyo Yuden Co., Ltd. Fabrication method of acoustic wave device
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
JP5312970B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5122893B2 (ja) デバイスの製造方法
JP5595716B2 (ja) 光デバイスウエーハの加工方法
KR102028765B1 (ko) 원형 판형상물의 분할 방법
JP6189208B2 (ja) ウエーハの加工方法
JP2017084932A (ja) ウエーハの加工方法
JP2007149860A (ja) 基板の分割方法および分割装置
JP5312970B2 (ja) 半導体ウエーハの分割方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP5307416B2 (ja) ウエーハの分割装置
JP5888870B2 (ja) ウエーハの分割方法
JP5489808B2 (ja) 半導体デバイスの製造方法
KR20150104041A (ko) 가공 방법
JP4247670B2 (ja) エキスパンド方法及びエキスパンド装置
JP7134560B2 (ja) ウェーハの加工方法
JP7139041B2 (ja) ウェーハの加工方法
JP7134561B2 (ja) ウェーハの加工方法
JP7134563B2 (ja) ウェーハの加工方法
JP7139042B2 (ja) ウェーハの加工方法
JP7019254B2 (ja) 被加工物の切削方法
JP7134564B2 (ja) ウェーハの加工方法
JP2020024991A (ja) ウェーハの加工方法
JP2020024971A (ja) ウェーハの加工方法
JP2020009875A (ja) ウェーハの加工方法
JP2020024988A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5312970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250