JPS63296234A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS63296234A JPS63296234A JP62132155A JP13215587A JPS63296234A JP S63296234 A JPS63296234 A JP S63296234A JP 62132155 A JP62132155 A JP 62132155A JP 13215587 A JP13215587 A JP 13215587A JP S63296234 A JPS63296234 A JP S63296234A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- integrated circuit
- pad
- diode
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000007547 defect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特にボンディング不良な
どによる集積回路としての特性不良を選別する集積回路
装置に間する。
どによる集積回路としての特性不良を選別する集積回路
装置に間する。
従来、この種の集積回路装置は複数個の機能ブロックに
より構成されているが、この機能ブロック間の相互干渉
を軽減させるために、集積回路チップ内では接地(以下
、GNDと称す)配線を機能ブロック毎にて別々にとり
出し、それぞれ別のボンディング線により外部リードと
接続するとともに、外部リード側で共通接続を行うよう
な構造であった。
より構成されているが、この機能ブロック間の相互干渉
を軽減させるために、集積回路チップ内では接地(以下
、GNDと称す)配線を機能ブロック毎にて別々にとり
出し、それぞれ別のボンディング線により外部リードと
接続するとともに、外部リード側で共通接続を行うよう
な構造であった。
第3図はかかる従来の一例を説明するための集積回路チ
ップの平面図である。
ップの平面図である。
第3図に示すように、集積回路チップ1は機能ブロック
2および3を含み、機能ブロック2は信号用パッド(端
子)4とGND用パッド6とに接続され、また機能ブロ
ック3は信号用パッド5とGND用パッド7とに接続さ
れる。ががるGND用パッド6.7間には数オームのG
ND基板抵抗10が存在している。また、このGND用
バッド6.7からは図示していないが、それぞれボンデ
インク線により外部のGNDリードに接続される。
2および3を含み、機能ブロック2は信号用パッド(端
子)4とGND用パッド6とに接続され、また機能ブロ
ック3は信号用パッド5とGND用パッド7とに接続さ
れる。ががるGND用パッド6.7間には数オームのG
ND基板抵抗10が存在している。また、このGND用
バッド6.7からは図示していないが、それぞれボンデ
インク線により外部のGNDリードに接続される。
上述した従来の集積回路装置において、チップ内のGN
D配線はラッチ・アップ等を防止するためにGND基板
(サブストレート)に必ず接続されている。しかるに、
レイアウト上チップ内のGND配線を別々にしてもGN
D基板を介し数Ωの抵抗をもって各々のGND配線はつ
ながっている。従って、各々の機能ブロックに対応する
GNDパッドから同一の外部リードにボンディング接続
した時、もし一方のGND用ボンディング線がはずれて
いても集積回路装置の選別工程においては検出できず、
不良特性をもったままの集積回路装置が市場に出てしま
うという欠点がある。
D配線はラッチ・アップ等を防止するためにGND基板
(サブストレート)に必ず接続されている。しかるに、
レイアウト上チップ内のGND配線を別々にしてもGN
D基板を介し数Ωの抵抗をもって各々のGND配線はつ
ながっている。従って、各々の機能ブロックに対応する
GNDパッドから同一の外部リードにボンディング接続
した時、もし一方のGND用ボンディング線がはずれて
いても集積回路装置の選別工程においては検出できず、
不良特性をもったままの集積回路装置が市場に出てしま
うという欠点がある。
本発明の目的はボンディグ不良などの特性不良を容易に
検出し除去しうる集積回路装置を提供することにある。
検出し除去しうる集積回路装置を提供することにある。
本発明は複数個の機能ブロックの各々に設けた接地用パ
ッド間に接地基板抵抗を有する集積回路装置において、
前記各機能ブロックの信号用もしくは電源用パッドと前
記各機能ブロックの接地用パッドとの間にそれぞれ接続
された逆方向ダイオードもしくはトランジスタと、複数
個の接地用パッドの各々から同一の接地用リードに接続
されたボンディング線とを含んで構成される。
ッド間に接地基板抵抗を有する集積回路装置において、
前記各機能ブロックの信号用もしくは電源用パッドと前
記各機能ブロックの接地用パッドとの間にそれぞれ接続
された逆方向ダイオードもしくはトランジスタと、複数
個の接地用パッドの各々から同一の接地用リードに接続
されたボンディング線とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)、(b)はそれぞれ本発明の第一の実施例
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図である。
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図である。
第1図(a)に示すように、集積回路チップ1は機能ブ
ロック2,3を含み、機能ブロック2は接続された信号
用パッド4とGND用パッド6との間に逆方向にツェナ
ーダイオード8が設けられ、また機能ブロック3は同様
に接続された信号用パッド5とGNDバッド7との間に
ダイオード9を逆方向に設けて接続する。かかるGND
パッド6とGNDパッド7とは数オームのGND基板抵
抗10を介して接続された状態である。
ロック2,3を含み、機能ブロック2は接続された信号
用パッド4とGND用パッド6との間に逆方向にツェナ
ーダイオード8が設けられ、また機能ブロック3は同様
に接続された信号用パッド5とGNDバッド7との間に
ダイオード9を逆方向に設けて接続する。かかるGND
パッド6とGNDパッド7とは数オームのGND基板抵
抗10を介して接続された状態である。
次に、第1図(b)に示すように、内部配線された集積
回路チップ1をアイランド11上に実装し、GNDパッ
ド6.7とGNDリード13とをボンディング線14.
15でそれぞれ接続する。
回路チップ1をアイランド11上に実装し、GNDパッ
ド6.7とGNDリード13とをボンディング線14.
15でそれぞれ接続する。
また、信号用パッド4と信号用リード16とはボンディ
ング線17により接続され、しかる後、樹脂層12によ
りボンディング線部分を除き被覆される。尚、ここでは
説明の都合上、樹脂層12の下のリード13.16や集
積回路チップ1等が見えているとして説明している。
ング線17により接続され、しかる後、樹脂層12によ
りボンディング線部分を除き被覆される。尚、ここでは
説明の都合上、樹脂層12の下のリード13.16や集
積回路チップ1等が見えているとして説明している。
かかる構造の集積回路装置において、仮にボンディング
線14がはずれた場合、信号用リード16とGNDリー
ド13との間にはツェナーダイオード8とGND基板抵
抗10が存在する。従って、ここでダイオード8がブレ
ーク・ダウンする電圧をかけると、その動作抵抗はGN
D基板抵抗10の分だけ大きくなるので、ボンディング
線14がはずれていることを検出することができる。ま
た、ボンディング線15についても同様のことが言える
。
線14がはずれた場合、信号用リード16とGNDリー
ド13との間にはツェナーダイオード8とGND基板抵
抗10が存在する。従って、ここでダイオード8がブレ
ーク・ダウンする電圧をかけると、その動作抵抗はGN
D基板抵抗10の分だけ大きくなるので、ボンディング
線14がはずれていることを検出することができる。ま
た、ボンディング線15についても同様のことが言える
。
第2図は本発明の第二の実施例を説明するための集積回
路チップの平面図である。
路チップの平面図である。
第2図に示すように、本実施例は第1図(a)に示すダ
イオード8.9の代りに、トランジスタ18.19を接
続したものである。この実施例では各機能ブロック2,
3の信号用パッド4,5とGNDバッド6.7との間に
それぞれ接続する素子をトランジスタとし、GND基板
抵抗10については数オームであ゛るので、このトラン
ジスタ18.19の飽和抵抗を測定することで、GND
用ボンディング線がはずれているかどうかを検出するこ
とができる。すなわち、GND用ボンディング線がはず
れているとGND基板の抵抗がトランジスタ18.19
に加わりトランジスタ18゜19の飽和抵抗が大きくな
るため、信号用パッド4.5と第1図(b)に示すGN
Dリード13間との間を測定することにより不良検出が
可能になる。
イオード8.9の代りに、トランジスタ18.19を接
続したものである。この実施例では各機能ブロック2,
3の信号用パッド4,5とGNDバッド6.7との間に
それぞれ接続する素子をトランジスタとし、GND基板
抵抗10については数オームであ゛るので、このトラン
ジスタ18.19の飽和抵抗を測定することで、GND
用ボンディング線がはずれているかどうかを検出するこ
とができる。すなわち、GND用ボンディング線がはず
れているとGND基板の抵抗がトランジスタ18.19
に加わりトランジスタ18゜19の飽和抵抗が大きくな
るため、信号用パッド4.5と第1図(b)に示すGN
Dリード13間との間を測定することにより不良検出が
可能になる。
以上本実施例については、各機能ブロックのパッドを信
号用パッドとGNDパッドとについて説明したが、本発
明は更に電源用パッドとGNDバッドとについても同様
に適用することができる。
号用パッドとGNDパッドとについて説明したが、本発
明は更に電源用パッドとGNDバッドとについても同様
に適用することができる。
以上説明したように、本発明は集積回路チップにおける
各機能ブロックのGND端子とその機能ブロックの信号
用端子もしくは電源用端子の間に逆方向ダイオード又は
トランジスタを挿入し且つ複数のボンディング線を同一
のGNDリードに接続することにより、各機能ブロック
のGNDをボンディング線により同一外部リードに接続
している内の一方のボンディング線がはずれていた場合
にも、前記信号用端子もしくは電源用端子とGNDN−
リード間定し接続不良として検出できるという効果があ
る。
各機能ブロックのGND端子とその機能ブロックの信号
用端子もしくは電源用端子の間に逆方向ダイオード又は
トランジスタを挿入し且つ複数のボンディング線を同一
のGNDリードに接続することにより、各機能ブロック
のGNDをボンディング線により同一外部リードに接続
している内の一方のボンディング線がはずれていた場合
にも、前記信号用端子もしくは電源用端子とGNDN−
リード間定し接続不良として検出できるという効果があ
る。
第1図(a)、(b)はそれぞれ本発明の第一の実施例
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図、第2図は本発明の
第二の実施例を説明するための集積回路チップの平面図
、第3図は従来の集積回路チップの平面図である。 1・・・集積回路チップ、2.3・・・機能ブロック、
4〜7・・・パッド、8,9・・・ダイオード、10・
・・接地(GND)基板抵抗、11・・・アイランド、
12・・・樹脂層、13・・・GNDリード、14,1
5゜17・・・ボンディング線、16・・・信号用リー
ド、18.19・・・トランジスタ。
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図、第2図は本発明の
第二の実施例を説明するための集積回路チップの平面図
、第3図は従来の集積回路チップの平面図である。 1・・・集積回路チップ、2.3・・・機能ブロック、
4〜7・・・パッド、8,9・・・ダイオード、10・
・・接地(GND)基板抵抗、11・・・アイランド、
12・・・樹脂層、13・・・GNDリード、14,1
5゜17・・・ボンディング線、16・・・信号用リー
ド、18.19・・・トランジスタ。
Claims (1)
- 複数個の機能ブロックの各々に設けた接地用パッド間に
接地基板抵抗を有する集積回路装置において、前記各機
能ブロックの信号用もしくは電源用パッドと前記各機能
ブロックの接地用パッドとの間にそれぞれ接続された逆
方向ダイオードもしくはトランジスタと、複数個の接地
用パッドの各々から同一の接地用リードに接続されたボ
ンディング線とを有することを特徴とする集積回路装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132155A JPH06105740B2 (ja) | 1987-05-27 | 1987-05-27 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132155A JPH06105740B2 (ja) | 1987-05-27 | 1987-05-27 | 集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63296234A true JPS63296234A (ja) | 1988-12-02 |
JPH06105740B2 JPH06105740B2 (ja) | 1994-12-21 |
Family
ID=15074647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132155A Expired - Lifetime JPH06105740B2 (ja) | 1987-05-27 | 1987-05-27 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06105740B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423387A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Semiconductor integrated-circuit device |
JPS5868043U (ja) * | 1981-11-02 | 1983-05-09 | 日産自動車株式会社 | 半導体素子用入力保護装置 |
JPS5879743A (ja) * | 1981-11-05 | 1983-05-13 | Nec Corp | モノリシツク集積回路 |
JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1987
- 1987-05-27 JP JP62132155A patent/JPH06105740B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423387A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Semiconductor integrated-circuit device |
JPS5868043U (ja) * | 1981-11-02 | 1983-05-09 | 日産自動車株式会社 | 半導体素子用入力保護装置 |
JPS5879743A (ja) * | 1981-11-05 | 1983-05-13 | Nec Corp | モノリシツク集積回路 |
JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH06105740B2 (ja) | 1994-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
KR102090578B1 (ko) | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 | |
JPS6080264A (ja) | 半導体装置 | |
JPS63296234A (ja) | 集積回路装置 | |
JP3228589B2 (ja) | マルチチップモジュール | |
EP3285294B1 (en) | Integrated circuit die having a split solder pad | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
JP2533810B2 (ja) | 半導体装置 | |
JPH0541429A (ja) | 半導体icウエーハおよび半導体icの製造方法 | |
JPH0349255A (ja) | 半導体集積回路の封止方式 | |
KR100871386B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
JPH0496343A (ja) | 半導体装置 | |
JPH04188643A (ja) | 半導体集積回路 | |
US20030227074A1 (en) | Semiconductor device | |
JPH0425025A (ja) | 半導体装置 | |
KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
JP2972473B2 (ja) | 半導体装置 | |
JPH04357849A (ja) | 半導体集積回路装置およびそれを用いた半導体集積回路の識別方法 | |
JPH0595039A (ja) | 半導体装置 | |
JPS63262862A (ja) | 厚膜印刷配線基板 | |
JPS6314438A (ja) | 半導体装置 | |
JPS63296231A (ja) | 厚膜印刷配線基板 | |
JP2004253609A (ja) | 半導体装置 | |
JP2003297922A (ja) | 半導体装置及び半導体装置の製造方法 |