JPH06105740B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH06105740B2
JPH06105740B2 JP62132155A JP13215587A JPH06105740B2 JP H06105740 B2 JPH06105740 B2 JP H06105740B2 JP 62132155 A JP62132155 A JP 62132155A JP 13215587 A JP13215587 A JP 13215587A JP H06105740 B2 JPH06105740 B2 JP H06105740B2
Authority
JP
Japan
Prior art keywords
gnd
integrated circuit
pad
circuit device
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62132155A
Other languages
English (en)
Other versions
JPS63296234A (ja
Inventor
久士 船越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62132155A priority Critical patent/JPH06105740B2/ja
Publication of JPS63296234A publication Critical patent/JPS63296234A/ja
Publication of JPH06105740B2 publication Critical patent/JPH06105740B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • H01L2224/48096Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にボンディング不良な
どによる集積回路としての特性不良を選別する集積回路
装置に関する。
〔従来の技術〕 従来、この種の集積回路装置は複数個の機能ブロックに
より構成されているが、この機能ブロック間の相互干渉
を軽減させるために、集積回路チップ内では接地(以
下、GNDと称す)配線を機能ブロック毎にて別々にとり
出し、それぞれ別のボンディング線により外部リードと
接続するとともに、外部リード側で共通接続を行うよう
な構造であった。
第3図はかかる従来の一例を説明するための集積回路チ
ップの平面図である。
第3図に示すように、集積回路チップ1は機能ブロック
2および3を含み、機能ブロック2は信号用パッド(端
子)4とGND用パッド6とに接続され、また機能ブロッ
ク3は信号用パッド5とGND用パッド7とに接続され
る。かかるGND用パッド6,7間には数オームのGND基板抵
抗10が存在している。また、このGND用パッド6,7からは
図示していないが、それぞれボンディング線により外部
のGNDリードに接続される。
〔発明が解決しようとする問題点〕
上述した従来の集積回路装置において、チップ内のGND
配線はラッチ・アップ等を防止するためにGND基板(サ
ブストレート)に必ず接続されている。しかるに、レイ
アウト上チップ内のGND配線を別々にしてもGND基板を介
し数Ωの抵抗をもって各々のGND配線はつながってい
る。従って、各々の機能ブロックに対応するGNDパッド
から同一の外部リードにボンディング接続した時、もし
一方のGND用ボンディング線がはずれていても集積回路
装置の選別工程においては検出できず、不良特性をもっ
たままの集積回路装置が市場に出てしまうという欠点が
ある。
本発明の目的はボンディング不良などの特性不良を容易
に検出し除去しうる集積回路装置を提供することにあ
る。
〔問題点を解決するための手段〕
本発明は複数個の機能ブロックの各々に設けた接地用パ
ッド間に接地基板抵抗を有する集積回路装置において、
前記各機能ブロックの信号用もしくは電源用パッドと前
記各機能ブロックの接地用パッドとの間にそれぞれ接続
された逆方向ダイオードもしくはトランジスタと、複数
個の接地用パッドの各々から同一の接地用リードに接続
されたボンディング線とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第1図(a),(b)はそれぞれ本発明の第一の実施例
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図である。
第1図(a)に示すように、集積回路チップ1は機能ブ
ロック2,3を含み、機能ブロック2は接続された信号用
パッド4とGND用パッド6との間に逆方向にツェナーダ
イオード8が設けられ、また機能ブロック3は同様に接
続された信号用パッド5とGNDパッド7との間にダイオ
ード9を逆方向に設けて接続する。かかるGNDパッド6
とGNDパッド7とは数オームのGND基板抵抗10を介して接
続された状態である。
次に、第1図(b)に示すように、内部配線された集積
回路チップ1をアイランド11上に実装し、GNDパッド6,7
とGNDリード13とをボンディング線14,15でそれぞれ接続
する。また、信号用パッド4と信号用リード16とはボン
ディング線17により接続され、しかる後、樹脂層12によ
りボンディング線部分を除き被覆される。尚、ここでは
説明の都合上、樹脂層12の下のリード13,16や集積回路
チップ1等が見えているとして説明している。
かかる構造の集積回路装置において、仮にボンディング
線14がはずれた場合、信号用リード16とGNDリード13と
の間にはツェナーダイオード8とGND基板抵抗10が存在
する。従って、ここでダイオード8がブレーク・ダウン
する電圧をかけると、その動作抵抗はGND基板抵抗10の
分だけ大きくなるので、ボンディング線14がはずれてい
ることを検出することができる。また、ボンディング線
15についても同様のことが言える。
第2図は本発明の第二の実施例を説明するための集積回
路チップの平面図である。
第2図に示すように、本実施例は第1図(a)に示すダ
イオード8,9の代りに、トランジスタ18,19を接続したも
のである。この実施例では各機能ブロック2,3の信号用
パッド4,5とGNDパッド6,7との間にそれぞれ接続する素
子をトランジスタとし、GND基板抵抗10については数オ
ームであるので、このトランジスタ18,19の飽和抵抗を
測定することで、GND用ボンディング線がはずれている
かどうかを検出することができる。すなわち、GND用ボ
ンディング線がはずれているとGND基板の抵抗がトラン
ジスタ18,19に加わりトランジスタ18,19の飽和抵抗が大
きくなるため、信号用パッド4,5と第1図(b)に示すG
NDリード13間との間を測定することにより不良検出が可
能になる。
以上本実施例については、各機能ブロックのパッドを信
号用パッドとGNDパッドとについて説明したが、本発明
は更に電源用パッドとGNDパッドとについても同様に適
用することができる。
〔発明の効果〕
以上説明したように、本発明は集積回路チップにおける
各機能ブロックのGND端子とその機能ブロックの信号用
端子もしくは電源用端子の間に逆方向ダイオード又はト
ランジスタを挿入し且つ複数のボンディング線を同一の
GNDリードに接続することにより、各機能ブロックのGND
をボンディング線により同一外部リードに接続している
内の一方のボンディング線がはずれていた場合にも、前
記信号用端子もしくは電源用端子とGNDリード間を測定
し接続不良として検出できるという効果がある。
【図面の簡単な説明】
第1図(a),(b)はそれぞれ本発明の第一の実施例
を説明するための集積回路チップの平面図および外部リ
ードまで含めた搭載チップの平面図、第2図は本発明の
第二の実施例を説明するための集積回路チップの平面
図、第3図は従来の集積回路チップの平面図である。 1…集積回路チップ、2,3…機能ブロック、4〜7…パ
ッド、8,9…ダイオード、10…接地(GND)基板抵抗、11
…アイランド、12…樹脂層、13…GNDリード、14,15,17
…ボンディング線、16…信号用リード、18,19…トラン
ジスタ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数個の機能ブロックの各々に設けた接地
    用パッド間に接地基板抵抗を有する集積回路装置におい
    て、前記各機能ブロックの信号用もしくは電源用パッド
    と前記各機能ブロックの接地用パッドとの間にそれぞれ
    接続された逆方向ダイオードもしくはトランジスタと、
    複数個の接地用パッドの各々から同一の接地用リードに
    接続されたボンディング線とを有することを特徴とする
    集積回路装置。
JP62132155A 1987-05-27 1987-05-27 集積回路装置 Expired - Lifetime JPH06105740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62132155A JPH06105740B2 (ja) 1987-05-27 1987-05-27 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62132155A JPH06105740B2 (ja) 1987-05-27 1987-05-27 集積回路装置

Publications (2)

Publication Number Publication Date
JPS63296234A JPS63296234A (ja) 1988-12-02
JPH06105740B2 true JPH06105740B2 (ja) 1994-12-21

Family

ID=15074647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62132155A Expired - Lifetime JPH06105740B2 (ja) 1987-05-27 1987-05-27 集積回路装置

Country Status (1)

Country Link
JP (1) JPH06105740B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423387A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device
JPS5879743A (ja) * 1981-11-05 1983-05-13 Nec Corp モノリシツク集積回路
JPS6014460A (ja) * 1983-07-04 1985-01-25 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868043U (ja) * 1981-11-02 1983-05-09 日産自動車株式会社 半導体素子用入力保護装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423387A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device
JPS5879743A (ja) * 1981-11-05 1983-05-13 Nec Corp モノリシツク集積回路
JPS6014460A (ja) * 1983-07-04 1985-01-25 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
JPS63296234A (ja) 1988-12-02

Similar Documents

Publication Publication Date Title
US6351405B1 (en) Pad for integrated circuit device which allows for multiple probing and reliable bonding and integrated circuit device including the pad
JPH0342503B2 (ja)
JPS6080264A (ja) 半導体装置
GB2353401A (en) An integrated circuit package incorporating a capacitive sensor probe
JPH06105740B2 (ja) 集積回路装置
US20020063251A1 (en) Semiconductor device and testing method therefor
KR100285404B1 (ko) 반도체 장치
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP2533810B2 (ja) 半導体装置
JP3093216B2 (ja) 半導体装置及びその検査方法
JP3116326B2 (ja) プロ―ブカ―ド
JPH0496343A (ja) 半導体装置
JP2630138B2 (ja) 半導体集積回路
JP4114294B2 (ja) 半導体装置およびその検査方法
JP2972473B2 (ja) 半導体装置
JP2765467B2 (ja) 半導体集積回路装置
JPS61263116A (ja) 半導体装置
JP2665075B2 (ja) 集積回路チェックパターンおよびそのチェック方法
JP2978883B1 (ja) 半導体装置
US20030227074A1 (en) Semiconductor device
US8531013B2 (en) Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires
JP3339222B2 (ja) 半導体装置
JPH07183320A (ja) ボンディングワイヤ接続構造及びボンディングワイヤ接続方法
JPH0451065B2 (ja)
JPH0685156A (ja) 半導体装置用リードフレーム