JPH0685156A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH0685156A
JPH0685156A JP4234467A JP23446792A JPH0685156A JP H0685156 A JPH0685156 A JP H0685156A JP 4234467 A JP4234467 A JP 4234467A JP 23446792 A JP23446792 A JP 23446792A JP H0685156 A JPH0685156 A JP H0685156A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
island
pellet
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4234467A
Other languages
English (en)
Inventor
Teizo Takano
禎三 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP4234467A priority Critical patent/JPH0685156A/ja
Publication of JPH0685156A publication Critical patent/JPH0685156A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体装置の電源ノイズ対策をＩＣペレットに
近い場所のリードフレーム上で行ない、配線抵抗等の影
響を受けずにノイズ低減の効率を上げる。 【構成】半導体装置用リードフレームのアイランドを下
部導電体２と上部導電体３の２層の導電体とこの２層の
導電体にはさまれた誘電体６の３層で形成しアイランド
にコンデンサを形成する。これを電源グランド間のバイ
パスコンデンサとし電源ノイズをＩＣペレット１により
近い場所で低減させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置用リードフレ
ームに関し、特に中心部にＩＣペレットを固定するアイ
ランドを有する半導体装置用リードフレームに関する。
【０００２】
【従来の技術】従来の半導体装置用リードフレームは、
図２（ａ），（ｂ）に示すように、アイランド１０は１
層の導電体によって構成されている。ＩＣペレット１
は、樹脂接着剤５でアイランド１０に固定される。通
常、アイランド１０はＩＣペレット１の回路型式によ
り、グランド電位又は電源電位に固定される。ＩＣ電源
ピン７はＩＣペレット１の電源パッドに、ＩＣグランド
ピン８はグランドパッドにそれぞれ導電ワイヤ９でボン
ディングされ、半導体装置用リードフレームとＩＣペレ
ット１は電気的に導通が取られる。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
用リードフレームでは、電源ノイズ対策として半導体装
置外部に電源グランド間バイパスコンデンサを取り付け
たりしていた。このため、ＩＣペレットの近くで電源ノ
イズ対策を行うことができず対策箇所からＩＣペレット
の電源迄の間に配線抵抗等の影響を受けるという問題点
があった。
【０００４】本発明の目的は、配線抵抗等の影響を受け
ることがなく電源ノイズ対策が可能な半導体装置用リー
ドフレームを提供することにある。
【０００５】
【課題を解決するための手段】本発明は、ＩＣペレット
を搭載するアイランドと、該アイランドの周囲に配置さ
れたＩＣ電源ピンとＩＣグランドピンと信号ピンと、前
記アイランドを支持するつりピンとを有する半導体装置
用リードフレームにおいて、前記アイランドが導電体と
導電体に挟持された誘電体の３層構造を有し、前記導電
体のそれぞれを前記ＩＣ電源ピンと前記ＩＣグランドピ
ンに接続することにより前記アイランドをコンデンサの
構造とする。
【０００６】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。
【０００７】図１（ａ），（ｂ）は本発明の一実施例に
ＩＣペレットを搭載した平面図及びそのＡ−Ａ′線断面
図である。
【０００８】図１（ａ），（ｂ）に示すように、半導体
装置用リードフレームは、アイランドが上部導電体３と
下部導電体２と上部導電体３と下部導電体２に挟持され
た誘電体６の３層からなる構造を有し、コンデンサを形
成する。
【０００９】ＩＣペレット１は回路型式がＣＭＯＳ又は
ＮＭＯＳタイプであり、樹脂接着剤５で上部導電体３に
固定されている。下部導電体２はＩＣ電源ピン７とＩＣ
ペレット１の電源パッドにそれぞれ導電ワイヤ９で接続
され、上部導電体３はＩＣグランドピン８とＩＣペレッ
ト１のグランドパッドにそれぞれ導電ワイヤ９で接続さ
れている。
【００１０】この結果、下部導電体２が電源側、上部導
電体３がグランド側のＩＣペレット１の電源グランド間
バイパスコンデンサが形成され、ＩＣペレット１に近い
場所で電源ノイズ対策をとることができる。
【００１１】また、誘電体６及び上部導電体３から下部
導電体２の距離及び下部導電体２の面積を変化させるこ
とにより半導体装置の特性に応じたコンデンサ容量をき
めることができる。
【００１２】また、回路型式がＣＭＯＳ，ＮＭＯＳタイ
プの半導体装置の場合通常、サブ側をグランド電位とす
るので、樹脂接着材５が導通性を有する場合でも本実施
例に問題はない。
【００１３】
【発明の効果】以上説明したように本発明は、半導体装
置用リードフレームのアイランドを２層の導電体とこの
２層の導電体に挟持された誘電体からなる３層構造と
し、導電体のそれぞれを電源及びグランドに接続し、電
源グランド間のバイパスコンデンサをアイランドに形成
することにより、ＩＣペレットに近い場所で配線抵抗等
の影響を受けることがなく電源ノイズを対策することが
できる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例にＩＣペレットを搭載した平
面図及びそのＡ−Ａ′線断面図である。
【図２】従来の半導体装置用リードフレームにＩＣペレ
ットを搭載した平面図及びそのＡ−Ａ′線断面図であ
る。
【符号の説明】
１ ＩＣペレット ２ 下部導電体 ３ 上部導電体 ４ つりピン ５ 樹脂接着材 ６ 誘電体 ７ ＩＣ電源ピン ８ ＩＣグランドピン ９ 導電体ワイヤ １０ アイランド １１ 信号ピン

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣペレットを搭載するアイランドと、
    該アイランドの周囲に配置されたＩＣ電源ピンとＩＣグ
    ランドピンと信号ピンと、前記アイランドを支持するつ
    りピンとを有する半導体装置用リードフレームにおい
    て、前記アイランドが導電体と導電体に挟持された誘電
    体の３層構造を有し、前記導電体のそれぞれを前記ＩＣ
    電源ピンと前記ＩＣグランドピンに接続することにより
    前記アイランドをコンデンサの構造としたことを特徴と
    する半導体装置用リードフレーム。
JP4234467A 1992-09-02 1992-09-02 半導体装置用リードフレーム Withdrawn JPH0685156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4234467A JPH0685156A (ja) 1992-09-02 1992-09-02 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4234467A JPH0685156A (ja) 1992-09-02 1992-09-02 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0685156A true JPH0685156A (ja) 1994-03-25

Family

ID=16971467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4234467A Withdrawn JPH0685156A (ja) 1992-09-02 1992-09-02 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0685156A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo
US10283441B2 (en) 2016-02-26 2019-05-07 Stmicroelectronics S.R.L. Method of integrating capacitors on lead frame in semiconductor devices
US10593614B2 (en) 2016-02-26 2020-03-17 Stmicroelectronics S.R.L. Integrated capacitors on lead frame in semiconductor devices

Similar Documents

Publication Publication Date Title
JP3758678B2 (ja) 高性能集積回路パッケージ
JP3152662B2 (ja) 半導体デバイス用多層リードフレーム
KR940012587A (ko) 반도체 집적회로장치
US4534105A (en) Method for grounding a pellet support pad in an integrated circuit device
JPH05136323A (ja) 集積回路装置
KR940008109A (ko) 반도체집적회로장치
US6307255B1 (en) Multi-layer lead frame for a semiconductor device
JPH0815167B2 (ja) 半導体装置
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
JPH0462866A (ja) 表面実装部品の実装方法
JPH0685156A (ja) 半導体装置用リードフレーム
JPH0521698A (ja) 半導体装置
FR2760289B1 (fr) Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP2606631B2 (ja) マスタースライス型半導体集積回路装置
JPS6125215B2 (ja)
JPS6077436A (ja) 半導体集積回路
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JPH04317364A (ja) 樹脂封止型半導体装置とそれの製造に使用するリードフレーム
JPS59165440A (ja) 集積回路パツケ−ジ
JP2522455B2 (ja) 半導体集積回路装置
JP2778235B2 (ja) 半導体装置
JPS6273656A (ja) 半導体装置
JPH01289276A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102