JPS63293986A - ホ−ル素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ホール素子の特性向上、とりわけその不平衡
電圧の低減に適用して有効な技術に関するものである。

〔従来の技術〕

ホール素子の概要については、１９８４年５月２０日、
電波新聞社発行（日本電子機械工業会編集）の「総合電
子部品ハンドブックＪ（Ｐ５６２〜Ｐ５６９）に詳細な
記載がある。

磁界の強さを電気信号として取り出すように構成された
素子（いわゆる、磁電変換素子）の一種であるホール素
子は、シリコン（Ｓｌ）、ゲルマニウム（Ｇｅ）などの
元素半導体や、ガリウム・ヒ素（ＧａＡｓ）　、インジ
ウム・アンチモン（Ｉｎｓｂ）あるいはインジウム・ヒ
素（ＩｎＡｓ）などの化合物半導体からなる単結晶基板
上に所定の回路を形成した半導体装置であり、ブラシレ
スモークーや無接触スイッチなどの電子部品として、あ
るいは磁界強度測定用電子部品として利用されている。

上記ホール素子は、他の磁電変換素子に比べて磁界比例
性が良好である、製造が容易であるなどの利点がある反
面、無磁界時においても出力端子間に不平衡電圧（ＶＨ
ｏ）が発生するという欠点があり、そのためにこの不平
衡電圧（Ｖｇｏ）を小さくすることがホール素子の特性
を向上させるための重要な課題になっている。

〔発明が解決しようとする問題点〕

ホール素子の出力端子間に不平衡電圧（ＶＩＩａ）が発
生するのは、■一対の出力端子が幾何学的に対称の位置
にない場合、■半導体ウェハに結晶欠陥が存在したり、
不純物濃度分布にパラつきがある場合、などが原因とさ
れている。

上記■の場合は、半導体ウェハの表面に不純物イオンを
打ち込む際のホトレジスト工程において、マスク合わせ
精度や感光精度が不足であることが、出力端子が幾何学
的に非対称となる主な原因になっているため、サブミク
ロン単位の高精度でホトレジスト処理を行う対策が採ら
れている。

しかし、サブミクロン単位の高精度でホトレジスト処理
を行うことはホトレジスト工程が複雑化し、ホール素子
のコスト上昇につながることになる。

さらに、■の対策として、結晶欠陥のより少ない半導体
ウェハを製造したり、不純物濃度分布のバラつきをより
低減させようとすれば、やはりホール素子のコスト上昇
が避け°られない。

このように、従来なされている不平衡電圧の低減対策は
、ホール素子のコスト上昇をもたらし、また、必ずしも
不平衡電圧の低減が有効に達成されていないという問題
のあることを本発明者は見出した。

本発明の目的は、ホール素子の出力端子間に発生する不
平衡電圧（Ｖ　Ｂ。）を低減させる技術を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、同一の半導体ウェハ上において一対の入力端
子を結ぶ方向が互いに平行となるように形成された複数
個のホール素子の任意の二個を一組とし、その一方のホ
ール素子の入力端子の＋極が前記半導体ウェハ上におけ
る一対の入力端子を結ぶ方向の一端側に形成された入力
端子であり、かつ他方のホール素子の入力端子の＋極が
前記半導体ウェハ上における一対の入力端子を結ぶ方向
の他端側に形成された入力端子であるように電気的に接
続されたホール素子とするものである。

〔作用〕

上記した手段によれば、マスク合わせ精度や感光精度の
不足などに起因してホール素子の一対の出力端子が幾何
学的に非対称となった場合においても、このホール素子
二個を上記のように組み合わせると、一方のホール素子
の不平衡電圧＜Ｖ、ｌ。

）と他方のホール素子の不平衡電圧（ＶＩＩｏ）とが相
殺され、全体として不平衡電圧（Ｖｉａ）の低いホール
素子が得られる。

〔実施例〕

第１図および第２図は本発明の実施例であるホール素子
を示す要部概略図、第３図はこのホール素子の製造工程
を示す半導体ウェハの概略平面図、第４図はイオン打ち
込み工程を示す半導体ウェハの要部断面図、第５図はイ
オン打ち込み方向を模式的に示す半導体ウェハの概略斜
視図、第６図は半導体ウェハの要部断面図である。

本実施例のホール素子は、ガリウム・ヒ素単結晶からな
る一枚の半導体ウェハ（以下、単にウェハという）から
同時に得られた複数のホール素子のうち、任意の二個を
一組として構成されるものである。

そこで、便宜上、このホール素子の構成をその製法とと
もに説明する。

まず、第２図に示すように、ガリウム・ヒ素単結晶から
なる一枚のウェハ１の表面に多数のホール素子Ｈ，，Ｈ
２，Ｈ，・・・を作成する。

ウェハｌは、例えば単結晶の１００軸がウェハ１の面に
対して垂直となるように切断、研磨され、１１０軸方向
を示すオリエンテーションフラット２が所定個所に形成
されたものである。

十文字状にパターンエツチングされた各ホール素子Ｈ１
，Ｈ２，Ｈ３・・・には一対の入力端子３ａ、３ｂおよ
びこれと直交する方向に出力端子４ａ、４ｂが設けられ
、また、ホール素子Ｈ，，Ｈ，、Ｈｓ　・・・の各入力
端子３ａ、３ｂを結ぶ軸（第３図に示すＡＢ軸）が互い
に平行になるように作成されている。

上記ホール素子Ｈ，，Ｈ，、Ｈ，・・・は、入力端子３
ａ、３ｂ間に直流電流（制御電流）を流し、ウェハ１の
面に垂直な方向に磁界が加わると、出力端子４ａ、４ｂ
間に電圧が発生するものである。

従って、不平衡電圧（ｖＩＩａ）の低いホール素子を得
るためには、ＡＢ軸を中心にして、出力端子４ａ側の形
状と出力端子４ｂ側の形状とが幾何学的に対称となるよ
うに作成する必要がある。

以下、上記ホール素子Ｈ，，Ｈ，、Ｈ３・・・の製造方
法を第４図〜第６図に従って説明する。

まず、第４図に示すように、ウェハ１の表面にＳ　１　
ｏ２、Ｓ　１３０４　などからなるパッシベーション膜
５を常法に従って被着形成した後、さらにレジスト層６
を被着形成し、このレジスト層６の所定領域に開口部を
設けてシリコンなどの不純物イオンを打ち込む。

その際、軸チャネリング現象および面チヤネリング現象
によって不純物イオンが所定の深さ以上に達してしまう
現象を防止するため、まず、ウェハ１の面に対して垂直
な方向よりも所定の角度θ、たとえば約７〜８°程度傾
斜した方向から不純物イオンの打ち込みを行って軸チャ
ネリング現象の防止を図る。

ところが、第４図に示すように、所定の角度θだけ傾斜
した方向から不純物イオンを打ち込んだ場合には、レジ
スト層６の開口部の側壁の一方に近い部分には不純物イ
オンが打ち込まれないため、不純物イオンの分布が開口
部の両側壁近傍で非対称になってしまうことになる。

そこで、不純物イオンを打ち込むときは、第５図に示す
ように、入力端子３ａ、３ｂを結ぶＡＢ軸とウェハ１の
＜１００＞軸とにより構成される面Ｓに沿って不純物イ
オンの打ち込みを行う。

すなわち、この面Ｓに沿って不純物イオンを打ち込めば
、ホール素子Ｈ，，Ｈ２＋　Ｈ３・・・の出力端子４ａ
の側と、出力端子４ｂの側とで不純物イオンの分布が非
対称にならないからである。

なお、その際、出力端子４ａと出力端子４ｂとを結ぶ軸
を中心として入力端子３ａ側と入力端子３ｂ側とでは不
純物イオンの分布が非対称になるが、この場合には不平
衡電圧（Ｖｉａ）の増減に影響がないことを本発明者は
確認している。

次に、不純物イオンが打ち込まれる方向とウェハ１の＜
１１’０＞軸とのなす角（第５図に示すψ）がほぼ１０
°以下になると、面チヤネリング現象が発生して不純物
イオンが所定の深さ以上に達してしまうため、本実施例
では、入力端子３ａ。

３ｂを結ぶＡＢ軸とウェハ１の＜１１０＞軸とのなす角
ψをほぼ４５°とすることで面チヤネリング現象の防止
を図った。

次に、このようにして不純物イオンの打ち込みヲ行った
後、パッシベーション膜５およびレジスト層６を除去し
、第６図に示すように、ウェハ１の表面に再度パッシベ
ーション膜５を被着形成してアニールを行い、ウェハ１
の内部に能動層７を形成する。次に、ホトレジスト−エ
ツチングによってパッシベーション膜５の所定個所を開
口し、不純物イオンの打ち込みとアニールを行って高不
純物濃度領域８を形成した後、開口部にオーミック電極
を接合してこれを入力端子３ａ、３ｂとする。なお、図
示しないが出力端子４ａ、４ｂも同様にして作成する。

次いで、以上のようにして得られたホール素子Ｈ，，Ｈ
，、Ｈ３・・・のうち、任意の二個（例えば、ホール素
子Ｈ１，Ｈ２）を−組として本実施例のホール素子を組
み立てる。

すなわち、第１図に示すように、一方のホール素子Ｈ，
においては、ＡＢ軸のＡ端側に形成された入力端子３ａ
が土掻であり、この入力端子３ａから入力端子３ｂに制
御電流（Ｉ）が流れるようになっている。

逆に、ホール素子Ｈ２においては、ＡＢ軸のＢ端側に形
成された入力端子３ｂが電極であり、この入力端子３ｂ
から入力端子３ａに制御電流〈Ｉ）が流れるようになっ
ている。

従って、出力端子４ａと出力端子４ｂとの間に発生する
ホール電圧（Ｖ＋＋　）は、ホール素子Ｈ１とホール素
子Ｈ２とでは逆向きになっている。

このようにして、電気的に接続された一組のホール素子
Ｈ，，Ｈ２は常法に従ってリード（図示しない）が取り
付けられ、所定のパッケージ９に封止される。

なお、パッケージ９の内部におけるホール素子Ｈ＋、Ｈ
ｚ　の互いの位置関係は任意であり、例えば第２図に示
すように、ホール素子Ｈ＋　の入力端子３ａの位置とホ
ール素子Ｈ２の入力端子３ａの位置を逆向きにしてもよ
いことは勿論である。

また、一方のホール素子Ｈ，（またはＨ２）のいずれの
入力端子（３ａまたは３ｂ）を土掻にするかも任意であ
る。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、ウェハ１上において一対の入力端子３ａ、３ｂ
を結ぶＡＢ軸が互いに平行となるように形成された複数
個のホール素子ＨＩｎ　Ｈ２，Ｈｓ・・・の任意の二個
を一組とし、一方のホール素子Ｈ１の＋極がＡＢ軸のＡ
端側に形成された入力端子３ａであり、かつ、他方のホ
ール素子Ｈ７の＋極がＡＢ軸のＢ端側に形成された入力
端子３ｂとなるように電気的に接続されたホール素子と
することにより、マスク合わせ精度や感光精度の不足な
どに起因してホール素子Ｈ１ｌ　Ｈ２＋　Ｈｓ・・・の
各出力端子４ａ、４ｂが幾何学的に非対称になっていて
も、一方のホール素子Ｈ１の不平衡電圧（Ｖｉｏ）と他
方のホール素子Ｈ２の不平衡電圧（Ｖｎｏ）が相殺され
て不平衡電圧（ＶＲＯ）の低いホール素子が得られるこ
とになる。

（２）、　（１）により、ホール素子の特性が向上し、
信頼性の高いホール素子とすることができる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、インジウム・アンチモン（ＩｎＳｂ）やインジ
ウム・ヒ素（ＩｎＡｓ）などを用いた他のホール素子に
適用することもできる。

また、以上の説明では主として本発明者によってなされ
た発明をその背景となった利用分野であるホール素子に
適用した場合について説明したが、これに限定されるも
のではなく、例えば、このホール素子と、その出力電圧
を増幅、制御するための回路とを組み合わせたホールＩ
Ｃなどの半導体装置も本発明の範囲に含まれるものであ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、同一の半導体ウェハ上において一対の入力端
子を結ぶ方向が互いに平行となるように形成された複数
個のホール素子の任意の二個を一組とし、その一方のホ
ール素子の入力端子の＋極が前記半導体ウェハ上におけ
る一対の入力端子を結ぶ方向の一端側に形成された入力
端子であり、かつ他方のホール素子の入力端子の＋極が
前記半導体ウェハ上における一対の入力端子を結ぶ方向
の他端側に形成された入力端子であるように電気的に接
続されたホール素子とすることにより、一方のホール素
子の不平衡電圧（Ｖ、Ｉｏ）と他方のホール素子の不平
衡電圧（Ｖａｎ）、とが相殺されて不平衡電圧（ＶＲＧ
）の低いホール素子となる。

【図面の簡単な説明】

第１図および第２図は本発明の実施例であるホール素子
を示す要部概略図、 第３図はこのホール素子の製造工程を示す半導体ウェハ
の概略平面図、 第４図はイオン打ち込み工程を示す半導体ウェハの要部
断面図、 第５図はイオン打ち込み方向を模式的に示す半導体ウェ
ハの概略斜視図、 第６図は半導体ウェハの要部断面図である。 １・・・ウェハ、２・・・オリエンテーションフラット
、３ａ、３ｂ・・・入力端子、４ａ、４ｂ・・・出力端
子、５・・・パッシベーション膜、６・・・レジスト層
、７・・・能動層、８・・・高不純物濃度領域、９・・
・パッケージ、Ｈ，、Ｈ２、Ｈ３・・・ホール素子、Ｓ
・・・面。 代理人　弁理士　　小　川　勝　男 第１図

Claims (1)

1. 【特許請求の範囲】 １、同一の半導体ウェハ上において一対の入力端子を結
   ぶ方向が互いに平行となるように形成された複数個のホ
   ール素子の任意の二個を一組とし、その一方のホール素
   子の入力端子の＋極が前記半導体ウェハ上における一対
   の入力端子を結ぶ方向の一端側に形成された入力端子と
   なり、かつ他方のホール素子の入力端子の＋極が前記半
   導体ウェハ上における一対の入力端子を結ぶ方向の他端
   側に形成された入力端子となるように電気的に接続され
   てなるホール素子。 ２、前記半導体ウェハがガリウム・ヒ素からなることを
   特徴とする特許請求の範囲第１項記載のホール素子。