JP2758209B2

JP2758209B2 - ホール素子の電極形状

Info

Publication number: JP2758209B2
Application number: JP1139669A
Authority: JP
Inventors: 和彦井上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-01
Filing date: 1989-06-01
Publication date: 1998-05-28
Anticipated expiration: 2013-05-28
Also published as: JPH034577A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、磁気検出に使用されるホール素子に関する
もので、特に該素子の電極形状の改善に係るものであ
る。

（従来の技術）周知のように、電流が流れている半導体に磁界を加え
ると、電流及び磁界の両方向に直角にいわゆるホール電
圧が発生する。ホール素子は、この現象を利用して磁気
検出をする４端子素子である。

第６図に、従来の一般的なホール素子のチップパター
ンを、又第７図にそのXX′線断面図を示す。符号１は半
絶縁性半導体基板、符号２はこの基板１にＮ型の不純物
を注入した磁電変換動作領域である。このＮ型動作領域
２は、直交する方向に４つの突出部を有し、その形状は
ほぼ十字形となる。この十字形のＮ型動作領域２の対向
する１対の突出部には、これとオーミック接触し且つ互
いに対向する１対の入力側（＋）電極３及び（−）電極
５が設けられる。又直交する他の１対の突出部には、こ
れとオーミック接触し且つ互いに対向する１対の出力側
（＋）電極４及び（−）電極６が設けられる。符号７は
酸化シリコン（SiO₂）被膜である。入力側（＋）電極３
から入力側（−）電極５の方向に電流を流した状態で、
これに直角に磁界を印加すると、出力側電極４と６との
間に起電力が発生する。このホール起電力は、入力電流
と印加した磁界との積に比例するので、これにより磁界
を検出できる。

一般に、入力側電極3,5及び出力側電極4,6の位置関係
は、第６図に示すXX′及びYY′の基準線に対し対称とす
る。この理由は、（１）零磁界での出力、即ち不平衡電
圧V_HOを零にするためと、（２）チップをパッケージに
封入する工程、即ち組立て工程で、チップの方向性の管
理を入出力の別のみと、簡素化できる点にある。

前記（１）については、素子の動作に関係する部分の
み、前記基準線に対し、対称にすることで事足りる。即
ちＮ型動作領域の形と、この領域にオーミック接触する
入力側電極及び出力側電極の相対向する縁の位置形状
が、直交する基準線XX′及びYY′に対し、対称となるよ
うにすればよい。前記（２）については、チップが180
゜回転してマウントされても、出来上がりのチップの形
状が、180゜回転されなかったものと、全く同一となる
ようにしなければならない。そうでないと、品質管理上
問題となるからである。このためにチップのパターン
は、細かい部分に至るまで、XX′,YY′軸に対し対称に
設計される。

ホール素子の特性には、入力側電極間抵抗R_d、出力側
電極間抵抗R_out及び零磁界での出力電圧V_HOがあるが、
これらの特性は、チップに切り出す直前のウエーハ状態
で、あらかじめ全チップについて自動測定される。その
結果により、規格外チップには、組立てが行なわれない
よう、インクが落される。このようにして製品に封入さ
れるチップは、全てが特性上良品となって、最終工程と
しての製品検査歩留りを高レベルに維持できるようにし
ている。

近年の製造技術の進歩によりホール素子の歩留りは、
飛躍的に向上している。例えば動作領域形成を、エピタ
キシャル成長法に代えてイオン注入法とすることによ
り、動作領域の膜厚や不純物濃度の均一性等は向上し、
これらに起因する不平衡電圧V_HO等の不良は、大幅に改
善された。しかしながらウエーハ状態のチップでは良品
であっても、組立て後の製品では不良となる場合があ
り、課題となっている。又製品歩留りについては、不断
の向上が望まれている。

（発明が解決しようとする課題）前述のように、近年の製造技術の進歩により、ホール
素子の歩留りの要因のいくつかは解決された。しかし不
平衡電圧V_HOは、ホール出力に対する雑音電圧に相当す
るもので、磁界の検出限度を決める主要因であり、その
規格はより厳しいことが望ましい。他方生産上、歩留り
向上は常に必要である。

本発明は、前記歩留り要因の解決によって、新しく浮
かび上がってきた歩留り決定要因を調べ、これを改善
し、製品組立て後のテスト歩留りを更に向上させること
を目的とする。

［発明の構成］（課題を解決するための手段とその作用）本発明は、動作領域に接する１対の入力側電極と１対
の出力側電極とを有するとともに、ダンシングラインの
縁で囲まれる正方形の対角線をもって直交する基準線と
し、入力側電極および出力側電極の相対向する縁の位置
形状が、上記直交する基準線に対して対称であるホール
素子において、少なくともいずれか一方の１対の電極の
形状が互いに異なることを特徴とするホール素子であ
る。

又前記異なる電極形状の望ましい実施態様は次の通り
である。即ち１対の電極、例えば第１図に示すように入
力側電極13及び５において、電極と素子動作領域２と接
する近傍を除く反対側の電極周縁を、ダイシングライン
に沿って方形状となし、一方の電極（例えば電極13）の
み、コーナーにテーパー18を付けた電極形状が望まし
い。

前述の通り、ホール素子の不平衡電圧V_HO等の特性
は、ウェーハ状態で全チップについて測定し、規格外の
チップは除去して、良品チップのみ組み立てて製品とす
る。しかしながら組立て後の製品検査において、なおV
_HO等の特性不良品が存在する。本発明は、この原因を調
べる過程で完成されたものである。

即ち調査結果によれば、ウェーハ状態で測定した時の
チップの電極の極性と、組立て後のチップの電極の極性
とが異なる場合があること、即ち組立て工程において、
チップの180゜回転を管理していないことが、前記原因
の支配的な要因であることが判明した。なおこの要因
は、近年の製造技術の進歩により、V_HO等の特性が改善
されたことにより、新しく浮かび上がってきたものであ
る。

一般に入力側又は出力側の電極間の抵抗は、厳密には
流れる電流の方向で若干異なるのが通例である。これ
は、電極と動作領域との接触抵抗にこのような傾向があ
るためである。更に零磁界での出力、即ち不平衡電圧V
_HOは、動作領域内部の等価的抵抗網における各分布抵抗
値のバランスとして表わされるので、この傾向はより顕
著である。従って、ウェーハ状態でのチップの段階で良
品でも、組立て工程で180゜回転しマウントされると、
電極間を流れる電流の方向は反対となり不良品になるチ
ャンスが生ずるのである。この対策として先ず考えられ
るのは、ウェーハ状態でのチップの選別を電流の二方向
について行なうことがあげられるが、これはいたずらに
チップ歩留りを低下させる原因となり、適当でない。

本発明のように、チップの少なくともいずれか一方の
１対の電極形状を互いに異なるように形成すれば、組立
て工程でチップを180゜回転して配置しても、容易にこ
れが発見され、事前に正規の方向に修正することができ
る。これにより製品組立て後のテスト歩留りを向上させ
ることができる。

（実施例）ウエーハの段階で、不平衡電圧V_HO等の特性を調べ、
良品チップのみを選別して使用しても、組立て後の製品
に前記特性不良が含まれる。この原因について調査した
結果の一例を第４図及び第５図を参照して説明する。

第４図はチップ電極の極性を管理しない従来の製造方
法により、又第５図はチップ電極の極性を管理した製造
方法により製作されたそれぞれのホール素子チップのV
_HO分布曲線を示すものである。又両図（ａ）は、ウェー
ハ状態のチップについて測定したV_HO分布、又両図
（ｂ）は前記ウェーハ状態のチップのV_HO測定値が規格
内の良品チップのみを選別して組み立てたホール素子の
最終工程後のV_HO分布を示す。両図において、横軸は不
平衡電圧V_HO（mV）を、又、縦軸はチップの個数（任意
目盛）をそれぞれ表わす。横軸の符号（＋V_M）及び（−
V_M）はそれぞれV_HOの規格範囲の上限及び下限を示す。

第４図（ａ）及び第５図（ａ）の曲線８及び曲線８′
はいずれもウェーハ状態でのチップのV_HO分布を示す
が、この形状は極めて類似し、実質的に同一分布であ
る。横軸と曲線とに挟まれた打点を施した領域Ａ及び
Ａ′は規格外の不良チップによるもので、組立て前に除
去され、両図（ｂ）のチップ数には含まれない。次に第
４図（ｂ）及び第５図（ｂ）の曲線９及び19は、最終工
程後の製品のV_HO分布を示すものである。

V_HOを測定する時の入力側電極の極性（＋及び−）
が、ウェーハ状態のチツプと組立て後の製品とで、常に
等しくなるように管理した場合（第５図）、それぞれの
V_HO分布曲線８′（領域Ａ′の部分を除く）及び19は測
定誤差の範囲内でほぼ同形となり、製品検査におけるV
_HO不良は無視できる程度であった。これに対し入力側電
極の極性を管理しない従来技術の場合（第４図）、それ
ぞれのV_HO分布曲線８（領域Ａの部分を除く）及び９
は、有意な差があり、製品検査において僅かではあるが
V_HO不良が発生する。これは打点を施した領域（見易く
するため拡大して示す）Ｂが発生したためで、新しく発
生したV_HO不良チップの数に対応する。

この原因は、前述の通り、入力側電極の一部を含み、
電極間の動作領域内の電界分布が、極性反転により、逆
方向の同形の電界分布にならないためと推定される。

次に本発明の望ましい実施例について第１図ないし第
３図を参照して説明する。なおこれらの図面において、
第６図及び第７図と同じ符号は等しい部分を表わす。第
３図は、樹脂封止されたホール素子の模式的平面図であ
る。符号20は第１図に示すホール素子のチップで、リー
ドフレームのチップ搭載用ベッド21に固着される。

又符号22a,22b,22c及び22dは、リードフレームの外部
リードで、入力側（＋）電極リード、出力側（＋）電極
リード、入力側（−）電極リード及び出力側（−）電極
リードであり、それぞれチップ20の電極13,4,5,及び６
とリードワイヤ23を介して電気接続される。符号24は樹
脂モールド外囲器の輪郭を示す。

本発明の実施例のホール素子においては、動作領域２
に接する１対の入力側電極、即ち（＋）電極13及び
（−）電極５の形状を異なるようにしたものである。即
ち（＋）電極13のみ、動作領域２と接する部分と反対側
の電極コーナーにテーパー18を設け、電極５と区別す
る。

一般に、互いに対向する１対の電極（入力側でも出力
側でもかまわない）において、２つの電極を互いに異な
った形状にすることで、本発明の目的は達成されるが、
次の点について留意する必要がある。即ちチップが180
゜回転した時に、それが容易に発見されるようにする。
その方法として、チップパターンを形成する中で最もコ
ントラストが大きい電極の縁を利用することが望まし
い。又この時、前述の不平衡電圧V_HOを新しく発生させ
たり、前述のR_d又はR_outの値に変化を与える形状は避け
なければならない。又各電極は、リードワイヤのボンデ
ィングパッドを兼ねるので、ボンディングエリアを損う
ような形状は好ましくない。

第１図に示すホール素子は、この条件を満たした最も
簡単で望ましい例である。即ちテーパー18は入力側
（＋）電極の外方コーナーに設けられ、素子動作に影響
を与える部分ではない。またチップが180゜回転する
と、コントラストの大きな電極がその配置を変えるの
で、容易にこれが発見され、組立て工程のマウントで事
前に正規の方向に修正することができる。又外方コーナ
ーにテーパーをつけた形状ではリードワイヤのボンディ
ングに支障をきたさない。したがって、電流方向によっ
て特性値が異なる傾向がいかに大きいチップであって
も、組立て後の製品検査において、これに起因する不良
は殆ど発生せず高歩留りを維持できる。

［発明の効果］近年の製造技術の進歩によりV_HO等の特性に起因する
歩留りは飛躍的に向上した。しかし前述の調査により、
ウェーハ状態で測定した時のチップ電極の極性が、組立
て後のチップ電極の極性と異なる場合があること、即ち
チップの180゜回転を管理していないことが、製造歩留
りの支配的な決定要因であることが判明した。本発明で
は、入力側又は出力側の少なくともいずれか一方の１対
の電極の形状を互いに異なるようにし、チップが180゜
回転してマウントされないようにした。これにより前記
決定要因は改善され、製品組立て後のテスト歩留りを更
に向上させることができた。

【図面の簡単な説明】

第１図は本発明のホール素子のチップの平面図、第２図
は第１図のチップのXX′線断面図、第３図は第１図のチ
ップを組み立てたホール素子の平面図、第４図及び第５
図は、従来及び本発明のホール素子のウェーハ状態及び
製品状態におけるV_HO分布曲線、第６図及び第７図はそ
れぞれ従来のホール素子のチップの平面図及び断面図で
ある。１……半絶縁性基板、２……動作領域、3,13……入力側
（＋）電極、４……出力側（＋）電極、５……入力側
（−）電極、６……出力側（−）電極、18……テーパ
ー。

Claims

(57)【特許請求の範囲】

【請求項１】動作領域に接する１対の入力側電極と１対
の出力側電極とを有するとともに、ダイシングラインの
縁で囲まれる正方形の対角線をもって直交する基準線と
し、入力側電極および出力側電極の相対向する縁の位置
形状が、上記直交する基準線に対して対称であるホール
素子において、少なくともいずれか一方の１対の電極の
形状が互いに異なることを特徴とするホール素子。